JP2006030660A - 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法 - Google Patents

基板、半導体装置、基板の製造方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2006030660A
JP2006030660A JP2004210191A JP2004210191A JP2006030660A JP 2006030660 A JP2006030660 A JP 2006030660A JP 2004210191 A JP2004210191 A JP 2004210191A JP 2004210191 A JP2004210191 A JP 2004210191A JP 2006030660 A JP2006030660 A JP 2006030660A
Authority
JP
Japan
Prior art keywords
substrate
hole
semiconductor device
optical
optical element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004210191A
Other languages
English (en)
Inventor
Hiroshi Murayama
啓 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004210191A priority Critical patent/JP2006030660A/ja
Priority to EP05254395A priority patent/EP1624478A3/en
Priority to TW094123901A priority patent/TW200605172A/zh
Priority to US11/181,116 priority patent/US7221816B2/en
Publication of JP2006030660A publication Critical patent/JP2006030660A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3632—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means
    • G02B6/3644—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means the coupling means being through-holes or wall apertures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3648—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures
    • G02B6/3652—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures the additional structures being prepositioning mounting areas, allowing only movement in one dimension, e.g. grooves, trenches or vias in the microbench surface, i.e. self aligning supporting carriers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3684—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier
    • G02B6/3692—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier with surface micromachining involving etching, e.g. wet or dry etching steps
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
    • G02B6/4225—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements by a direct measurement of the degree of coupling, e.g. the amount of light power coupled to the fibre or the opto-electronic element
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4238—Soldering
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/0014—Measuring characteristics or properties thereof
    • H01S5/0028—Laser diodes used as detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers
    • H01S5/423—Arrays of surface emitting lasers having a vertical cavity

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Led Device Packages (AREA)
  • Optical Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 本発明は、光信号を電気信号に変換する光素子を備えた基板、半導体装置、基板の製造方法、及び半導体装置の製造方法に関し、半導体装置の生産性を向上させて、半導体装置の製造コストを低減できると共に、光素子に設けられた発光受光部と、発光受光部と対向する光ファイバのコア部との間に生じる位置ずれを小さくして、発光受光部と光ファイバとの間の光信号の伝送損失を小さくすることを課題とする。
【解決手段】 シリコンからなる基材３６と、ドライエッチングにより基材３６に形成された貫通穴３７，３８と、貫通穴３７に装着された光ファイバ４１と、貫通穴３８に設けられたビア４４とを有した基板３５に対して、発光受光部５１と光ファイバ４１のコア部４２とが対向するよう光素子５０に設けられたはんだボール５２とビア４４とを電気的に接続する。
【選択図】 図３

Description

本発明は、基板、半導体装置、基板の製造方法、及び半導体装置の製造方法に係り、特に光信号を電気信号に変換する光素子が実装される基板、半導体装置、基板の製造方法、及び半導体装置の製造方法に関する。
近年の情報通信の高速化・大容量化に伴い、光通信の開発が進んでいる。一般的に、光通信では、電気信号を光信号に変換し、光信号を光ファイバで送信し、受信した光信号を電気信号に変換する。電気信号と光信号との変換には、発光受光部を有した光素子が用いられる。光素子には、例えば、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（以下、ＰＤとする）、レーザダイオード（以下、ＬＤとする）等がある。
このような光素子を備えた半導体装置では、基板を貫通する貫通穴に配設された光ファイバのコア部と、光素子の発光受光部とが対向するよう基板に対して光素子が実装されている。
図１を参照して、光素子１５，１６を備えた従来の半導体装置１０について説明する。図１は、光素子を備えた従来の半導体装置の断面図である。半導体装置１０は、大略すると基板１１と、発光受光部１５Ａ，１６Ａを有した光素子１５，１６と、光導波路１７と、ミラー２１，２２とを有した構成とされている。
基板１１は、樹脂基材に複数の配線及び樹脂層を設けた多層配線構造とされている。基板１１には、基板１１を貫通する貫通穴１２ａ，１２ｂが形成されている。貫通穴１２ａ，１２ｂは、ＹＡＧレーザ、ＣＯ２レーザ又はエキシマレーザ等のレーザにより形成されている。貫通穴１２ａには、光ファイバ１３が配設されており、貫通穴１２ｂには、光ファイバ１４が配設されている。光ファイバ１３，１４は、コア部１３ａ，１４ａと、コア部１３ａ，１４ａを覆うクラッド部１３ｂ，１４ｂとを有した構成とされており、光信号はコア部１３ａ，１４ａにより伝送される。
基板１１には、光素子１５，１６が実装されている。光素子１５は、光ファイバ１３の端部１３Ａに位置するコア部１３ａと発光受光部１５Ａとが対向するよう基板１１に実装されている。また、光素子１６は、光ファイバ１４の端部１４Ａに位置するコア部１４ａと発光受光部１６Ａとが対向するよう基板１１に実装されている。光ファイバ１３の端部１３Ｂには、ミラー２１が設けられており、光ファイバ１４の端部１４Ｂには、ミラー２２が設けられている。ミラー２１，２２は、光導波路１７と光ファイバ１３，１４との間の光の伝送を行なうためのものである。
ミラー２１とミラー２２との間には、光導波路１７が設けられている。光導波路１７は、コア部１８と、コア部１８の周囲を覆うクラッド部１９とを有している。ミラー２１，２２とコア部１８との間は、光信号の伝送が可能な状態で接続されている（例えば、特許文献１参照。）。
このような半導体装置１０では、貫通穴１２ａ，１２ｂに装着された光ファイバ１３，１４のコア部１３ａ，１３ｂと、コア部１３ａ，１３ｂと対向するよう配置された発光受光部１５Ａ，１６Ａとの間に生じる位置ずれを小さくして、光ファイバ１３，１４と発光受光部１５Ａ，１６Ａとの間の光信号の伝送損失を小さくすることが必要である。
特開２００４−５４００３号公報
図２は、貫通穴に光ファイバが装着された基板を平面視した図である。しかしながら、半導体装置１０では、樹脂基材にＹＡＧレーザ、ＣＯ２レーザ、エキシマレーザ等のレーザを用いて、光ファイバ１３，１４が装着される貫通穴１２ａ，１２ｂを形成していたため、光素子１５，１６に設けられた発光受光部１５Ａ，１６Ａと対向するよう基板１１の所定の位置に精度良く、貫通穴１２ａ，１２ｂを形成することができないという問題や、貫通穴１２ａ，１２ｂの直径の大きさの制御が困難であるという問題があった。
また、光ファイバ１３，１４を貫通穴１２ａ，１２ｂに装着可能とするために、直径Ｒ２の貫通穴１２ａ，１２ｂの側面と光ファイバ１３，１４の外径Ｒ１との間の隙間Ｌ１を大きく設定（例えば、１０μｍ）していたため、貫通穴１２ａ，１２ｂの側面で光ファイバ１３，１４の位置を規制することが困難であり、貫通穴１２ａ，１２ｂに装着された光ファイバ１３，１４のコア部１３ａ，１３ｂと発光受光部１５Ａ，１６Ａとの間に位置ずれが生じやすく、光信号の伝送損失を小さくすることができないという問題があった。
さらに、樹脂基材に貫通穴１２ａ，１２ｂが形成されているため、コア部１３ａ，１３ｂと発光受光部１５Ａ，１６Ａとの位置関係が最適化できた場合でも、基板１１の温度が変化した際、樹脂の熱収縮或いは熱膨張により貫通穴１２ａ，１２ｂに装着された光ファイバ１３，１４の位置が変位して、コア部１３ａ，１３ｂと発光受光部１５Ａ，１６Ａとの間に位置ずれが生じ、光信号の伝送損失が大きくなってしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、光素子に設けられた発光受光部と、発光受光部と対向する光ファイバのコア部との間に生じる位置ずれを小さくして、光信号の伝送損失を小さくすることのできる基板、半導体装置、基板の製造方法、及び半導体装置の製造方法を提供することを目的とする。
上記課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。
請求項１記載の発明では、基材と、該基材を貫通するよう設けられた光導波路とを有し、光素子の発光部又は受光部と前記光導波路とが対向するよう前記光素子が実装される基板において、前記基材は、シリコンからなることを特徴とする基板により、解決できる。
上記発明によれば、樹脂と比較して熱変形しにくいシリコンを基材として用いることにより、基材に温度変化が生じた際、光導波路と発光部又は受光部との位置関係がずれることを抑制して、光導波路と発光部又は受光部との間の光信号の伝送損失を小さくすることができる。
請求項２記載の発明では、前記基材は、前記光導波路が装着される第１の貫通穴と、前記光素子が電気的に接続されるビアが配設される第２の貫通穴とを有しており、前記第１及び第２の貫通穴は、異方性エッチングにより形成されていることを特徴とする請求項１に記載の基板により、解決できる。
上記発明によれば、光導波路が装着される第１の貫通穴を異方性エッチングにより形成することで、第１の貫通穴に装着された光導波路と第１の貫通穴の側面との間に形成される隙間を小さくして、第１の貫通穴により光導波路が変位することを抑制して、光導波路と発光部又は受光部との間の光信号の伝送損失を小さくすることができる。
請求項３記載の発明では、前記第２の貫通穴の側面には、絶縁層を設けたことを特徴とする請求項１または２に記載の基板により、解決できる。
上記発明によれば、第２の貫通穴の側面に絶縁層を設けたことにより、シリコンからなる基材と第２の貫通穴に配設されるビアとの間を絶縁することができる。
請求項４記載の発明では、前記光素子が接続される側とは反対の側の前記ビアには、接続用パッドが設けられていることを特徴とする請求項１乃至３のいずれか１項に記載の基板により、解決できる。
上記発明によれば、前記光素子が接続された側とは反対の側のビアにパッドを設けることにより、例えば、接続用パッドに外部接続端子を形成する際、接続用パッドが形成された範囲内で外部接続端子を設ける位置を調節して、基板を他の基板に実装する際の自由度を向上させることができる。
請求項５記載の発明では、複数の前記光素子と、請求項１乃至４のいずれか１項に記載の基板とを備えたことを特徴とする半導体装置により、解決できる。
上記発明によれば、光導波路と発光部又は受光部との間の光信号の伝送損失を小さくすることができる。
請求項６記載の発明では、基材と、該基材を貫通するよう設けられた光導波路とを有し、光素子の発光部又は受光部と前記光導波路とが対向するよう前記光素子が実装される基板の製造方法において、シリコンからなる前記基材に、前記光導波路が装着される第１の貫通穴と、前記光素子が電気的に接続されるビアが配設される第２の貫通穴とを異方性エッチングにより同時に形成する貫通穴形成工程を備えたことを特徴とする基板の製造方法により、解決できる。
上記発明によれば、シリコンからなる基材に、光導波路が装着される第１の貫通穴と、光素子が接続されるビアが配設される第２の貫通穴とを異方性エッチングにより同時に形成する貫通穴形成工程を備えることにより、第１の貫通穴の基材上の位置及び第１の貫通穴の寸法の精度を向上させて、光導波路と発光部又は受光部との間の光信号の伝送損失を小さくすることができる。
請求項７記載の発明では、少なくとも前記第２の貫通穴の側面に絶縁層を形成する絶縁層形成工程と、前記第１の貫通穴に前記光導波路を装着する光導波路装着工程と、前記第２の貫通穴に前記ビアを形成するビア形成工程と、前記第１の貫通穴から突出した前記光導波路を研磨により除去する研磨工程とを備えたことを特徴とする請求項６に記載の基板の製造方法により、解決できる。
上記発明によれば、第２の貫通穴の側面に絶縁層を形成する絶縁層形成工程を設けることで、シリコンからなる基材とビアとの間を絶縁することができる。また、ビア形成工程後に第１の貫通穴から突出した光導波路を研磨により除去する研磨工程を行うことで、光導波路の研磨を行うと共に、基材とビアとを研磨して基板を所定の厚さに加工することができる。
請求項８記載の発明では、前記光素子が接続される側とは反対の側の前記ビアに、接続用パッドを形成する接続用パッド形成工程を備えたことを特徴とする請求項６または７に記載の基板の製造方法により、解決できる。
上記発明によれば、前記光素子が接続された側とは反対の側のビアにパッドを設けることにより、例えば、接続用パッドに外部接続端子を形成する際、接続用パッドが形成された範囲内で外部接続端子を設ける位置を調節して、基板を他の基板に実装する際の自由度を向上させることができる。
請求項９記載の発明では、請求項６乃至８のいずれか１項に記載の基板の製造方法により、シリコンからなる母材に、前記基材を備えた複数の前記基板を形成する基板形成工程と、前記基板形成工程後に、それぞれの前記基板に対して、前記光素子を実装する光素子実装工程と、前記光素子実装工程後に、ダイシングにより前記基板毎に切り出すダイシング工程とを備えたことを特徴とする半導体装置の製造方法により、解決できる。
上記発明によれば、シリコンからなる母材に基材を備えた複数の基板を形成した後に、それぞれの基板に対して光素子を実装し、その後、ダイシングにより基板毎に切り出すことにより、半導体装置の生産性を向上させると共に、半導体装置の製造コストを低減することができる。
本発明によれば、半導体装置の生産性を向上させて、半導体装置の製造コストを低減できると共に、光素子に設けられた発光受光部と、発光受光部と対向する光ファイバのコア部との間に生じる位置ずれを小さくして、発光受光部と光ファイバとの間の光信号の伝送損失を小さくすることができる。
次に、図面に基づいて本発明の実施例を説明する。
（第１実施例）
始めに、図３乃至図４を参照して、本発明の第１実施例による半導体装置３０について説明する。図３は、本発明の第１実施例の半導体装置の断面図であり、図４は、光ファイバが装着された基板部分を拡大した平面図である。なお、図３において、１つの光素子５０のみ図示しているが、基板３５には、複数の光素子５０が実装されている。また、基材３６の面３６Ａは、光素子５０が実装される側の基材３６の面を示しており、基材３６の面３６Ｂは、マザーボート（図示していない）に実装される側の基材３６の面を示している。図４において、光ファイバ４１のコア部４２の中心軸Ｃ１と貫通穴３７の中心軸Ｃ２とは一致している。また、Ｌ２は、絶縁層３９が形成された貫通穴３７と光ファイバ４１の外径Ｒ３との間に形成される隙間（以下、隙間Ｌ２とする）を示している。
半導体装置３０は、大略すると光素子５０と、基板３５とを有した構成とされている。光素子５０は、電気信号と光信号との変換をするためのものであり、発光受光部５１と、外部接続端子であるはんだボール５２とを有した構成とされている。発光受光部５１は、複数設けられており、光ファイバ４１により伝送された光信号の受光や、光素子５０からの光信号を光ファイバ４１に伝送するためのものである。光素子５０には、例えば、面発光レーザ（ＶＣＳＥＬ）、フォトダイオード（以下、ＰＤとする）、レーザダイオード（以下、ＬＤとする）等を用いることができる。はんだボール５２は、光素子５０と基板３５との間を電気的に接続するためのものである。光素子５０は、発光受光部５１が基板に配設された光ファイバ４１のコア部４２と対向するよう基板３５に実装されている。
基板３５は、インターポーザである。基板３５は、大略すると基材３６と、第１の貫通穴である貫通穴３７と、第２の貫通穴である貫通穴３８と、絶縁層３９と、光導波路である光ファイバ４１と、ビア４４と、Ｎｉ／Ａｕめっき層４５と、外部接続端子であるはんだボール４６とを有した構成とされている。
基材３６の材料には、シリコンが用いられている。基材３６には、基材３６を貫通するよう光ファイバ４１が装着される貫通穴３７と、ビアが配設される貫通穴３８とが形成されている。また、基材３６の厚さＭ１は、例えば、１５０μｍ程度に構成することができる。
このように、基材３６の材料として、樹脂よりも熱の影響を受けにくいシリコンを用いることにより、外部からの熱の影響により基板３５に温度変化が生じた際、基材３６に形成された貫通穴３７の発光受光部５１に対する位置の変位や貫通穴３７の形状の変形を抑制することができる。これにより、外部からの熱の影響により基板３５に温度変化が生じた際、貫通穴３７に装着された光ファイバ４１のコア部４２と発光受光部５１との相対的な位置にずれが生じることが抑制され、光ファイバ４１と発光受光部５１との間の光信号の伝送損失を小さくすることができる。
貫通穴３７，３８は、異方性エッチングにより一度に形成されている。異方性エッチングとしては、例えば、ドライエッチングを用いることができる。貫通穴３７は、発光受光部５１と対向するよう形成されている。
このように、ドライエッチングを用いて、シリコンからなる基材３６に光ファイバ４１が装着される貫通穴３７を形成することにより、従来の樹脂の基材１１にレーザを用いて光ファイバ装着用の貫通穴１２ａ，１２ｂを形成した場合と比較して、発光受光部５１に対する貫通穴３７の位置精度を向上させることができ、光ファイバ４１と発光受光部５１との間の光信号の伝送損失を小さくすることができる。
また、ドライエッチングを用いることで、貫通穴３７の寸法の精度が向上するため、貫通穴３７を従来の貫通穴よりも小さく形成し、貫通穴３７と光ファイバ４１との間の隙間Ｌ２を小さくして、貫通穴３７の側面により発光受光部５１に対する光ファイバ４１の位置を規制することができる。これにより、光ファイバ４１と発光受光部５１との間の光信号の伝送損失を小さくすることができる。
貫通穴３８は、ビア４４を配設するための穴である。絶縁層３９は、貫通穴３７，３８の側面（貫通穴３７，３８に対応した基材３６部分）に形成されている。絶縁層３９は、貫通穴３９に配設されたビア４４と基材３６であるシリコンとの間を絶縁するためのものである。絶縁層３９には、例えば、酸化膜を用いることができ、酸化膜は、例えば、酸化炉により形成することができる。なお、図３及び図４では、絶縁層３９として酸化炉で形成した酸化膜を適用した場合を例に挙げて図示している。そのため、絶縁層３９が貫通穴３７の側面にも設けられているが、絶縁層３９は、少なくともビア４４が形成される貫通穴３８の側面に設けられていれば良い。
光ファイバ４１は、接着材４８を介して貫通穴３７の側面に接着固定されている。光ファイバ４１は、コア部４２と、コア部４２を覆うクラッド部４３とを有した構成とされている。コア部４２は、光信号を伝送するためのものであり、クラッド部４３はコア部４２を保護するためのものである。基材３６の面３６Ａ側に位置するコア部４２の端部４２ａは、発光受光部５１と対向するよう配置されている。
ビア４４は、貫通穴３８に設けられており、貫通穴３８の側面には、絶縁層３９が設けられている。このように、貫通穴３８の側面に絶縁層３９を設けることにより、シリコンからなる基材３６とビア４４との間を絶縁することができる。
基材３６の面３６Ａ側に位置するビア４４の端部４４ａには、光素子５０に設けられたはんだボール５２が電気的に接続されている。ビア４４の材料には、例えば、Ｃｕを用いることができる。また、ビア４４は、例えば、めっき法により形成することができる。
はんだボール４６は、Ｎｉ／Ａｕめっき層４５を介して、基材３６の面３６Ｂ側に位置するビア４４の端部４４ｂと電気的に接続されている。はんだボール４６は、図示していないマザーボードに実装する際の外部接続端子である。Ｎｉ／Ａｕめっき層４５は、ビア４４とはんだボール４６との間の接合強度を向上させるためのものである。
上記説明したように、ドライエッチングにより、樹脂と比較して熱の影響を受けにくいシリコンからなる基材３６に光ファイバ４１が装着される貫通穴３７を形成することにより、光素子５０に設けられた発光受光部５１と、貫通穴３７に装着された光ファイバ４１のコア部４２との間に生じる位置ずれを小さくして、光ファイバ４１と発光受光部５１との間の光信号の伝送損失を小さくすることができる。
次に、図５乃至図１９を参照して、本発明の第１実施例による半導体装置３０の製造方法について説明する。なお、半導体装置３０を構成する光素子５０は従来と同様の構成であるので、ここでは主に基板３５の製造方法について説明する。図５は、基板の形成領域を示したシリコンウエハの平面図であり、図６は、図５に示したＢ−Ｂ線方向のシリコンウエハの断面図である。なお、図５に示した領域Ａは、基板３５が形成される領域を示している。また、図７乃至図１９は、本発明の第１実施例による半導体装置の製造方法（Ｂ−Ｂ線方向のシリコンウエハの断面部分に対応した）を示した断面図である。
図５に示すように、基板３５は、母材としてシリコンウエハ５５を用いて、後述する図７乃至図１９に示した製造方法により、一度に複数形成する。このように、シリコンウエハ５５上に複数の基板３５を形成することにより、基板３５の生産性を向上できると共に、基板３５の製造コストを低減することができる。また、シリコンウエハ５５には、例えば、半導体チップを形成する際に使用される市販のシリコンウエハを用いることができる。図６に示すように、市販のシリコンウエハ５５の厚さＭ２は、７００〜８００μｍ程度とされている。
始めに、図７に示すように、シリコンウエハ５５上に貫通穴３７を形成するための開口部５７Ａと、貫通穴３８を形成するための開口部５７Ｂとを有したレジスト膜５７を形成する。次に、図８に示すように、レジスト膜５７をマスクとして、異方性エッチングのうちの１つであるドライエッチングにより、シリコンウエハ５５が貫通するまでエッチングを行い、シリコンウエハ５５に第１の貫通穴である貫通穴３７と、第２の貫通穴である貫通穴３８と同時に形成する。貫通穴３７の直径は、貫通穴３７に装着される光ファイバ４１の外径により適宜選択されるが、例えば、先の図４に示したように隙間Ｌ２が１μｍ程度となるような大きさに形成することができる。また、ビア４４が形成される貫通穴３８の直径は、例えば、５０〜１００μｍ程度の大きさとすることができる。
その後、図９に示すように、レジスト膜５７をレジスト剥離液により除去する。続いて、図１０に示すように、貫通穴３８の側面３８Ａに絶縁層３９を形成する。絶縁層３９には、例えば、酸化膜を用いることができる。酸化膜は、例えば、酸化炉により貫通穴３７，３８が形成されたシリコンウエハ５５を酸化することで形成することができる。酸化炉により酸化膜を形成した場合には、貫通穴３７の側面３７Ａ、及びシリコンウエハ５５の表裏面にも酸化膜が形成される。なお、図１０は、酸化炉を用いて絶縁層３９である酸化膜を形成した場合を図示している。
次に、図１１に示すように、貫通穴３７に光導波路である光ファイバ４１を挿入して、接着剤により貫通穴３７の側面３７Ａに光ファイバ４１を装着する。この際、光ファイバ４１には、シリコンウエハ５５の面５５ａ，５５ｂから突出した突出部分Ｄ，Ｅが存在する。
続いて、図１２に示すように、貫通穴３８の下端部を覆うように給電用銅箔６１を配設する。給電用銅箔６１は、貫通穴３８にめっき膜を形成する際の給電層である。続いて、図１３に示すように、電解めっきにより貫通穴にＣｕ膜を充填し、ビア４４を形成する。
次に、図１４に示すように、シリコンウエハ５５の両面の研磨を行い、所望の厚さＭ１を有した基材３６を形成する。この際、光ファイバ４１の突出部分Ｄ，Ｅも同時に研磨される。研磨には、例えば、バックサイドグラインダーを用いることができ、バックサイドグラインダーを用いる場合には、シリコンウエハ５５の研磨は片面ずつ行われる。
そして、図１５に示すように、所望の厚さＭ１を有した基材３６が形成される。また、上記研磨により、基材３６の面３６Ａと、ビア４４の端部４４ａと、光ファイバ４１の端部４１ａとが面一になり、基材３６の面３６Ｂと、ビア４４の端部４４ｂと、光ファイバ４１の端部４１ｂとが面一となる。
次に、図１６に示すように、ビア４４の端部４４ｂにＮｉ／Ａｕめっき層４５を形成し、その後、Ｎｉ／Ａｕめっき層４５上に、外部接続端子であるはんだボール４６を形成する。これにより、複数の基板３５が繋がった状態（基板３５毎に分離されていない状態）で一度に複数の基板３５が製造される。
続いて、図１７に示すように、コア部４２の端部４２ａに対する光素子５０の発光受光部５１の位置の調節を受光用測定器（図示せず）でモニターしながら行い、光素子５０を実装するのに最適な基材３６上の位置（以下、最適位置とする）を決定する。
次に、図１８に示すように、受光用測定器の測定結果に基づいて得られた最適位置となるように、はんだボール５２とビア４４の端部４４ａとを電気的に接続させ、光素子５０を基板３５に実装する。続いて、図１９に示すように、ダイシングにより、個々の基板３５を切り出すことで、半導体装置３０毎に分離され、一度に複数の半導体装置３０が製造される。
このように、シリコンウエハ５５を母材として、上記説明した製造工程により半導体装置３０の製造を行うことで、一度に大量の半導体装置３０を製造することが可能となり、半導体装置３０の生産性を向上できると共に、半導体装置３０の製造コストを低減することができる。
（第２実施例）
図２０を参照して、本発明の第２実施例による半導体装置７０について説明する。図２０は、本発明の第２実施例による半導体装置の断面図である。なお、本実施例の半導体装置７０は、第１実施例で説明した半導体装置３０の変形例である。よって、図２０において、図３に示した半導体装置３０と同一構成部分には同一の符号を付し、その説明を省略する。
半導体装置７０は、大略すると光素子５０と、基板７５とを有した構成とされている。基板７５は、インターポーザであり、より具体的にはプリント配線基板である。基板７５は、大略すると基材３６と、貫通穴３７，３８と、絶縁層３９と、光ファイバ４１と、ビア４４と、接続用パッドであるランド７６と、Ｎｉ／Ａｕめっき層４５と、はんだボール４６とを有した構成とされている。
ランド７６は、ビア４４の端部４４ｂとＮｉ／Ａｕめっき層４５との間に設けられている。このように、マザーボート（図示せず）と接続される側のビア４４にランド７６を設けることにより、マザーボートと電気的に接続される外部接続端子であるはんだボール４６の位置をランド７６が形成されている範囲内において調整することができる。これにより、半導体装置７０をマザーボードに実装する際の実装の自由度を向上させることができる。なお、第１実施例と同様に、本実施例の基材３６の材料には、樹脂と比較して熱の影響を受けにくいシリコンを用いており、基材３６には、ドライエッチングにより光ファイバ４１が装着される貫通穴３７が形成されている。これにより、貫通穴３７の発光受光部５１に対する位置精度を向上させると共に、基板７５に温度変化が生じた際、基材３６に形成された貫通穴３７の発光受光部５１に対する位置の変位や貫通穴３７の形状の変形を抑制し、発光受光部５１と光ファイバ４１のコア部４２との間に生じる位置ずれを小さくして、発光受光部５１と光ファイバ４１との間の光信号の伝送損失を小さくすることができる。
次に、図２１乃至図２８を参照して、本発明の第２実施例による半導体装置７０の製造方法について説明する。なお、半導体装置７０を構成する光素子５０は従来と同様の構成であるので、説明を省略する。図２１乃至図２８は、本発明の第２実施例による半導体装置の製造工程を示した図である。
本実施例の基板７５は、第１実施例の基板３５と同様に、母材であるシリコンウエハ５５に一度に複数形成する。始めに、先に説明した図７乃至図１０に示した工程において、ドライエッチングによりシリコンウエハ５５に貫通穴３７，３８を形成し、酸化炉により貫通穴３７，３８が形成されたシリコンウエハ５５を酸化して、貫通穴３７，３８の側面３７Ａ，３８Ａ、及びシリコンウエハ５５の表裏面に絶縁層３９である酸化膜を形成する。
次に、図２１に示すように、貫通穴３７に光ファイバ４１を挿入して、接着剤により貫通穴３７の側面３７Ａに光ファイバ４１を装着する。この際、光ファイバ４１には、シリコンウエハ５５の面５５ａ，５５ｂから突出した突出部分Ｄ，Ｅが存在する。
続いて、図２２に示すように、シリコンウエハ５５の研磨を行い、所望の厚さＭ１を有した基材３６を形成する。この研磨により、光ファイバ４１の突出部分Ｄ，Ｅも同時に研磨され、基材３６の面３６Ａと光ファイバ４１の端部４１ａとが面一になり、基材３６の面３６Ｂと光ファイバ４１の端部４１ｂとが面一となる。研磨には、例えば、バックサイドグラインダーを用いることができ、バックサイドグラインダーを用いる場合には、シリコンウエハ５５の研磨は片面ずつ行われる。
次に、図２３に示すように、貫通穴３８の下端部を覆うように給電用銅箔７８を配設する。給電用銅箔７８は、貫通穴３８にめっき膜を形成する際の給電層である。続いて、図２４に示すように、電解めっきにより貫通穴３８にＣｕ膜を充填し、ビア４４を形成する。
次に、図２５に示すように、エッチングにより給電用銅箔７８のパターニングを行い、ビア４４に電気的に接続されたランド７６を形成する。続いて、図２６に示すように、ランド７６にＮｉ／Ａｕめっき層４５を形成し、その後、Ｎｉ／Ａｕめっき層４５上にはんだボール４６を形成する。これにより、複数の基板７５が繋がった状態（基板７５毎に分離されていない状態）で一度に複数の基板７５が製造される。
続いて、図２７に示すように、コア部４２の端部４２ａに対する光素子５０の発光受光部５１の位置の調節を受光用測定器（図示せず）でモニターしながら行い、光素子５０を実装するのに最適な基材３６上の位置（以下、最適位置とする）を決定する。その後、受光用測定器の測定結果に基づいて得られた最適位置となるように、はんだボール５２とビア４４の端部４４ａとを電気的に接続させる。続いて、図２８に示すように、ダイシングにより個々の基板７５を切り出すことで、半導体装置７０毎に分離され、一度に複数の半導体装置７０が製造される。
このように、シリコンウエハ５５を母材として、上記説明した製造工程により半導体装置７０の製造を行うことで、一度に大量の半導体装置７０を製造することが可能となり、半導体装置７０の生産性を向上できると共に、半導体装置７０の製造コストを低減することができる。なお、ランド７６は、ビア４４と電気的に接続されていれば良く、ランド７６の配設位置及び形状は本実施例のランド７６の配設位置及び形状に限定されない。
以上、本発明の好ましい実施例について詳述したが、本発明はかかる特定の実施形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、半導体装置の生産性を向上させて、半導体装置の製造コストを低減できると共に、光素子に設けられた発光受光部と、発光受光部と対向する光ファイバのコア部との間に生じる位置ずれを小さくして、発光受光部と光ファイバとの間の光信号の伝送損失を小さくすることのできる基板、半導体装置、基板の製造方法、及び半導体装置の製造方法に適用できる。
光素子を備えた従来の半導体装置の断面図である。 貫通穴に光ファイバが装着された基板を平面視した図である。 本発明の第１実施例の半導体装置の断面図である。 光ファイバが装着された基板部分を拡大した平面図である。 基板の形成領域を示したシリコンウエハの平面図である。 図５に示したＢ−Ｂ線方向のシリコンウエハの断面図である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その１）である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その２）である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その３）である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その４）である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その５）である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その６）である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その７）である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その８）である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その９）である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その１０）である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その１１）である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その１２）である。 本発明の第１実施例による半導体装置の製造工程を示した断面図（その１３）である。 本発明の第２実施例による半導体装置の断面図である。 本発明の第２実施例による半導体装置の製造工程を示した図（その１）である。 本発明の第２実施例による半導体装置の製造工程を示した図（その２）である。 本発明の第２実施例による半導体装置の製造工程を示した図（その３）である。 本発明の第２実施例による半導体装置の製造工程を示した図（その４）である。 本発明の第２実施例による半導体装置の製造工程を示した図（その５）である。 本発明の第２実施例による半導体装置の製造工程を示した図（その６）である。 本発明の第２実施例による半導体装置の製造工程を示した図（その７）である。 本発明の第２実施例による半導体装置の製造工程を示した図（その８）である。
符号の説明
１０，３０，７０ 半導体装置
１１，３５，７５ 基板
３６Ａ，３６Ｂ，５５ａ，５５ｂ 面
１２ａ，１２ｂ，３７，３８ 貫通穴
１３，１４，４１ 光ファイバ
１３Ａ，１３Ｂ，１４Ａ，１４Ｂ，４１ａ，４１ｂ，４２ａ，４４ａ，４４ｂ 端部
１３ａ，１４ａ，１８，４２ コア部
１３ｂ，１４ｂ，１９，４３ クラッド部
１５，１６，５０ 光素子
１５Ａ，１６Ａ，５１ 発光受光部
１７ 光導波路
２１，２２ ミラー
３６ 基材
３７Ａ，３７Ｂ 側面
３９ 絶縁層
４４ ビア
４５ Ｎｉ／Ａｕめっき層
４６，５２ はんだボール
４８ 接着剤
５５ シリコンウエハ
５７ レジスト膜
５７Ａ，５７Ｂ 開口部
６１，７８ 給電用銅箔
７６ ランド
Ａ 領域
Ｃ１，Ｃ２ 中心軸
Ｄ，Ｅ 突出部分
Ｌ１，Ｌ２ 隙間
Ｍ１，Ｍ２ 厚さ
Ｒ１，Ｒ３ 外径
Ｒ２ 直径

Claims (9)

  1. 基材と、該基材を貫通するよう設けられた光導波路とを有し、光素子の発光部又は受光部と前記光導波路とが対向するよう前記光素子が実装される基板において、
    前記基材は、シリコンからなることを特徴とする基板。
  2. 前記基材は、前記光導波路が装着される第１の貫通穴と、前記光素子が電気的に接続されるビアが配設される第２の貫通穴とを有しており、
    前記第１及び第２の貫通穴は、異方性エッチングにより形成されていることを特徴とする請求項１に記載の基板。
  3. 前記第２の貫通穴の側面には、絶縁層を設けたことを特徴とする請求項１または２に記載の基板。
  4. 前記光素子が接続される側とは反対の側の前記ビアには、接続用パッドが設けられていることを特徴とする請求項１乃至３のいずれか１項に記載の基板。
  5. 複数の前記光素子と、
    請求項１乃至４のいずれか１項に記載の基板とを備えたことを特徴とする半導体装置。
  6. 基材と、該基材を貫通するよう設けられた光導波路とを有し、光素子の発光部又は受光部と前記光導波路とが対向するよう前記光素子が実装される基板の製造方法において、
    シリコンからなる前記基材に、前記光導波路が装着される第１の貫通穴と、前記光素子が電気的に接続されるビアが配設される第２の貫通穴とを異方性エッチングにより同時に形成する貫通穴形成工程を備えたことを特徴とする基板の製造方法。
  7. 少なくとも前記第２の貫通穴の側面に絶縁層を形成する絶縁層形成工程と、
    前記第１の貫通穴に前記光導波路を装着する光導波路装着工程と、
    前記第２の貫通穴に前記ビアを形成するビア形成工程と、
    前記第１の貫通穴から突出した前記光導波路を研磨により除去する研磨工程とを備えたことを特徴とする請求項６に記載の基板の製造方法。
  8. 前記光素子が接続される側とは反対の側の前記ビアに、接続用パッドを形成する接続用パッド形成工程を備えたことを特徴とする請求項６または７に記載の基板の製造方法。
  9. 請求項６乃至８のいずれか１項に記載の基板の製造方法により、シリコンからなる母材に、前記基材を備えた複数の前記基板を形成する基板形成工程と、
    前記基板形成工程後に、それぞれの前記基板に対して、前記光素子を実装する光素子実装工程と、
    前記光素子実装工程後に、ダイシングにより前記基板毎に切り出すダイシング工程とを備えたことを特徴とする半導体装置の製造方法。
JP2004210191A 2004-07-16 2004-07-16 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法 Pending JP2006030660A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004210191A JP2006030660A (ja) 2004-07-16 2004-07-16 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法
EP05254395A EP1624478A3 (en) 2004-07-16 2005-07-13 Substrate, semiconductor device, method of manufacturing substrate, and method of manufacturing semiconductor device
TW094123901A TW200605172A (en) 2004-07-16 2005-07-14 Substrate, semiconductor device, method of manufacturing substrate, and method of manufacturing semiconductor device
US11/181,116 US7221816B2 (en) 2004-07-16 2005-07-14 Substrate, semiconductor device, method of manufacturing substrate, and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004210191A JP2006030660A (ja) 2004-07-16 2004-07-16 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006030660A true JP2006030660A (ja) 2006-02-02

Family

ID=35455912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004210191A Pending JP2006030660A (ja) 2004-07-16 2004-07-16 基板、半導体装置、基板の製造方法、及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US7221816B2 (ja)
EP (1) EP1624478A3 (ja)
JP (1) JP2006030660A (ja)
TW (1) TW200605172A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011530810A (ja) * 2008-08-08 2011-12-22 インターナショナル・ビジネス・マシーンズ・コーポレーション ウェハ貫通ビアおよびこれを作成する方法
JP2013003177A (ja) * 2011-06-13 2013-01-07 Sumitomo Electric Ind Ltd 光電気変換モジュール及びその製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI415528B (zh) * 2008-04-24 2013-11-11 Kinik Co 高導熱性電路載板及其製作方法
KR101262909B1 (ko) * 2008-04-26 2013-05-09 광주과학기술원 광연결 구조물 및 그 제조방법
US9039302B2 (en) 2012-06-15 2015-05-26 Tyco Electronics Corporation Interposer
US8821040B2 (en) * 2012-06-15 2014-09-02 Tyco Electronics Corporation Interposer
JPWO2021162108A1 (ja) * 2020-02-12 2021-08-19
US20220276452A1 (en) * 2021-02-26 2022-09-01 Mellanox Technologies, Ltd. Backside fiber attachment to silicon photonics chip
US11860428B1 (en) * 2022-06-09 2024-01-02 Unimicron Technology Corp. Package structure and optical signal transmitter

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4268113A (en) * 1979-04-16 1981-05-19 International Business Machines Corporation Signal coupling element for substrate-mounted optical transducers
US4934785A (en) * 1983-08-29 1990-06-19 American Telephone And Telegraph Company Optical fiber connector
EP0175936B1 (de) * 1984-09-24 1988-11-09 Siemens Aktiengesellschaft Optoelektronische Anordnung
US4721352A (en) * 1986-02-26 1988-01-26 The Board Of Trustees Of The Leland Stanford Junior University Polarizing apparatus and method utilizing an optical fiber
US6392296B1 (en) * 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
JP2000321469A (ja) * 1999-05-12 2000-11-24 Matsushita Electric Ind Co Ltd 光結合装置とその製造方法および光ファイバモジュール
JP2001059923A (ja) * 1999-06-16 2001-03-06 Seiko Epson Corp 光モジュール及びその製造方法、半導体装置並びに光伝達装置
JP3990090B2 (ja) * 2000-03-31 2007-10-10 日本オプネクスト株式会社 光電子装置およびその製造方法
US6650823B1 (en) * 2000-12-19 2003-11-18 Intel Corporation Method of creating a photonic via using fiber optic
US6731843B2 (en) * 2000-12-29 2004-05-04 Intel Corporation Multi-level waveguide
JP2002294456A (ja) * 2001-03-30 2002-10-09 Oki Electric Ind Co Ltd 膜の形成方法及びその方法を実施するためのｃｖｄ装置
JP3857118B2 (ja) * 2001-12-04 2006-12-13 富士通株式会社 レジンダイヤモンドブレード及び該ブレードを使用した光導波路の製造方法
EP1321791A2 (en) * 2001-12-04 2003-06-25 Matsushita Electric Industrial Co., Ltd. Optical package substrate, optical device, optical module, and method for molding optical package substrate
JP2004054003A (ja) * 2002-07-22 2004-02-19 Mitsubishi Electric Corp 光電子基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011530810A (ja) * 2008-08-08 2011-12-22 インターナショナル・ビジネス・マシーンズ・コーポレーション ウェハ貫通ビアおよびこれを作成する方法
JP2013003177A (ja) * 2011-06-13 2013-01-07 Sumitomo Electric Ind Ltd 光電気変換モジュール及びその製造方法

Also Published As

Publication number Publication date
EP1624478A2 (en) 2006-02-08
EP1624478A3 (en) 2008-03-12
US20060013525A1 (en) 2006-01-19
US7221816B2 (en) 2007-05-22
TW200605172A (en) 2006-02-01

Similar Documents

Publication Publication Date Title
JP5064109B2 (ja) 光導波路及びその製造方法、並びに光電気混載基板及びその製造方法
US7221816B2 (en) Substrate, semiconductor device, method of manufacturing substrate, and method of manufacturing semiconductor device
US7251391B2 (en) Optical waveguide mounting member, substrate, semiconductor device, method of manufacturing optical waveguide mounting member, and method of manufacturing substrate
JP5247880B2 (ja) 光電気配線基板および光モジュール
JP2009175418A (ja) 光電気混載基板及びその製造方法
JP2008129385A (ja) 光部品搭載用基板及び光モジュール
JP4668049B2 (ja) 光配線モジュール
TWI434642B (zh) 光學印刷電路板及其製造方法
JP5328095B2 (ja) 光伝送基板、光電子混載基板、光モジュールおよび光電気回路システム
JP4764669B2 (ja) 光パッケージ、光素子付き光パッケージ及び光導波路モジュール
JP2001166167A (ja) 光配線層及びその製造方法並びに光・電気配線基板及びその製造法並びに実装基板
US9983368B2 (en) Optical waveguide device
JP2004302188A (ja) 光導波路付き電気配線基板
JP6103634B2 (ja) 光電気混載モジュール
JP5302177B2 (ja) 光導波路基板および光電気混載装置
JP4476743B2 (ja) 光部品支持基板及びその製造方法
KR20170044033A (ko) 광학 엘리먼트들을 장착하기 위한 캐리어 및 연관된 제조 프로세스
JP4990740B2 (ja) 半導体素子実装用サブマウント及び光送受信モジュール
JP4718312B2 (ja) 光導波路部材、光配線基板、光配線モジュール、光導波路部材製造方法、および光配線基板製造方法
JP2005099761A (ja) 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法
JP2006073653A (ja) 積層型基板、積層型基板の製造方法および半導体装置
KR101349597B1 (ko) 광 인쇄회로기판 및 이의 제조 방법
JP2018054669A (ja) 光電気配線基板の製造方法、電子装置の製造方法および光電気配線基板
JP5693032B2 (ja) 光伝送基板および光モジュール
JP2005099762A (ja) 光部品支持基板及びその製造方法、光部品付き光部品支持基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311