JP2008242033A - メモリ性液晶表示装置 - Google Patents

メモリ性液晶表示装置 Download PDF

Info

Publication number
JP2008242033A
JP2008242033A JP2007081780A JP2007081780A JP2008242033A JP 2008242033 A JP2008242033 A JP 2008242033A JP 2007081780 A JP2007081780 A JP 2007081780A JP 2007081780 A JP2007081780 A JP 2007081780A JP 2008242033 A JP2008242033 A JP 2008242033A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
period
display
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007081780A
Other languages
English (en)
Other versions
JP4963997B2 (ja
Inventor
Akira Suguro
彰 勝呂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2007081780A priority Critical patent/JP4963997B2/ja
Publication of JP2008242033A publication Critical patent/JP2008242033A/ja
Application granted granted Critical
Publication of JP4963997B2 publication Critical patent/JP4963997B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】ネガポジ表示を周期的に行なった場合でも、低耐圧の液晶ドライバICを用いてメモリ性液晶パネルにデータ表示を良好に行なう。
【解決手段】メモリ性液晶パネルは、ネガ表示と、ネガ表示と白黒表示が反転するポジ表示とを表示し、駆動回路は、ネガ表示が行われている時には、走査電極に走査電圧波形YS1を印加し、信号電極に信号電圧波形XS1,2を印加し、ポジ表示が行われている時には、ネガ表示が行われている時の走査電圧波形を信号電極へ印加し、かつ信号電圧波形を走査電極へ印加することを特徴とする。
【選択図】図1

Description

本発明は、メモリ性液晶パネルに関するものであり、特に液晶の二つの安定状態によるメモリ性効果を利用することで低電圧動作を可能とし、液晶パネルの消費電力を低減するような表示装置に関する。
最近注目されている電子書籍や電子新聞などにおいて、表示画面を頻繁に切り替えないような携帯情報端末の表示装置として、メモリ性を有する液晶が注目されている。メモリ性を有するということは、すなわち電圧が無印加時においても表示状態を維持することができる。この特徴を用いることで液晶表示装置の消費電力を低減することが可能になる。メモリ性を有する液晶や液晶パネルとして、強誘電性液晶、コレステリック液晶等が知られている。
ここで、液晶パネルを駆動する方法について、メモリ液晶として強誘電性液晶を用いて説明する。図2は、一般的な液晶パネルの構成を示す断面図である。図2に示すように、液晶パネル40は、約2umの厚さの液晶層41を挟持した一対のガラス基板44a、44bと、これら2枚のガラス基板44a、44bを接着するシール剤45とで構成されている。ガラス基板44a、44bのそれぞれの対向面には、複数の画素をドットマトリクス状に配置するように透明電極(ITO)43a、43bが形成されており、その上に配向膜42a、42bが配置され、配向処理が成されている。
さらに、一方のガラス基板(以下、第1のガラス基板とする)44aの外側には、第1の偏光板46aが設置されている。他方のガラス基板(以下、第2のガラス基板とする)44bの外側には、第1の偏光板46aと偏光軸が90°異なるようにして第2の偏光板46bが設置されている。この第1の偏光板46aの外側には、図示しない反射板を配置してもよい。また、第1の偏光板46aと反射板の代わりに、偏光機能を備えた反射型偏光板を設置してもより。また、反射板を半透過反射板として第1の偏光板46aの内側に配置してもよい。
次に、強誘電性液晶の電気光学効果について説明する。図3は強誘電性液晶の透過率と電圧の特性図である。強誘電性液晶は2つの安定状態を持ち、その2つの安定状態はある閾値を超えた電圧を印加することによって状態が切り替わり、印加電圧の極性によって第一の強誘電状態(ON状態)あるいは第二の強誘電状態(OFF状態)を選択することができる。すなわち初期(電圧無印加)時には、第一あるいは第二の強誘電状態で安定して存在するが、電圧がV1を超えてV2まで印加されると、第一の強誘電状態になる。その状態から印加電圧を徐々に下げても第一の強誘電状態を維持する。さらに電圧をV3からV4を超えて印加することで液晶分子は第二の強誘電状態に切り替わる。その状態から印加電圧を徐々に上げても第二の強誘電状態を維持する。この特性図で明らかなように強誘電性液晶を用いた液晶ディスプレイは、電圧が無印加時すなわち消費電力がゼロの時においても、その透過率、つまり表示状態を維持(メモリ性)できる。
図4は強誘電性液晶をマトリクス型の画素(例えば3×3)に形成したときの液晶パネルの平面図である。図4に示すようなマトリクス型の液晶パネルは、通常、時分割駆動方法によって表示を行っている。すなわち、走査電極群Y1〜Y3を1ライン毎に、例えばY1、Y2、・・・へと、走査電極駆動回路(図示せず)から走査電圧波形として電圧が順次印加され、それに同期した信号電圧波形が、同様に信号電極駆動回路(図示せず)から信号電極群X1〜X3へと並列に印加される。なお、信号電圧は画素に表示される内容
に応じた信号電圧波形が出力する。
このとき、ON状態のときに白表示、OFF状態のときに黒表示になるように、図2で図示した液晶パネルの外側に配置した一対の偏光板46a、46bをそれぞれの吸収軸がクロスニコルになるように配置する。
次に、図2に示した強誘電性液晶パネルの1行1列の画素Pix(1,1)を先ず白表示(a)、次に黒表示(b)とする駆動方法について図7を用いて説明する。図7は、一般的な強誘電性液晶パネルを駆動するための走査電圧波形TP1と信号電圧波形SG1、および画素Pix(1,1)に印加する合成電圧波形TS(1,1)と強誘電性液晶パネルの透過率曲線TV(1,1)を示したものである。横軸は時間であり、縦軸は各電圧波形に関しては電圧、透過率曲線に関しては透過率を示したものである。
第一のフィールド期間F1において、リセット期間RSは、全ての走査電極Y1〜Y3に走査電圧波形TP1で示すようなリセット電圧±VSの双極性パルスが印加される。同時に、全ての信号電極に信号電圧波形SG1で示すような信号電圧±VDの双極性パルスが印加される。これにより、リセット期間RSの後半部では、リセット電圧と信号電圧の差分の電圧−(VS+VD)が全ての画素に印加され、全ての画素は、図3の閾値電圧V4を超え、第二の強誘電状態すなわち黒表示となる。
選択期間SEでは、走査電極Y1に選択電圧±VSの双極性パルスが印加され、信号電極X1に信号電圧±VDの双極性パルスが印加される。これにより、選択期間SE1の後半部では、選択電圧と信号電圧の差分の電圧+(VS+VD)が画素Pix(1,1)に印加され、図3の閾値電圧V2を超え、第一の強誘電状態すなわち白表示となる。
保持期間NSEでは、走査電極Y1に電圧ゼロが印加され、信号電極X1に表示内容に応じた信号電圧±VDの双極性パルスが印加される。図中四角で示したパルスは、+VD、−VDによって構成される任意のパルス列である。例えば、一方の表示内容では、リセット電圧と同様に、+VD、−VDの順に印加され、他方の表示内容では、−VD、+VDの順に印加される。合成電圧波形TS(1,1)で示す通り、保持期間NSE1では、信号電圧波形SG1がそのまま反映され、±VDの電圧がPix(1,1)に印加されるが図3の閾値電圧V3を超えないので、選択期間SE1で決定された透過率を維持し、白表示が持続される。
第二のフィールド期間F2において、リセット期間RSは、全ての走査電極Y1〜Y3に走査電圧波形TP1で示すようなリセット電圧±VRTの双極性パルスが印加される。同時に、全ての信号電極X1〜X3に信号電圧波形SG1で示すような信号電圧±VDの双極性パルスが印加される。これにより、リセット期間RSの後半部では、リセット電圧と信号電圧の差分の電圧−(VRT+VD)が全ての画素に印加され、全ての画素は、図3の閾値電圧V4を超え、第二の強誘電状態すなわち黒表示となる。
選択期間SEでは、走査電極Y1に選択電圧±VSの双極性パルスが印加され、信号電極X1に信号電圧±VDの双極性パルスが印加される。これにより、選択期間SE2の後半部では、選択電圧と信号電圧の差分の電圧+(VS−VD)が画素Pix(1,1)に印加されるが図3の閾値電圧V1を超えないので、リセット期間RSで決定された透過率を維持し、黒表示が持続される。
保持期間NSEでは、走査電極Y1に電圧ゼロが印加され、信号電極X1に表示内容に応じた信号電圧±VDの双極性パルスが印加される。図中四角で示したパルスは、+VD、−VDによって構成される任意のパルス列である。例えば、一方の表示内容では、リセ
ット電圧と同様に、+VD、−VDの順に印加され、他方の表示内容では、−VD、+VDの順に印加される。合成電圧波形TS(1,1)で示す通り、保持期間NSEでは、信号電圧波形SG1がそのまま反映され、±VDの電圧がPix(1,1)に印加されるが図3の閾値電圧V1を超えないので、リセット期間RSで決定された透過率を維持し、黒表示が持続される。
このように一画面を構成するフレーム期間において、駆動電圧の正側実効値と負側実効値とが等しくなるように設定されている。なお、透過率波形TV(1,1)は上述した波形を強誘電性液晶パネルに印加したときの光学特性をフォトディテクタ等で検出したときのものである。
また、走査電圧波形を出力する走査電極駆動回路(ドライバIC)の負担を軽減するため、走査電極駆動回路(ドライバIC)とは別に、独立した電圧変換手段を備え、液晶へ印加する駆動電圧を変動可能にする方法が提案されている(例えば、特許文献1参照)。この特許文献1に開示されているメモリ性液晶素子は液晶材料にコレステリック液晶やカイラルネマティック液晶を使用し、縦方向に三層の表示層が重なった構造が採用されている液晶表示装置である。
また、液晶パネルの焼き付を防止するために、一定時間を経過して、入力操作が無い場合には、表示画面をネガポジ反転する液晶表示制御装置が提案されている(例えば、特許文献2参照)。
特開2001−42812号公報(第4頁、第4図) 特開平6−19420号公報(第2−3頁、第2図)
メモリ性の動作モードを有する強誘電性液晶を用いて、走査電極と信号電極とを備えたマトリクス型の液晶表示パネルを作製し、データを線順次駆動方法によって、1ライン毎に液晶に電圧を印加し、強誘電性液晶パネルにデータを表示していたが、強誘電性液晶を駆動するための一走査期間内における走査電極側の走査電圧波形は、双極性のリセットパルスと双極性の選択パルスと保持パルスからなり、駆動電圧の出力数は少なくとも3レベル値(理想は5レベル値)も必要であった。
また、表示画面の焼き付き等を防止するためや、強調表示をするときに、ネガ表示とポジ表示を繰り返し行う時には、メモリ性液晶パネルを駆動する駆動波形が双極性パルスであるため、ピーク−ピーク値は液晶が反応する電圧の2倍必要となり、またそれが繰り返されるため、走査電極を駆動するためのドライバICは高耐圧プロセスで製作する必要があり、ICのチップサイズが大きくなるといった問題点が判明した。
上述した課題を解決し目的を達成するために本発明は以下の構成を採用する。対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、走査電極と信号電極とがメモリ性液晶を挟んで対向する部分で画素を形成するメモリ性液晶パネルと、メモリ性液晶パネルを駆動して表示データを前記画素に表示させる駆動回路とを備えたメモリ性液晶表示装置であって、メモリ性液晶パネルは、ポジ表示と、ポジ表示と白黒表示が反転するネガ表示とを表示し、駆動回路は、ポジ表示が行われている時には、走査電極に走査電圧波形を印加し、信号電極に信号電圧波形を印加し、ネガ示が行われている時には、ポジ表示が行われている時の走査電圧波形を信号電極へ印加し、かつ信号電圧波形を走査電極へ印加することを特徴とする。また、走査電圧
波形は、電圧値がゼロと正または負の単一極性の電圧値で構成され、信号電圧波形は、電圧値がゼロと走査電圧波形と同極性の単一極性の電圧値で構成されることを特徴とする。
また、ネガ表示の期間とポジ表示の期間は時間幅が等しいことを特徴とする。またネガ表示の期間は少なくとも第一の期間と第二の期間との二つの期間で構成され、第一の期間と第二の期間とは時間幅が等しく、かつ基準となる電位が各々で異なることを特徴とする。さらに、好ましくは第一の期間の信号電圧波形と第二の期間の信号電圧波形とは、極性が反転していることを特徴とする。
また、ポジ表示期間は少なくとも第三の期間と第四の期間との二つの期間で構成され、第三の期間と第四の期間とは時間幅が等しく、かつ基準となる電位が各々で異なることを特徴とする。さらに好ましくは、第三の期間の前記信号電圧波形と前記第四の信号電圧波形とは、極性が反転していることを特徴とする。
本発明によれば、高電圧のリセットパルスは信号電極側ドライバICから、高電圧の選択パルスは走査電極側ドライバICから、各々画素に印加することで、メモリ性液晶パネルを駆動するための必要な電位レベルが低減できる。特に正負の電圧が不要となるため、電源用の昇圧回路が容易に作製可能になる。また、必要な駆動電圧の数が半分になり、ICの耐圧も半分に抑えることが可能になる。
さらに、正電圧(あるいは負電圧)出力のみのドライバICを構成できるので、ICの耐圧が低くでき、ICのサイズも小さくなるので、安価なドライバICでメモリ性液晶パネルの駆動が可能になる。また、正電圧(あるいは負電圧)出力のみのドライバICとすることで、走査電極側と信号電極側と同一仕様で構成できる。各々電極の印加波形は、各々ドライバICの入力波形で制御可能である。
また、ネガポジ反転駆動においても、同一仕様のドライバICを用いているために、コントロール回路からの信号のみで制御可能であり、追加するチップ部品等は不要である。
さらに、片側極性の駆動においても、表示データをネガポジ反転することで、任意の画素における白と黒の表示期間が等しくなり、焼き付きを低減することが可能になる。
以下に添付図面を参照して、この発明にかかるメモリ性液晶パネルの駆動方法の実施の形態を詳細に説明する。
本実施形態では、メモリ性液晶として、強誘電性液晶を用いた。強誘電性液晶パネルの構成としては、前述した従来の構成を採用することができるので、ここでは説明を省略する。
次に図1を用いて強誘電性液晶パネルで、表示焼き付きを低減させ、かつ低電力で駆動する具体的な駆動方法を示す。
図3における強誘電性液晶パネル40の1行1列の画素Pix(1,1)と1行2列の画素Pix(1,2)を表示するために、信号電極駆動回路から出力する走査電圧波形YS1と信号電極駆動回路から出力する信号電圧波形XS1、XS2、及び画素に印加する合成電圧波形XY(1,1)、XY(1,2)と強誘電性液晶の透過率曲線TV(1,1)、TV(1,2)を示したものである。横軸は全て時間であり、縦軸は各電圧波形に関
しては電圧、透過率曲線に関しては強誘電性液晶パネルに印加したときの光学特性をフォトディテクタ等で検出したときのものである。
ここで、白表示を行なう時をポジ表示とし、黒表示を行なうときはネガ表示とするが、逆に黒表示を行なう時をネガ表示、白表示を行なう時をポジ表示としても構わない。また、それぞれの表示データを表示させるには二つの期間(フィールド期間)で構成している。
図1では、最初の第1のフィールド期間F1と第2のフィールド期間F2とで、1行1列の画素Pix(1,1)にはポジ表示を行い、1行2列の画素Pix(1,2)にはネガ表示を行い、次の第3のフィールド期間F3と第4のフィールド期間では、画素Pix(1,1)にはネガ表示を行い、1行2列の画素Pix(1,2)にはポジ表示を行っている駆動波形と透過率曲線を示している。ここで、書くフィールド期間は時間幅がいずれも等しい。また、いずれの走査電極波形も信号電極波形も、電圧値がゼロと正または負の単一極性の電圧値で構成されている。
第1のフィールド期間F1では、リセット期間RSは、全ての信号電極XS1〜XS3に信号電圧波形XS1、XS2で示すような電圧+VSの単パルスが印加される。同時に、全ての走査電極には走査電圧波形YS1で示すように電圧ゼロが印加される。これにより、合成電圧波形XY(1,1)、XY(1,2)で示す通り、リセット期間RSでは、電圧−VSが全ての画素に印加され、全ての画素は、図3の閾値電圧V4を超え、第二の強誘電状態すなわち黒表示のネガ表示となる。
選択期間SEでは、走査電極YS1に電圧+VSの単パルスが順次印加され、信号電極XS1には電圧ゼロ、XS2には電圧+VDの単パルスが印加される。これにより、合成電圧波形XY(1,1)、XY(1,2)で示す通り、Pix(1,1)の画素においては、電圧+VSが印加され、図4の閾値電圧V2を超え、第一の強誘電状態すなわち白表示のポジ表示となり、Pix(1,2)の画素においては、電圧+(VS−VD)が印加されるが、図4の閾値電圧V2を超えないので、第二の強誘電状態すなわちネガ表示を維持する。
保持期間NSEでは、走査電極YS1に電圧ゼロが印加され、信号電極XS1、XS2に表示内容に応じた電圧+VDあるいは電圧ゼロの単パルスが印加される。図中四角で示したパルスは、+VD、ゼロによって構成される任意のパルス列である。例えば、一方の表示内容では、電圧+VDが印加され、他方の表示内容では、電圧ゼロが印加される。これにより、合成電圧波形XY(1,1)、XY(1,2)で示す通り、保持期間NSEでは、電圧−VDあるいは電圧ゼロが印加されるが、Pix(1,1)の画素においては、図3の閾値電圧V3を超えないので、選択期間SEで決定された第一の強誘電状態のポジ表示を維持し、Pix(1,2)の画素においては、図3の閾値電圧V1を超えないので、選択期間SEで決定された第二の強誘電状態のネガ表示を維持する。
第2のフィールド期間F2では、液晶の劣化を防止するために信号電極と走査電極の両方の基準となる電位を電圧+VDと等しくし、各画素の表示データ信号に対応する信号電極波形は第1のフィールド期間F1の表示データ信号を反転させる。すなわち保持期間NSEでは、走査電極YS1に電圧+VDが印加され、信号電極XS1、XS2に表示内容に応じて、かつ第1のフィールド期間F1の表示内容に応じた信号の極性を反転させた電圧+VDあるいは電圧ゼロの単パルスが印加される。図中四角で示したパルスは、+VD、ゼロによって構成される任意のパルス列である。例えば、一方の表示内容では、電圧+VDが印加され、他方の表示内容では、電圧ゼロが印加される。これにより、合成電圧波形XY(1,1)、XY(1,2)で示す通り、保持期間NSEでは、電圧+VDあるい
は電圧ゼロが印加されるが、Pix(1,1)の画素においては、図3の閾値電圧V3を超えないので、第1のフィールド期間F1で決定された第一の強誘電状態のポジ表示を維持し、Pix(1,2)の画素においては、図3の閾値電圧V1を超えないので、第1のフィールド期間F1で決定された第二の強誘電状態のネガ表示を維持する。
次に各々の画素Pix(1,1)、画素Pix(1,2)において、ネガポジ反転表示を行った場合について説明する。第3のフィールド期間F3では、リセット期間RSは、全ての走査電極YS1〜YS3に走査電圧波形YS1で示すような電圧+VSの単パルスが印加される。同時に、全ての走査電極には走査電圧波形XS1、XS2で示すように電圧ゼロが印加される。これにより、合成電圧波形XY(1,1)、XY(1,2)で示す通り、リセット期間RSでは、電圧+VSが全ての画素に印加され、全ての画素は、図3の閾値電圧V2を超え、第一の強誘電状態すなわちポジ表示となる。
選択期間SEでは、信号電極XS1、XS2に電圧+VSの単パルスが順次印加され、走査電極YS1には信号電極XS1に相当する期間は電圧ゼロ、信号電極XS2に相当する期間はは電圧+VDの単パルスが印加される。これにより、合成電圧波形XY(1,1)、XY(1,2)で示す通り、Pix(1,1)の画素においては、電圧−VSが印加され、図4の閾値電圧V4を超え、第二の強誘電状態すなわちネガ表示となり、Pix(1,2)の画素においては、電圧−(VS+VD)が印加されるが、図4の閾値電圧V4を超えないので、第一の強誘電状態すなわちポジ表示を維持する。
保持期間NSEでは、信号電極XS1、XS2に電圧ゼロが印加され、走査電極YS1に表示内容に応じた電圧+VDあるいは電圧ゼロの単パルスが印加される。図中四角で示したパルスは、+VD、ゼロによって構成される任意のパルス列である。例えば、一方の表示内容では、電圧+VDが印加され、他方の表示内容では、電圧ゼロが印加される。これにより、合成電圧波形XY(1,1)、XY(1,2)で示す通り、保持期間NSEでは、電圧+VDあるいは電圧ゼロが印加されるが、Pix(1,1)の画素においては、図3の閾値電圧V1を超えないので、選択期間SEで決定された第二の強誘電状態を維持し、Pix(1,2)の画素においては、図3の閾値電圧V3を超えないので、選択期間SEで決定された第一の強誘電状態を維持する。
第4のフィールド期間F4では、液晶の劣化を防止するために信号電極と走査電極の両方の基準となる電位を電圧+VDと等しくし、各画素の表示データ信号に対応する信号電極波形は第3のフィールド期間F3の表示データ信号を反転させる。すなわち保持期間NSEでは、信号電極XS1、XS2に電圧+VDが印加され、走査電極YS1に表示内容に応じてかつ第3のフィールド期間F3の表示内容に応じた信号の極性を反転させた電圧+VDあるいは電圧ゼロの単パルスが印加される。図中四角で示したパルスは、+VD、ゼロによって構成される任意のパルス列である。例えば、一方の表示内容では、電圧+VDが印加され、他方の表示内容では、電圧ゼロが印加される。これにより、合成電圧波形XY(1,1)、XY(1,2)で示す通り、保持期間NSEでは、電圧−VDあるいは電圧ゼロが印加されるが、Pix(1,1)の画素においては、図3の閾値電圧V1を超えないので、第3のフィールド期間F3で決定された第二の強誘電状態を維持し、Pix(1,2)の画素においては、図3の閾値電圧V3を超えないので、第3のフィールド期間F3で決定された第一の強誘電状態を維持する。
以上、説明したように、ネガ表示を行なった時に走査電極に印加された走査電圧波形と同じ電圧波形が、ポジ表示を行なった時の信号電極に印加され、ネガ表示を行なった時に信号電極に印加された信号電圧波形と同じ電圧波形が、ポジ表示を行なった時の走査電極へ印加されている。
図5に本実施の形態における液晶表示装置の概略ブロック構成図を示し、図6にネガポジ反転表示の時刻表示を行なっている模式図を示す。以下、図5と図6とを用いて説明する。
図5に示すように液晶表示装置100は、強誘電性液晶パネル40、走査電極に電圧波形を印加するためのY電極駆動回路51、信号電極に電圧波形を印加するためのX信号電極駆動回路52、液晶表示装置全体を制御する制御部53、各種データを一時的に保管するRAM54、文字表示のためのフォントデータやプログラムを記憶するROM55を有する。この制御部53が、本実施例では走査電極および信号電極に印加される電圧波形を決定している駆動回路である。
また、液晶表示装置は、人が近づいたときに表示を変化させることができるように、電波送信部56により微弱な電波500を発信し、人の動きによる反射波を受信する電波受信部57、受信した反射波501を検知する検出部58も有する。
電源回路50は、液晶表示装置100に対して、チャージポンプ式やスイッチングレギュレータ式などにより各ブロック回路に必要な電源を生成し、電源として乾電池や光発電素子(太陽電池など)及び2次電池などを有する。
検出部58により液晶表示装置に人が近づいていないことを検出すると制御部53は所定の信号を走査電極駆動回路51、信号電極駆動回路52に出力し、強誘電性液晶パネル40の表示内容を強制的に図6に図示したポジ表示NP1からネガ表示NP2へと表示が反転し、続いてネガ表示NP2からポジ表示NP1へと周期的に表示が反転する。このように表示が反転するので、表示パネルは焼き付き現象が起きない。
このように走査電極駆動回路51と信号電極駆動回路52を同一仕様のドライバICで構成することで、制御部53からのロジック信号で容易にネガポジ表示が可能であり、さらに4フィールドで1周期とした駆動方法にすることで、ネガ表示期間とポジ表示期間が片極性の電圧で駆動できる。また、これにより、信号電極側と走査電極側との構成条件が異なることによって液晶に直流成分が印加し、表示焼き付きが生じる問題点を解決できる。
さらに、メモリ性液晶は画面の書き換え時のみ電力を消費するので、ネガポジ反転することによる消費電力の増加も無い。
以上のように、本発明にかかる液晶表示装置は、携帯情報端末の表示媒体に有用であり、特に電子棚札などの低消費電力でかつ視認性の高い必要がある端末に適している。また、画面書き換えを不定期にかつネガ期間とポジ期間を均等にするので、画面焼き付きが無く良好な表示が実現できる。
本発明のメモリ性液晶における駆動波形と印加電圧と光学応答と関係を示す特性図である。 本発明の液晶表示パネルの構成を示す断面図である。 強誘電性液晶における印加電圧と透過率との関係を示す特性図である。 マトリクス型の画素(例えば3×3)に形成したときの電極構成図である。 本発明のメモリ性液晶表示装置のブロック構成図である。 本実施例のネガポジ反転表示を行なっている液晶表示装置の図である。 従来のメモリ性液晶における駆動波形と印加電圧と光学応答と関係を示す特性図である。
符号の説明
YS1 1行目の走査電極波形
XS1 1列目の信号電極波形
XS2 2列目の信号電極波形
XY(1,1) 1行1列の画素に印加する合成波形
XY(1,2) 1行2列の画素に印加する合成波形
TV(1,1) 1行1列の画素の透過率特性波形
TV(1,2) 1行2列の画素に透過率特性波形
40 液晶パネル
41 液晶層
42a、42b 配向膜
43a、43b 透明電極
44a、44b ガラス基板
45 シール材
46a、46b 偏光板
50 電源回路
51 走査電極駆動回路
52 信号電極駆動回路
53 制御部
54 RAM
55 ROM
56 電波送信部
57 電波受信部
58 検出部
100 液晶表示装置

Claims (7)

  1. 対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、前記走査電極と前記信号電極とが前記メモリ性液晶を挟んで対向する部分で画素を形成するメモリ性液晶パネルと、該メモリ性液晶パネルを駆動して表示データを前記画素に表示させる駆動回路とを備えたメモリ性液晶表示装置であって、
    前記メモリ性液晶パネルは、ネガ表示と、該ネガ表示と白黒表示が反転するポジ表示とを表示し、
    前記駆動回路は、前記ネガ表示が行われている時には、前記走査電極に走査電圧波形を印加し、前記信号電極に信号電圧波形を印加し、前記ポジ表示が行われている時には、前記ネガ表示が行われている時の前記走査電圧波形を前記信号電極へ印加し、かつ前記信号電圧波形を前記走査電極へ印加することを特徴とするメモリ性液晶表示装置。
  2. 前記走査電圧波形は、電圧値がゼロと正または負の単一極性の電圧値で構成され、前記信号電圧波形は、電圧値がゼロと前記走査電圧波形と同極性の単一極性の電圧値で構成されることを特徴とする請求項1に記載のメモリ性液晶表示装置。
  3. 前記ネガ表示の期間と前記ポジ表示の期間は時間幅が等しいことを特徴とする請求項1に記載のメモリ性液晶表示装置。
  4. 前記ネガ表示の期間は少なくとも第一の期間と第二の期間との二つの期間で構成され、前記第一の期間と前記第二の期間とは時間幅が等しく、かつ基準となる電位が各々で異なることを特徴とする請求項1に記載のメモリ性液晶表示装置。
  5. 前記第一の期間の前記信号電圧波形と前記第二の期間の前記信号電圧波形とは、極性が反転していることを特徴とする請求項4に記載のメモリ性液晶表示装置。
  6. 前記ポジ表示期間は少なくとも第三の期間と第四の期間との二つの期間で構成され、前記第三の期間と前記第四の期間とは時間幅が等しく、かつ基準となる電位が各々で異なることを特徴とする請求項1に記載のメモリ性液晶表示装置。
  7. 前記第三の期間の前記信号電圧波形と前記第四の信号電圧波形とは、極性が反転していることを特徴とする請求項6記載のメモリ性液晶表示装置。
JP2007081780A 2007-03-27 2007-03-27 メモリ性液晶表示装置 Active JP4963997B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007081780A JP4963997B2 (ja) 2007-03-27 2007-03-27 メモリ性液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007081780A JP4963997B2 (ja) 2007-03-27 2007-03-27 メモリ性液晶表示装置

Publications (2)

Publication Number Publication Date
JP2008242033A true JP2008242033A (ja) 2008-10-09
JP4963997B2 JP4963997B2 (ja) 2012-06-27

Family

ID=39913487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007081780A Active JP4963997B2 (ja) 2007-03-27 2007-03-27 メモリ性液晶表示装置

Country Status (1)

Country Link
JP (1) JP4963997B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006023481A (ja) * 2004-07-07 2006-01-26 Citizen Watch Co Ltd メモリ性液晶表示装置
JP2006030964A (ja) * 2004-06-17 2006-02-02 Citizen Watch Co Ltd 液晶表示装置及びメモリ性液晶パネルの駆動回路
JP2006126612A (ja) * 2004-10-29 2006-05-18 Citizen Watch Co Ltd メモリ性液晶表示装置
JP2006154078A (ja) * 2004-11-26 2006-06-15 Citizen Watch Co Ltd メモリ性液晶パネル
JP2006171497A (ja) * 2004-12-17 2006-06-29 Citizen Watch Co Ltd メモリ性液晶パネル

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006030964A (ja) * 2004-06-17 2006-02-02 Citizen Watch Co Ltd 液晶表示装置及びメモリ性液晶パネルの駆動回路
JP2006023481A (ja) * 2004-07-07 2006-01-26 Citizen Watch Co Ltd メモリ性液晶表示装置
JP2006126612A (ja) * 2004-10-29 2006-05-18 Citizen Watch Co Ltd メモリ性液晶表示装置
JP2006154078A (ja) * 2004-11-26 2006-06-15 Citizen Watch Co Ltd メモリ性液晶パネル
JP2006171497A (ja) * 2004-12-17 2006-06-29 Citizen Watch Co Ltd メモリ性液晶パネル

Also Published As

Publication number Publication date
JP4963997B2 (ja) 2012-06-27

Similar Documents

Publication Publication Date Title
JP4997399B2 (ja) 液晶表示装置
JPH09185037A (ja) 液晶表示装置の駆動方法
US7817128B2 (en) Liquid crystal display device and driving circuit for liquid crystal panel with a memory effect
US6703995B2 (en) Bistable chiral nematic liquid crystal display and method of driving the same
US4927243A (en) Method and apparatus for driving optical modulation device
JP4705494B2 (ja) メモリ性液晶パネル
JP2004264325A (ja) 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
JPH0764056A (ja) 反強誘電性液晶表示素子及び反強誘電性液晶表示素子の駆動方法
JP4963997B2 (ja) メモリ性液晶表示装置
JP2006154078A (ja) メモリ性液晶パネル
JP5519408B2 (ja) メモリ性液晶装置
JP5346719B2 (ja) 液晶表示装置
JP4652194B2 (ja) メモリ性液晶表示装置
JP2006171497A (ja) メモリ性液晶パネル
JP4695476B2 (ja) メモリ性液晶表示装置
JP4746502B2 (ja) メモリ性液晶表示装置
US20100225641A1 (en) Ferroelectric liquid crystal panel driving method and liquid crystal display device
JP4509676B2 (ja) 液晶表示装置
JP2005265869A (ja) 液晶表示装置
JPH0448367B2 (ja)
JP2009223091A (ja) メモリ性液晶表示装置
JP2004309732A (ja) 液晶表示装置の駆動方法
JPH0448366B2 (ja)
JPS617828A (ja) 液晶素子の駆動法
JPS63249130A (ja) 液晶装置の駆動法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100113

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120306

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120327

R150 Certificate of patent or registration of utility model

Ref document number: 4963997

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250