JP2006030964A - 液晶表示装置及びメモリ性液晶パネルの駆動回路 - Google Patents

Abstract

【課題】メモリ性液晶パネルを使用した液晶表示装置の小型化とコスト低減を図る。
【解決手段】駆動回路３０によって、メモリ性液晶パネル４０の走査電極にはゼロと正または負の単一極性の電圧波形で構成される走査電圧ＴＰＶを印加し、信号電極にもゼロと走査電圧と同極性の単一極性の電圧波形で構成される信号電圧ＳＧＶを印加する。また、複数の走査期間によりメモリ性液晶パネル４０の画素に表示データを表示し、その複数の走査期間のうち、最初の走査期間とその後の走査期間とで、メモリ性液晶パネル４０の画素を構成する部分の走査電極と信号電極間に印加される電圧の極性が反転するようにした。
【選択図】 図１

Description

この発明は、液晶表示装置及びメモリ性液晶パネルの駆動回路に関するものであり、特にメモリ性液晶の二つの安定状態によるメモリ性効果を利用することによって低電圧動作を可能にし、消費電力を低減するようにした液晶表示装置及びそのメモリ性液晶パネルの駆動回路に関する。

最近注目されている電子書籍や電子新聞などに用いる表示画面を頻繁に切り替えないような携帯情報端末の表示装置として、メモリ性を有する液晶を用いたメモリ性液晶パネルが注目されている。メモリ性を有するということは、すなわち電圧無印加時においても表示状態を維持することができることになる。この特徴を利用することによって液晶表示装置の消費電力を低減することが可能になる。メモリ性液晶パネルに用いられる液晶材料としては、強誘電性液晶やコレステリック液晶等が知られている。

このようなメモリ性液晶パネルは、対向面に各々走査電極と信号電極を有する一対の基板（ガラス基板）間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持している。
図７はその走査電極と信号電極の一部を液晶パネルの基板面に垂直な方向から見た平面図であり、ＴＰ１〜ＴＰ４は走査電極、ＳＧ１〜ＳＧ４は信号電極である。この走査電極と信号電極の間にメモリ性液晶が介在しており、走査電極ＴＰ１〜ＴＰ４と信号電極ＳＧ１〜ＳＧ４とがメモリ性液晶を挟んで対向する部分（図７において走査電極ＴＰ１〜ＴＰ４と信号電極ＳＧ１〜ＳＧ４とが重なっている部分）でそれぞれ画素Ｐｉｘを形成している。

ここで、メモリ性液晶として用いられる強誘電性液晶の電気光学効果について説明する。図８および図９は、強誘電性液晶の分子長軸方向と電界との関係を示す説明図である。これらの図は、液晶パネル１を、視認者側から見た場合の液晶分子を模式的に示しており、これらの図によって強誘電性液晶の平均的な分子長軸方向について説明する。

たとえば、図８に示すように電界Ｅが図の紙面に垂直な方向で表側から裏側へ向って発生している場合には、液晶分子ＬＣＭが第１の強誘電状態にあり、そのときの平均的な分子長軸方向Ｍは、配向膜の配向軸ＯＡに対して反時計回りに角度θ１だけ傾いて安定している。一方、図９に示すように電界Ｅが図の紙面の裏側から表側に向って発生している場合には、液晶分子ＬＣＭは第２の強誘電状態にあり、そのときの平均的な分子長軸方向Ｍは配向軸ＯＡに対して時計回りに角度θ２だけ傾いて安定している。

すなわち、液晶分子ＬＣＭは、分子長軸方向Ｍを動直線として描くコーン形状の側面上を転移している。また角度θ１と角度θ２の和（θ１＋θ２）が第１の強誘電状態にある液晶の平均的な分子長軸方向と、第２の強誘電状態にある液晶の平均的な分子長軸方向との間の角度、つまり円錐（コーン）の中心角（すなわちコーン角度）θとなる。

図１０は、強誘電性液晶の分子長軸方向とその液晶を挟持する一対の基板の外側に配置する一対の偏光板の吸収軸との関係を示す説明図である。この図に示すように、通常、強誘電性液晶を使用する場合には、第１の偏光板の偏光軸Ｐ１と第２の偏光板偏光軸Ｐ２とが略９０°の角度をなす（直交する）ように配置する。そして、いずれか一方偏光軸を強誘電性液晶が第１または第２の強誘電状態のときの分子長軸方向Ｍと一致させる（図１０に示す例では、分子長軸方向Ｍを偏光軸Ｐ１と一致させている）。

このように偏光軸と一致させた強誘電状態では、透過率が低くなり黒表示をすることができる。電界Ｅの向きが逆になると、液晶分子ＬＣＭが配向軸ＯＡを対称軸として移動して透過率が高くなり白表示をすることができる。
ここで使用する偏光板は、偏光方向が吸収軸に平行な直線偏光は吸収し、偏光方向が吸収軸と直交する偏光軸（透過軸）に平行な直線偏光は透過する吸収型偏光板である。

図１１は、このように強誘電性液晶と一対の偏光板とを配置した液晶パネルの印加電圧と透過率および強誘電性液晶の２つの安定状態との関係を示す特性図である。
強誘電性液晶は２つの安定状態を持ち、その２つの安定状態は、ある閾値Ｖｔ又は−Ｖｔを超えた正又は負の電圧を印加することによって切り替わり、その印加電圧の極性によって第１の強誘電状態（ＯＮ状態）あるいは第２の強誘電状態（ＯＦＦ状態）を選択することができる。すなわち、初期（電圧無印加）時には、第１あるいは第２の強誘電状態で安定して存在するが、例えば第２の強誘電状態（透過率が低い黒表示状態）で安定しているときに、印加電圧が正側の閾値Ｖｔを超えると、第１の強誘電状態（透過率が高い白表示状態）になる。その状態から印加電圧を徐々に下げても第１の強誘電状態を維持する。

しかし、その印加電圧が負側の閾値−Ｖｔを超えると液晶分子は第２の強誘電状態（透過率が低い黒表示状態）になる。その状態から印加電圧を徐々に上げても第２の強誘電状態を維持する。この特性図で明らかなように、強誘電性液晶を用いた液晶パネルは、電圧無印加時すなわち消費電力がゼロの時においても、その透過率つまり表示状態を維持できる。この特性がメモリ性を有することである。

ところで、図７に示したようにマトリクス状に画素Ｐｉｘを形成した液晶パネルは、通常、時分割駆動方法によって表示を行っている。すなわち、走査電極ＴＰ１〜ＴＰ４を１ライン毎に例えばＴＰ１、ＴＰ２、・・・へと、走査電極駆動回路（図示せず）から走査電圧が順次印加され、それに同期した信号電圧が信号電極駆動回路（図示せず）から各信号電極ＳＧ１〜ＳＧ４に並列に印加される。なお、信号電圧は各画素Ｐｉｘに表示される表示データに対応した波形で出力される。
そして、前述したＯＮ状態のときに白表示、ＯＦＦ状態のときに黒表示になるように、液晶パネルの外側に一対の偏光板（図示しない）を、それぞれの吸収軸がクロスニコルになるように配置する。

次に、このような強誘電性液晶パネルの画素を白表示あるいは黒表示にするための従来の駆動方法について、図１２を用いて説明する。図１２は、図７における１行１列の画素Ｐｉｘ（１，１）を白表示ＯＮ（Ｗ）及び黒表示ＯＦＦ（Ｂ）にする場合の一般的な強誘電性液晶パネルの駆動電圧波形と透過率曲線を示したものである。図７に示した、１行１列の画素Ｐｉｘ（１，１）を白表示にするには、一画面を表示する走査期間（１フレーム＝Ｆ１）において、最初の部分にリセット期間ＲＳ、次に表示状態を決定する選択期間ＳＥ、表示状態を維持する非選択期間ＮＳＥをそれぞれ設定する。

リセット期間ＲＳでは、走査電極ＴＰ１には走査電圧として、電圧値±ＶＲＴの双極性パルスが出力される。また、全ての信号電極ＳＧ１〜ＳＧ４には信号電圧として、電圧値±ＶＲＳの双極性パルスを出力する。それによって、画素Ｐｉｘ（１，１）にはリセット期間ＲＳにおいて、信号電圧波形と走査電圧波形を合成した合成電圧波形の電圧が印加されることになり、合成電圧ＴＳ（１，１）としては電圧値（ＶＲＴ＋ＶＲＳ）および−（ＶＲＴ＋ＶＲＳ）のリセットパルスが印加され、その透過率はＴＶ（１，１）に示すように、リセット期間ＲＳの前半部で図１１で説明した正側の閾値Ｖｔを超える正電圧が印加されるために第１の強誘電状態すなわち透過率が高い白表示となり、リセット期間ＲＳの後半部では負側の閾値−Ｖｔを超える負電圧が印加されるために第２の強誘電状態すなわち透過率が低い黒表示となる。

次に、選択期間ＳＥでは、走査電極ＴＰ１には、ゼロおよび−ＶＳ、＋ＶＳの双極性パルスが走査電圧として印加され、信号電極ＳＧ１には、ゼロおよびデータ電圧値である＋ＶＤと−ＶＤの双極性パルスが信号電圧として印加される。それによって、合成電圧ＴＳ（１，１）としては電圧値がゼロ、−（ＶＳ＋ＶＤ）、（ＶＳ＋ＶＤ）の電圧が選択パルスとして走査電極ＴＰ１と信号電極ＳＧ１の間に印加され、最後の電圧値（ＶＳ＋ＶＤ）が図１１で説明した正側の閾値Ｖｔを越えるため第２の強誘電状態から第１の強誘電状態に変化し、ＴＶ（１，１）に示す透過率が上昇して白表示が選択される。

次に非選択期間ＮＳＥでは、走査電極ＴＰ１に印加される走査電圧の電圧値はゼロとなり、信号電極ＳＧ１には、電圧値ゼロとデータ電圧値である＋ＶＤ、−ＶＤによって構成されるパルス波形の信号電圧が印加される。図中四角で示したパルスは、電圧値ゼロ、＋ＶＤ、−ＶＤによって構成されるパルスで、ここでは、３つのパルスによって構成されている。これを例えばリセット電圧と同様に、電圧値ゼロ、＋ＶＲＳ、−ＶＲＳの３つのパルスとしてもよいし、その順序を変えて印加してもよい。

非選択期間ＮＳＥでは、合成電圧ＴＳ（１，１）は信号電圧がそのまま反映され、電圧値ゼロ、−ＶＤ、＋ＶＤの電圧が保持パルスとして走査電極ＴＰ１と信号電極ＳＧ１の間に印加され、その電圧値の絶対値はいずれも閾値Ｖｔ又は−Ｖｔより小さいため、選択期間ＳＥで決定された強誘電状態すなわち透過率を維持し、白表示が持続される。

このように従来の駆動方法では、双極性のリセットパルスと双極性の選択パルスと保持パルスからなり、駆動電圧は９レベル値（ゼロ、±ＶＳ、±ＶＤ、±ＶＲＳ、±ＶＲＴ）を必要としていた。さらに、双極性パルスであるためピーク−ピーク値（図１２では±（ＶＲＴ＋ＶＲＳ））は液晶が反応する電圧の２倍必要であった。

このように従来は、メモリ性液晶パネルを駆動するためには、多値のパルス電圧が必要とされるため、走査電圧を出力する走査電極駆動回路と信号電圧を出力する信号電極駆動回路（それぞれドライバＩＣ）の構成が複雑でコスト高になっていた。
そこで、この走査電極駆動回路および信号電極駆動回路（ドライバＩＣ）の負担を軽減するために、たとえば特許文献１に見られるように、これらの駆動回路とは別にそれぞれ独立した電圧変換手段を設け、液晶パネルの走査電極と信号電極へ印加する駆動電圧をそれぞれ変動可能にする方法が提案されている。この特許文献１に開示されているメモリ性液晶素子は、液晶材料にコレステリック液晶やカイラルネマティック液晶を使用し、厚さ方向に三層の表示層が重なった構造が採用されている。

また、例えば特許文献２に見られるように、走査電極駆動回路および信号電極駆動回路（ドライバＩＣ）が出力する駆動電圧の電圧レベル値の種類を少なくし、且つ走査電圧波形も信号（データ）電圧波形も単極性にした液晶表示装置も提案されている。
特開２００１−４２８１２号公報 特開昭６３−２１２９２１号公報

前述のように、メモリ性の動作モードを有する強誘電性液晶を用い、走査電極と信号電極とを備えたマトリクス型の液晶パネルを、時分割駆動して表示データを表示するには、一走査期間（１フレーム）内において、走査電極に印加する走査電圧は双極性のリセットパルスと選択パルスとからなり、信号電極に印加する信号電圧も双極性のリセットパルスと選択パルスと保持パルスからなるため、駆動電圧には多くの電圧レベル値が必要であった。さらに双極性パルスであるため、ピーク−ピーク値は液晶が反応する電圧の２倍必要となり、特に走査電極を駆動するためのドライバＩＣは高耐圧のものが必要であり、ＩＣのチップサイズが大きくなるとともに高価になるという問題点があった。

また、前述した特許文献１に記載されている液晶表示装置も、走査電圧および信号（データ）電圧を多数の異なるレベル値の正負の電圧を組み合わせて形成しており、そのために駆動回路（ドライバＩＣ）とは別にそれぞれ独立した電圧変換手段を設けたり、駆動電圧の切り換えに高耐圧スイッチを使用したりするため、コスト高になっていた。
前述した特許文献２に記載されている液晶表示装置は、走査電極駆動回路および信号電極駆動回路（ドライバＩＣ）が出力する駆動電圧波形は単極性であり、必要な電圧レベル値の種類も少なくなってはいるが、それでも０、Ｖ、１／２Ｖ、３／４Ｖ、１／４Ｖの５値の電圧レベルが必要であり、走査電圧および信号電圧の波形がいずれも複雑になっており、やはりコスト高になっていた。

この発明は、このような背景に鑑みてなされたものであり、メモリ性液晶パネルとその駆動回路とからなる液晶表示装置において、駆動回路である走査電極駆動回路および信号電極駆動回路（ドライバＩＣ）が出力する駆動電圧のレベル値を最少限にするとともに、高耐圧素子を使用せずに済むようにし、さらには、走査電極駆動回路と信号電極駆動回路を共通の構成にすることも可能にして、コスト低減を図ることを目的とする。

この発明は、対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、前記走査電極と信号電極とが前記メモリ性液晶を挟んで対向する部分で画素を形成するメモリ性液晶パネルと、そのメモリ性液晶パネルを駆動して表示データを画素に表示させる駆動回路とからなる液晶表示装置であって、上記の目的を達成するため、次のように構成したことを特徴とする。

上記駆動回路によって、上記メモリ性液晶パネルの上記走査電極には、電圧値ゼロと正または負の単一極性の電圧値で構成される電圧波形の走査電圧が印加され、かつ上記信号電極にも、電圧値ゼロと走査電圧と同極性の単一極性の電圧値で構成される電圧波形の信号電圧が印加される。
そして、上記画素に表示される表示データは複数の走査期間で表示され、その複数の走査期間のうち、最初の走査期間とその後の走査期間とで、画素を構成する部分の走査電極と信号電極間に印加される電圧の極性が反転しているようにした。

上記駆動回路によって出力される上記最初の走査期間における走査電圧の基準電位と、上記その後の走査期間における走査電圧の基準電位とが異なるようにしてもよい。
また、上記駆動回路によって出力される上記最初の走査期間における信号電圧の基準電位と、上記その後の走査期間における信号電圧の基準電位とが異なるようにしてもよい。
さらに、上記駆動回路によって出力される上記走査電圧の電圧波形と信号電圧の電圧波形の合成波形が、画素を構成する部分の走査電極と信号電極間に印加される合成電圧の波形であり、上記複数の走査期間の一走査期間内には、画素におけるメモリ性液晶を第一の安定状態にするリセット期間と、メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備えているようにするとよい。

そして、上記合成電圧の波形は、上記リセット期間においてリセットパルスを有し、上記選択期間において選択パルスを有する。そのリセットパルスは、走査電圧をゼロとして信号電圧の電圧波形により構成し、選択パルスは、信号電圧をゼロとして走査電圧の電圧波形により構成するとよい。

上記リセット期間におけるリセットパルスと、選択期間における選択パルスとは、パルス幅及びパルス電圧値を等しくすることができる。
上記駆動回路によって出力される上記走査電圧の電圧波形と上記信号電圧の電圧波形は、いずれも電圧値ゼロ、メモリ性液晶の安定状態が変化する閾値より絶対値が小さい正又は負の第１の電圧値（ＶＤ）、その第１の電圧値と同じ極性で上記閾値より絶対値が大きい第２の電圧値（ＶＳ）の３値で構成することができる。

また、上記リセットパルスは、走査電圧をメモリ性液晶の安定状態が変化する閾値より絶対値が小さい正又は負の第１の電圧値（ＶＤ）とし、信号電圧をその第１の電圧値と該第１の電圧値と同じ極性で上記閾値より絶対値が大きい第２の電圧値（ＶＳ）とを加算した第３の電圧値（ＶＤ＋ＶＳ）として構成し、上記選択パルスは、走査電圧を上記第２の電圧値（ＶＳ）とし、信号電圧をゼロまたは上記第１の電圧値（ＶＤ）として構成するようにしてもよい。
上記リセットパルスと選択パルスは、複数の走査期間のうちの最初の走査期間で印加されるようにするとよい。

上記駆動回路によって出力される上記走査電圧の電圧波形と信号電圧の電圧波形は、いずれも電圧値ゼロ、上記第１の電圧値（ＶＤ）、上記第２の電圧値（ＶＳ）、および上記第３の電圧値（ＶＤ+ＶＳ）の４値で構成することができる。
上記最初の走査期間における走査電圧の基準電位と、上記その後の走査期間における走査電圧の基準電位とが異なり、それぞれの基準電位は上記電圧値ゼロまたは第１の電圧値（ＶＤ）であってもよい
また、上記駆動回路によって出力される上記最初の走査期間における信号電圧の基準電位と、上記その後の走査期間における信号電圧の基準電位とが異なるようにしてもよい。
上記メモリ性液晶パネルにおけるメモリ性液晶は、強誘電性液晶であるとよい。

この発明は前述の目的を達成するため、上述したメモリ性液晶パネルを駆動する駆動回路も提供する。
その駆動回路は、上記走査電極に走査電圧を印加するための走査電極駆動回路と、上記信号電極に信号電圧を印加するための信号電極駆動回路を備え、その走査電極駆動回路は、電圧値ゼロと正または負の単一極性の電圧値で構成される電圧波形の走査電圧を出力し、信号電極駆動回路は、電圧値ゼロと走査電圧と同極性の単一極性の電圧値で構成される電圧波形の信号電圧を出力する。

さらに、複数の走査期間に出力される上記走査電圧と信号電圧との合成電圧を画素を構成する部分の走査電極と信号電極間に印加することによって該画素に表示データを表示させ、その複数の走査期間のうち、最初の走査期間とその後の走査期間とで、画素を構成する部分の走査電極と信号電極間に印加する上記合成電圧の極性が反転するようにした。
上記走査電極駆動回路が上記最初の走査期間において出力する走査電圧の基準電位と、その後の走査期間において出力する走査電圧の基準電位とを、異なる電圧値にすることができる。
また、上記駆動回路によって出力される上記最初の走査期間における信号電圧の基準電位と、上記その後の走査期間における信号電圧の基準電位とが異なるようにしてもよい。

上記走査電圧の電圧波形と信号電圧の電圧波形の合成波形が、画素を構成する部分の走査電極と信号電極間に印加される合成電圧の波形であり、上記複数の走査期間の一走査期間内には、画素におけるメモリ性液晶を第一の安定状態にするリセット期間と、メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備えている。
そのリセット期間においては、上記走査電極駆動回路は走査電圧を電圧値ゼロにし、上記信号電極駆動回路は信号電圧をメモリ性液晶の上記安定状態が変化する閾値より絶対値が大きい電圧値（ＶＳ）にするとよい。
また、上記選択期間においては、上記走査電極駆動回路は走査電圧をメモリ性液晶の上記安定状態が変化する閾値より絶対値が大きい電圧値（ＶＳ）にし、上記信号電極駆動回路は信号電圧を電圧値ゼロにするとよい。

上記リセット期間に上記信号電極駆動回路が出力する信号電圧の電圧値と、上記選択期間に上記走査電極駆動回路が出力する走査電圧の電圧値とを等しくすることができる。
上記走査電極駆動回路と信号電極駆動回路とがそれぞれ出力する電圧値は、電圧値ゼロ、メモリ性液晶の安定状態が変化する閾値より絶対値が小さい電圧値（ＶＤ）、メモリ性液晶の安定状態が変化する閾値より絶対値が大きい電圧値（ＶＳ）の３値であるとよい。

上記走査電圧の電圧波形と信号電圧の電圧波形の合成波形が、画素を構成する部分の走査電極と信号電極間に印加される合成電圧の波形であり、上記複数の走査期間の一走査期間内には、画素におけるメモリ性液晶を第一の安定状態にするリセット期間と、メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備え、上記リセット期間においては、上記走査電極駆動回路は走査電圧をメモリ性液晶の安定状態が変化する閾値より絶対値が小さい第１の電圧値（ＶＤ）とし、上記信号電極駆動回路は信号電圧をメモリ性液晶の安定状態が変化する閾値より絶対値が大きい第２の電圧値（ＶＳ）と上記第１の電圧値（ＶＤ）との和である第３の電圧値（ＶＤ＋ＶＳ）とし、上記選択期間においては、上記走査電極駆動回路は走査電圧を上記第２の電圧値（ＶＳ）とし、上記信号電極駆動回路は信号電圧を電圧値ゼロまたは上記第１の電圧値（ＶＤ）とするようにしてもよい。

上記走査電極駆動回路と信号電極駆動回路は、上記第３の電圧値（ＶＤ＋ＶＳ）の電圧を、上記複数の走査期間のうち、最初の走査期間に出力するとよい。
また、上記走査電極駆動回路と信号電極駆動回路が出力する電圧値は、電圧値ゼロ、上記第１の電圧値（ＶＤ）、上記第２の電圧値（ＶＳ）、上記第３の電圧値（ＶＤ＋ＶＳ）の４値とすることができる。

上記走査電極駆動回路と信号電極駆動回路とが出力する電圧の上記最初の走査期間における基準電位と、その後の走査期間における基準電位とが異なり、それぞれの基準電位は電圧値ゼロまたは上記第１の電圧値（ＶＤ）であるとよい。
また、上記駆動回路によって出力される上記最初の走査期間における信号電圧の基準電位と、上記その後の走査期間における信号電圧の基準電位とが異なるようにしてもよい。
上記走査電極駆動回路と信号電極駆動回路とは、回路構成が同一で、それぞれ互換性を備えているとよい。

この発明によれば、メモリ性液晶パネルを駆動するために駆動回路が出力する走査電圧と信号電圧の各電圧波形を正又は負の単極性とし、その各電圧波形を構成する電圧のレベル値すなわち電圧値の種類を、両方含めても３値もしくは４値とすることができ、且つその各電圧波形を単純な波形にすることができるので、走査電極駆動回路および信号電極駆動回路（ドライバＩＣ）を小型化でき、且つ安価に製作することができる。それによって、メモリ性液晶パネルを備えた液晶表示装置を安価に提供することが可能になる。さらに、走査電極駆動回路と信号電極駆動回路の回路構成を同じにして互換性をもたせ、兼用できるようにすることもできるので、一層のコスト低減を図ることも可能になる。

以下、添付図面を参照して、この発明による液晶表示装置及びそのメモリ性液晶パネルの駆動回路の実施形態を詳細に説明する。
〔第１の実施形態〕
この発明の第１の実施形態について、図１乃至図４と前述した図７及び図１１も使用して説明する。

図１は、この発明による液晶表示装置の第１の実施形態を示すブロック構成図であり、図２は、そのメモリ性液晶表示パネルの構成を示す模式的な断面図である。なお、図２はパネルの厚さ方向の寸法を大幅に拡大して示しており、その各部の厚さの比率も正確なものではない。図３は、図１に示した液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図であり、図４は、図１における駆動回路を構成する走査電極駆動回路及び信号電極駆動回路の具体例を示すブロック回路図である。

図１に示す液晶表示装置は、駆動用電圧発生回路１０、制御用信号発生回路２０、信号電極駆動回路３１と走査電極駆動回路３２とからなる駆動回路３０、及びメモリ性液晶パネル４０によって構成されている。
駆動用電圧発生回路１０は、同一極性でレベルが異なる３値の電圧すなわち電圧値ゼロ（０）、ＶＤ、ＶＳを発生して、その各電圧を駆動回路３０の信号電極駆動回路３１と走査電極駆動回路３２にそれぞれ供給する。制御用信号発生回路２０は、表示データに応じた信号側制御信号ＣＳａと走査側制御信号ＣＳｂを発生して、信号側制御信号ＣＳａは信号電極駆動回路３１の制御端子に、走査側制御信号ＣＳｂは走査電極駆動回路３２の制御端子にそれぞれ入力させる。

駆動回路３０の信号電極駆動回路３１は、信号側制御信号ＣＳａに制御されて電圧値０、ＶＤ、ＶＳの中から必要な電圧を順次選択して、図３によって後述する電圧波形の信号電圧ＳＧＶを信号側駆動信号としてメモリ性液晶パネル４０の多数の信号電極に並列に印加する。一方、走査電極駆動回路３２は、走査側制御信号ＣＳｂに制御されて電圧値０、ＶＤ、ＶＳの中から必要な電圧を順次選択して、図３によって後述する電圧波形の走査電圧ＴＰＶを走査側駆動信号としてメモリ性液晶パネル４０の多数の走査電極に順次印加する。このように、駆動回路３０が信号電圧ＳＧＶと走査電圧ＴＰＶとを同期させることによりメモリ性液晶パネル４０を駆動して、表示データを各画素に表示させる。

そのメモリ性液晶パネル４０は図２に示すように構成されている。これは一般的なメモリ性液晶パネルと同様な構成であり、約２μｍの厚さのメモリ性液晶層４２を挟持した一対のガラス基板４３ａ、４３ｂを一定の間隔（約２μｍ）を保ってシール剤４７で接着している。その一対のガラス基板４３ａ、４３ｂの対向面には、多数の画素をドットマトリクス状に形成するように、それぞれ複数のストライブ状の透明電極（ＩＴＯ）による走査電極４４ａと信号電極４４ｂが互いに直交する方向に並んで形成されており、その上にそれぞれ配向膜４５ａ、４５ｂが形成されて配向処理が成されている

この走査電極４４ａと信号電極４４ｂとがメモリ性液晶層４２を挟んで対向する部分、すなわち走査電極４４ａと信号電極４４ｂとが図７に示したように平面的に重なっている部分で、それぞれ画素Ｐｉｘを形成している。なお、図７では走査電極をＴＰ１〜ＴＰ４で、信号電極をＳＧ１〜ＳＧ４で示している。
メモリ性液晶層４２に使用する液晶としては、強誘電性液晶、コレステリック液晶などを採用することができる。

さらに、一方のガラス基板（以下、第１のガラス基板とする）４３ａの外側には、第１の偏光板４１ａが設置されている。他方のガラス基板（以下、第２のガラス基板とする）４３ｂの外側には、第１の偏光板４１ａと偏光軸が９０°異なる（直交する）ようにして第２の偏光板４１ｂが設置されている。この第２の偏光板４１ｂの外側には、反射板４６が配置されている。

第１の偏光板４１ａ及び第２の偏光板４１ｂは、偏光方向が吸収軸に平行な直線偏光は吸収し、偏光方向が吸収軸と直交する偏光軸（透過軸）に平行な直線偏光は透過する吸収型偏光板である。
しかし、第２の偏光板４１ｂと反射板４６の代わりに、偏光機能を備えた反射型偏光板を設置してもよい。その反射型偏光板は、互いに直交する透過軸（偏光軸）と反射軸を有し、偏光方向が透過軸に平行な直線偏光は透過し、反射軸に平行な直線偏光は反射する特性を持つ。また、反射板４６を半透過反射板として、第２の偏光板４１ｂの内側に配置してもよい。

ここで、メモリ性液晶層４２に強誘電性液晶を用いた場合のメモリ性液晶パネル４０の具体的な駆動方法について図３および図７と図１１を用いて説明する。
図３において、ＴＰ１は図７の走査電極ＴＰ１に印加される走査電圧の波形、ＴＰ２は同じく走査電極ＴＰ２に印加される走査電圧の波形、ＳＧ１は図７の信号電極ＳＧ１に印加される信号電圧の波形を示す。

さらに、ＴＳ（１，１）は、図７の画素Ｐｉｘ（１，１）に印加される駆動電圧、すなわち走査電極ＴＰ１と信号電極ＳＧ１の間に印加される電圧（ＴＰ１−ＳＧ１）であり、走査電極ＴＰ１に印加される走査電圧の電圧波形と信号電極ＳＧ１に印加される信号電圧の電圧波形との合成電圧の波形である。

また、ＴＳ（２，１）は、、図７の画素Ｐｉｘ（２，１）に印加される駆動電圧、すなわち走査電極ＴＰ２と信号電極ＳＧ１の間に印加される電圧（ＴＰ２−ＳＧ１）であり、走査電極ＴＰ２に印加される走査電圧の電圧波形と信号電極ＳＧ１に印加される信号電圧の電圧波形との合成電圧の波形である。
そして、ＴＶ（１，１）は図７の画素Ｐｉｘ（１，１）における透過率波形、ＴＶ（２，１）は図７の画素Ｐｉｘ（２，１）における透過率波形である。

各画素に表示される表示データは複数の走査期間（フレーム）で表示される。この例では最初の走査期間であるフレームＦ１とその後の走査期間であるフレームＦ２とで一つの表示データを実行する。フレームＦ１は、各画素のメモリ性液晶を第一の安定状態にするリセット期間ＲＳと、第一の安定状態あるいは第二の安定状態にする選択期間ＳＥと、その後の安定状態を保持する保持期間ＮＳＥからなる。フレームＦ２では、フレームＦ１で保持された安定状態をそのまま維持する。

フレームＦ１において、走査電極ＴＰ１に印加される走査電圧の波形は電位ＶＭを基準とし、電位ＶＭをゼロとすると、リセット期間ＲＳでは走査電圧は電位ＶＭでゼロとなる。また、全ての信号電極ＳＧ１〜ＳＧ４に印加される信号電圧の波形は電位ＶＭを基準とし、電位ＶＭをゼロとすると、リセット期間ＲＳでは信号電圧の波形は電位ＶＭのゼロと電位＋ＶＳのパルス電圧となる。よって、画素Ｐｉｘ（１，１）に印加される合成電圧の波形ＴＳ（１，１）は、リセット期間ＲＳの後半で、電圧−ＶＳのリセットパルスとなり、この電圧−ＶＳの絶対値を図７における閾値−Ｖｔの絶対値より大きく設定しておけば、画素Ｐｉｘ（１，１）におけるメモリ性液晶層は第２の強誘電状態（第一の安定状態）になり、透過率波形ＴＶ（１，１）に示すように透過率が低下して黒表示となる。

次に、フレームＦ１の選択期間ＳＥ１では、走査電極ＴＰ１に電圧＋ＶＳが印加され、信号電極の信号電圧は電位ＶＭ、すなわちゼロとする。よって、合成電圧波形ＴＳ（１，１）は選択パルスとして電圧＋ＶＳが印加されることになり、この電圧＋ＶＳの絶対値を図７における閾値Ｖｔの絶対値より大きく設定しておけば、画素Ｐｉｘ（１，１）におけるメモリ性液晶層は第１の強誘電状態（第二の安定状態）になり、透過率波形ＴＶ（１，１）に示すように透過率が上昇して白表示となる。

フレームＦ１の保持期間ＮＳＥ１では、走査電圧は電位ＶＭ（ゼロ）の一定出力とし、信号電圧はデータ電圧値＋ＶＤあるいは電位ＶＭ（ゼロ）となるため、合成電圧波形ＴＳ（１，１）として、画素Ｐｉｘ（１，１）には、基準ＶＭのゼロまたはデータ電圧値−ＶＤの保持パルスが印加されるが、この電圧値−ＶＤの絶対値を図７における閾値−Ｖｔの絶対値より小さく設定しておけば、画素Ｐｉｘ（１，１）におけるメモリ性液晶層は第１の強誘電状態（第二の安定状態）すなわち白表示を維持する。

次に、図７に示したメモリ性液晶パネルの２行１列の画素Ｐｉｘ（２，１）を黒表示にする場合について説明する。画素Ｐｉｘ（２，１）には、走査電極ＴＰ２に印加される走査電圧の電圧波形と、信号電極ＳＧ１に印加される信号電圧の電圧波形との合成電圧波形ＴＳ（２，１）が、駆動電圧として印加される。

最初の走査期間であるフレームＦ１において、リセット期間ＲＳでは、走査電極ＴＰ２に印加される走査電圧は電位ＶＭでゼロとなる。また、全ての信号電極ＳＧ１〜ＳＧ４には、電位ＶＭのゼロと電圧＋ＶＳの信号電圧が印加される。よって、リセット期間ＲＳにおいて、画素Ｐｉｘ（２，１）を形成する走査電極ＴＰ２と信号電極ＳＧの間に印加される合成電圧波形ＴＳ（２，１）は電圧値ゼロと＋ＶＳのリセットパルスとなり、その電圧値＋ＶＳの絶対値を図７の閾値Ｖｔの絶対値より大きく設定しておけば、画素Ｐｉｘ（２，１）におけるメモリ性液晶層は第２の強誘電状態（第一の安定状態）となり、透過率波形ＴＶ（２，１）に示すように透過率が低下して黒表示となる。

次の選択期間ＳＥ２では、走査電極ＴＰ２には走査電圧として電圧＋ＶＳが印加され、信号電極ＳＧ１には、信号電圧としてデータ電圧＋ＶＤが印加される。よって、合成電圧波形ＴＳ（２，１）による選択パルスは電圧（ＶＳ−ＶＤ）となり、この電圧の絶対値が図７における閾値Ｖｔの絶対値より小さくなるようにすれば、画素Ｐｉｘ（２，１）におけるメモリ性液晶層は第２の強誘電状態（第一の安定状態）のままとなり、黒表示を維持する。

保持期間ＮＳＥ２では、走査電圧として電位ＶＭ（ゼロ）が一定出力され、信号電圧はデータ電圧値＋ＶＤあるいは電位ＶＭ（ゼロ）になるため、合成電圧波形ＴＳ（１，１）により、画素Ｐｉｘ（２，１）には基準ＶＭのゼロまたは電圧値−ＶＤの保持パルスが印加される。しかし、この電圧値−ＶＤの絶対値は図７における閾値−Ｖｔの絶対値より小さいので、画素Ｐｉｘ（２，１）におけるメモリ性液晶層は第２の強誘電状態（第一の安定状態）のままになり、黒表示を維持する。

フレームＦ２においては、いずれの走査電極ＴＰ１，ＴＰ２にも全ての期間で電圧値＋ＶＤの一定値の走査電圧が印加され、信号電極ＳＧ１にはデータ電圧値＋ＶＤあるいは電位ＶＭ（ゼロ）の信号電圧が印加される。そのため、合成電圧波形ＴＳ（１，１）およびＴＳ（２，１）は、いずれも基準ＶＭのゼロまたは電圧値＋ＶＤの保持パルスとなる。しかし、この電圧値＋ＶＤの絶対値は図７における閾値Ｖｔの絶対値より小さいので、画素Ｐｉｘ（１，１）及びＰｉｘ（２，１）におけるメモリ性液晶層は、いずれもフレームＦ１の保持期間における強誘電状態（安定状態）を維持し、画素Ｐｉｘ（１，１）は白表示、画素Ｐｉｘ（２，１）は黒表示をそれぞれ維持する。

ここで、画素を白表示または黒表示のどちらにする場合でも、リセット期間ＲＳにおける信号電圧のパルス波形と、選択期間における走査電圧のパルス波形とを、パルス幅とパルス電圧値が同じ同一パルス波形とした。このように設定することによって、合成電圧波形ＴＳ（１，１）およびＴＳ（２，１）のように、リセット期間と選択期間との期間内で、印加電圧の極性反転を実施することができる。

ただし、黒表示を選択した場合の合成電圧波形ＴＳ（２，１）では、厳密にいえば、負のリセットパルスの絶対値より、正の選択パルスの絶対値の方が小さくなっている。よって、この部分についても適正に極性反転を行うために、この実施例では、画素に表示される表示データは、複数の走査期間で表示するようにし、複数の走査期間で、印加電圧の極性反転を行った。
すなわち、最初の走査期間であるフレームＦ１とその後の走査期間であるフレームＦ２とで、画素を構成する部分の走査電極と信号電極間に印加される合成電圧波形ＴＳ（１，１）およびＴＳ（２，１）の極性が反転するようにしている。

図３に示したように、画素に表示される表示データは複数の走査期間（図３では２つの走査期間であるフレームＦ１，Ｆ２）で表示し、リセットパルスと選択パルスは複数の走査期間のうち、最初の走査期間であるフレームＦ１で印加した。さらに、走査電圧と信号電圧の両方の電圧波形において、基準となる基準電位を２番目以降の走査期間であるフレームＦ２では、最初の走査期間で信号電圧として印加されたデータ電圧値ＶＤと等しくした。

具体的には、２番目以降の走査期間では、走査電圧の基準電圧を電圧値＋ＶＤとし、＋ＶＤ一定の電圧を走査電極に印加した。信号電圧においても、基準電圧を電圧値＋ＶＤとしたが、最初の走査期間で印加されたリセットパルスを除いたときの信号電圧波形に対して、電圧値＋ＶＤを基準として、反転した波形の信号電圧を信号電極に印加した。

すなわち、最初の走査期間であるフレームＦ１の選択期間ＳＥ１で信号側電圧波形としてデータ電位ＶＭ（ゼロ）が出力していた場合、２番目の走査期間であるフレームＦ２では、選択期間ＳＥ１と同タイミング時にデータ電圧＋ＶＤを出力する。同様に、最初の走査期間であるフレームＦ１の選択期間ＳＥ２で信号側電圧波形としてデータ電圧＋ＶＤが出力していた場合、２番目の走査期間であるフレームＦ２では、選択期間ＳＥ２と同タイミング時に、電位ＶＭ（ゼロ）が出力する。このように設定することによって、合成電圧波形において、２フレーム内で交流化駆動を行うことができる。それによって、フレームＦ１のリセット後の波形をフレームＦ２で補償することができる。

なお、透過率波形ＴＶ（１，１）、ＴＶ（２，１）は、上述した合成電圧波形の駆動電圧を強誘電性液晶パネルの画素Ｐｉｘ（１，１）、Ｐｉｘ（２，１）を形成する走査電極と信号電極の間に印加したときの光の透過率をフォトディテクタ等で検出したときの波形である。

このように、リセット期間における信号電極に印加するパルス電圧と、選択期間における走査電極に印加するパルス電圧との組み合わせによって、任意の画素に任意の色（白あるいは黒）を表示することが可能になり、同時に交流化駆動を行うことができる。そのため、各信号電極と走査電極に駆動電圧を印加するために液晶駆動用ドライバＩＣを用いる場合、正電圧（あるいは負電圧）の一方の極性の電圧だけで各ドライバＩＣを動作できる。したがって、各ドライバＩＣの耐圧は低く抑えることができるので、ＩＣのチップサイズを小さくすることができる。また、各ＩＣの構成も同一にできる。さらに、パルス用電圧は全て同極性であるので、各電圧を発生する昇圧回路も容易に作製でき、システム全体の消費電力も低減することができる。

この実施形態では、図１に示した駆動回路３０の走査電極駆動回路３２が出力する走査電圧ＴＰＶの電圧波形と、信号電極駆動回路３１が出力する信号電圧ＳＧＶの電圧波形は、いずれも電圧値ゼロ（０）と、メモリ性液晶である強誘電性液晶の安定状態が変化する閾値Ｖｔ及び−Ｖｔより絶対値が小さい正又は負の第１の電圧値ＶＤと、その第１の電圧値ＶＤと同じ極性で上記閾値Ｖｔ及び−Ｖｔより絶対値が大きい第２の電圧値ＶＳの３値で構成されている。そして、｜ＶＳ−ＶＤ｜＜｜Ｖｔ｜であり、｜ＶＳ｜＞｜ＶＤ｜である。

ここで図４によって、上述した信号電圧を出力する信号電極駆動回路３１及び走査電圧を出力する走査電極駆動回路３２の具体例を説明する。この信号電極駆動回路３１と走査電極駆動回路３２は、回路構成が同一のドライバＩＣで、それぞれ互換性を備えている。そして、駆動電圧波形制御回路３５と、それぞれセレクタ回路をなすアナログスイッチＡＳ１〜ＡＳｎとによって構成されている。アナログスイッチＡＳ１〜ＡＳｎは、図２に示したメモリ性液晶パネル４０の信号電極４４ｂ又は走査電極４４ａの数をｎ本とすると、その数ｎに対応する個数だけ設けられる。

その各アナログスイッチＡＳ１〜ＡＳｎには、図１に示した駆動用電圧発生回路１０から出力される電圧値ゼロ（０）、ＶＤ、ＶＳがそれぞれ印加されており、図１に示した制御用信号発生回路２０からの信号側制御信号ＳＣａ又は走査側制御信号ＳＣｂに制御されて駆動電圧波形制御回路３５が出力する各セレクト信号に応じて、必要な電圧を順次選択して、各信号電極４４ｂに印加する信号電圧、あるいは各走査電極４４ａに印加する走査電圧の各出力ＯＵＴ１〜ＯＵＴｎとする。

この実施形態によれば、メモリ性液晶パネル４０を駆動するために駆動回路３０が出力する走査電圧と信号電圧の各電圧波形を正又は負の単極性とし、その各電圧波形を構成する電圧のレベル値すなわち電圧値の種類を、両方含めても３値（０，ＶＤ，ＶＳ）とすることができ、且つその各電圧波形を図３に示したように単純な波形にすることができる。
したがって、走査電極駆動回路３２および信号電極駆動回路３１の各ドライバＩＣを小型化でき、且つ安価に製作することができる。それによって、メモリ性液晶パネル４０を備えた液晶表示装置を安価に提供することが可能になる。さらに、走査電極駆動回路３２と信号電極駆動回路３１の回路構成を同じにして互換性をもたせ、兼用できるようにすることもできるので、一層のコスト低減を図ることも可能になる。

〔第２の実施形態〕
この発明の第２の実施形態について、図５及び図６によって説明する。
図５は、この発明による液晶表示装置の第２の実施形態を示すブロック構成図であり、図６は、図５に示した液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す図３と同様な波形図である。

図５において図１に示した第１の実施形態と相違するのは、駆動用電圧発生回路５０と駆動回路６０の信号電極駆動回路６１だけであり、その他の部分は図１の第１の実施形態と同じであるから、図１と同じ符号を付してあり、それらの説明は省略する。
駆動用電圧発生回路５０は、同一極性でレベルが異なる４値の電圧すなわち電圧値ゼロ（０）、第１の電圧値（データ電圧）ＶＤ、第２の電圧値ＶＳと、第２の電圧値ＶＳと第１の電圧値ＶＤとを加算した第３の電圧値ＶＳ＋ＶＤを発生して、その電圧値ゼロ（０）と第１の電圧値ＶＤと第２の電圧値ＶＳを走査電極駆動回路３２に供給し、電圧値ゼロ（０）と第１の電圧値ＶＤと第３の電圧値ＶＳ＋ＶＤを信号電極駆動回路６１に供給する。

駆動回路６０の信号電極駆動回路６１は、信号側制御信号ＣＳａに制御されて電圧値０、ＶＤ、ＶＳ＋ＶＤの中からリセット電圧、データ電圧、基準電圧にそれぞれ必要な電圧を順次選択して、図６によって後述する電圧波形の信号電圧ＳＧＶを信号側駆動信号としてメモリ性液晶パネル４０の多数の信号電極に並列に印加する。信号電圧ＳＧＶが一定の周期で変化させると信号電圧波形となる。

一方、走査電極駆動回路３２は第１の実施形態と同様に、走査側制御信号ＣＳｂに制御されて電圧値０、ＶＤ、ＶＳの中から選択電圧、データ電圧、基準電圧に必要な電圧を順次選択して、図６によって後述する電圧波形の走査電圧ＴＰＶを走査側駆動信号としてメモリ性液晶パネル４０の多数の走査電極に順次印加する。走査電圧ＴＰＶが一定の周期で変化させると走査電圧波形となる。

このように、駆動回路６０が信号電圧ＳＧＶと走査電圧ＴＰＶによりメモリ性液晶パネル４０を駆動して、表示データを各画素に表示させる。
信号電極駆動回路６１及び走査電極駆動回路３２の具体的な回路例も図４に示した回路と同じである。但し、信号電極駆動回路６１の場合は、第２の電圧値ＶＳに代えて第３の電圧値ＶＳ＋ＶＤを入力して各アナログスイッチＡＳ１〜ＡＳｎに印加する。

ここで、この第２の実施形態による強誘電性液晶を用いたメモリ性液晶パネルの具体的な駆動方法について図６によって説明する。
図６におけるＴＰ１，ＴＰ２，ＳＧ１，ＴＳ（１，１），ＴＳ（２，１），ＴＶ（１，１），ＴＶ（２，１）の各波形の意味は、図３の場合と同じである。
この実施形態においても、各画素に表示される表示データは複数の走査期間（フレーム）で表示される。この例では最初の走査期間であるフレームＦ１とその後の走査期間であるフレームＦ２とで一つの表示データ実行する。フレームＦ１は、各画素のメモリ性液晶を第一の安定状態にするリセット期間ＲＳと、第一の安定状態あるいは第二の安定状態にする選択期間ＳＥと、その後の安定状態を保持する保持期間ＮＳＥとを備え、フレームＦ２では、フレームＦ１で保持された安定状態をそのまま維持する。

この図６に示す例では、最初の走査期間であるフレームＦ１において、リセット期間（ＲＳ）における信号電極ＳＧｎ側のリセットパルスの電圧値ＶＳ+ＶＤと選択期間ＳＥ１又はＳＥ２における走査電極ＴＰｎ側の選択パルスの電圧値ＶＳとが異なる。
この場合も交流化駆動するために、最初走査期間であるフレームＦ１では基準電圧値を第１の電圧値（データ電圧）ＶＤとし、その後の走査期間であるフレームＦ２では基準電圧値をゼロ（０）にして異ならせている。さらに、フレームＦ２において、走査電極に電圧値ＶＤのリセットパルスが印加される。

その他の動作は、図３によって説明した第１の実施形態の場合と同様であるので、説明を省略する。
第１の電圧値ＶＤ、第２の電圧値ＶＳと、図１１における強誘電性液晶の安定状態が変化する閾値Ｖｔ及び−Ｖｔとの絶対値の大小関係は、前述した第１の実施形態の場合と同じである。すなわち、｜ＶＳ｜＞｜Ｖｔ｜、｜ＶＳ−ＶＤ｜＜｜Ｖｔ｜、｜ＶＳ｜＞｜ＶＤ｜、｜ＶＤ｜＜｜Ｖｔ｜である。

この実施形態によっても、メモリ性液晶パネル４０を駆動するために駆動回路６０が出力する走査電圧と信号電圧の各電圧波形を構成する電圧のレベル値すなわち電圧値の種類が、両方含めると４値（０，ＶＤ，ＶＳ，ＶＳ＋ＶＤ）となる他は、第１の実施形態の場合と同様な効果が得られる。この場合でも、従来のこの種の液晶表示装置における走査電圧と信号電圧の各電圧波形を構成する電圧値の種類に比べれば、その種類を少なくすることができ、且つその各電圧波形を図６に示したように単純な波形にすることができる。

したがって、走査電極駆動回路３２および信号電極駆動回路６１の各ドライバＩＣを小型化でき、且つ安価に製作することができる。それによって、メモリ性液晶パネル４０を備えた液晶表示装置を安価に提供することが可能になる。さらに、走査電極駆動回路３２と信号電極駆動回路６１の回路構成を同じにして互換性をもたせ、兼用できるようにすることもできるので、一層のコスト低減を図ることも可能になる。

上述の各実施形態では、メモリ性液晶パネルのメモリ性液晶層に強誘電性液晶を使用する場合について説明したが、コレステリック液晶等の他のメモリ性液晶を使用してもよい。その場合には、使用するメモリ性液晶の安定状態が変化する閾値電圧を考慮して、前述した第１の電圧値ＶＤおよび第２の電圧値ＶＳの絶対値を設定すればよい。

この発明による液晶表示装置及びそのメモリ性液晶パネルの駆動回路は、変化の少ない制的な画像を表示する各種の装置に利用できるが、携帯情報端末の表示装置などに特に有用であり、特に電子ブックや電子辞書など電池で駆動したときにも長時間使い続ける必要がある端末装置に適している。また、頻繁に画面書き換えが行われないので、画面のちらつきがない良好な表示を実現できる。

この発明による液晶表示装置の第１の実施形態を示すブロック構成図である。 図１におけるメモリ性液晶パネルの構成を示す模式的な断面図である。 図１に示した液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図である。 図１における駆動回路を構成する走査電極駆動回路及び信号電極駆動回路の具体例を示すブロック回路図である。 この発明による液晶表示装置の第２の実施形態を示すブロック構成図である。 図５に示した液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図である。

マトリクス状に画素を形成したメモリ性液晶パネルの走査電極と信号電極の一部を液晶パネルの基板面 に直交する方向から見た平面図である。 強誘電性液晶の分子長軸方向と電界との関係を示す説明図である。 電界の方向を図８と反対向きにした場合の強誘電性液晶の分子長軸方向と電界との関係を示す説明図である。 強誘電性液晶の分子長軸方向とその液晶を挟持する一対の基板の外側に配置する一対の偏光板の偏光軸との関係を示す説明図である。 強誘電性液晶と一対の偏光板とを配置した液晶パネルの印加電圧と透過率および強誘電性液晶の２つの安定状態との関係を示す特性図である。 従来の液晶表示装置におけるメモリ性液晶パネルに印加する駆動電圧波形と透過率との関係を示す波形図である。

符号の説明

１０，５０：駆動用電圧発生回路 ２０：制御用信号発生回路
３０，６０：駆動回路 ３１，６１：信号電極駆動回路
３２：走査電極駆動回路 ３５：駆動電圧波形制御回路
４０：メモリ性液晶パネル ４１ａ，４１ｂ：偏光板
４２：メモリ性液晶層 ４３ａ，４３ｂ：ガラス基板 ４４ａ：走査電極
４４ｂ：信号電極 ４５ａ，４５ｂ：配向膜
４６：反射板 ４７：シール剤
ＴＰ１〜ＴＰ４：走査電極 ＳＧ１〜ＳＧ４：信号電極
Ｐｉｘ（１，１）：１行１列の画素
Ｐｉｘ（２，１）：２行１列の画素
ＴＳ（１，１）：１行１列の画素に印加する合成電圧波形
ＴＳ（２，１）：２行１列の画素に印加する合成電圧波形
ＴＶ（１，１）：１行１列の画素の透過率特性波形
ＴＶ（２，１）：２行１列の画素に透過率特性波形

Claims (24)

1. 対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、前記走査電極と信号電極とが前記メモリ性液晶を挟んで対向する部分で画素を形成するメモリ性液晶パネルと、該メモリ性液晶パネルを駆動して表示データを前記画素に表示させる駆動回路とを備えた液晶表示装置であって、
   前記駆動回路によって、前記メモリ性液晶パネルの前記走査電極には電圧値ゼロと正または負の単一極性の電圧値で構成される電圧波形の走査電圧が印加され、かつ前記信号電極にも電圧値ゼロと前記走査電圧と同極性の単一極性の電圧値で構成される電圧波形の信号電圧が印加され、
   前記画素に表示される表示データは複数の走査期間で表示され、該複数の走査期間のうち、最初の走査期間とその後の走査期間とで、前記画素を構成する部分の前記走査電極と信号電極間に印加される電圧の極性が反転していることを特徴とする液晶表示装置。
2. 前記駆動回路が出力する前記最初の走査期間における走査電圧の基準電位と、前記その後の走査期間における走査電圧の基準電位とが異なることを特徴とする請求項１に記載の液晶表示装置。
3. 前記駆動回路が出力する前記最初の走査期間における信号電圧の基準電位と、前記その後の走査期間における信号電圧の基準電位とが異なることを特徴とする請求項１または請求項２に記載の液晶表示装置。
4. 前記駆動回路が出力する前記走査電圧の電圧波形と前記信号電圧の電圧波形の合成波形が、前記画素を構成する部分の前記走査電極と信号電極間に印加される合成電圧の波形であり、
   前記複数の走査期間の一走査期間内には、前記画素における前記メモリ性液晶を第一の安定状態にするリセット期間と、前記メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備え、
   前記合成電圧の波形は、前記リセット期間においてリセットパルスを有し、前記選択期間において選択パルスを有し、
   前記リセットパルスは、前記走査電圧をゼロとして前記信号電圧の電圧波形により構成され、
   前記選択パルスは、前記信号電圧をゼロとして前記走査電圧の電圧波形により構成されることを特徴とする請求項１に記載の液晶表示装置。
5. 前記リセット期間におけるリセットパルスと、前記選択期間における選択パルスとは、パルス幅及びパルス電圧値が等しいことを特徴とする請求項４に記載の液晶表示装置。
6. 前記駆動回路が出力する前記走査電圧の電圧波形と前記信号電圧の電圧波形は、いずれも電圧値ゼロ、前記メモリ性液晶の安定状態が変化する閾値より絶対値が小さい正又は負の第１の電圧値（ＶＤ）、該第１の電圧値と同じ極性で前記閾値より絶対値が大きい第２の電圧値（ＶＳ）の３値で構成されていることを特徴とする請求項４に記載の液晶表示装置。
7. 前記駆動回路が出力する前記走査電圧の電圧波形と前記信号電圧の電圧波形の合成波形が、前記画素を構成する部分の前記走査電極と信号電極間に印加される合成電圧の波形であり、
   前記複数の走査期間の一走査期間内には、前記画素における前記メモリ性液晶を第一の安定状態にするリセット期間と、前記メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備え、
   前記合成電圧の波形は、前記リセット期間においてリセットパルスを有し、前記選択期間において選択パルスを有し、
   前記リセットパルスは、前記走査電圧を前記メモリ性液晶の安定状態が変化する閾値より絶対値が小さい正又は負の第１の電圧値（ＶＤ）とし、前記信号電圧を前記第１の電圧値と該第１の電圧値と同じ極性で前記閾値より絶対値が大きい第２の電圧値（ＶＳ）とを加算した第３の電圧値（ＶＤ＋ＶＳ）として構成され、
   前記選択パルスは、前記走査電圧を前記第２の電圧値（ＶＳ）とし、前記信号電圧をゼロまたは前記第１の電圧値（ＶＤ）として構成されることを特徴とする請求項１に記載の液晶表示装置。
8. 前記リセットパルスと前記選択パルスは、前記複数の走査期間のうちの最初の走査期間で印加されることを特徴とする請求項４または請求項７に記載の液晶表示装置。
9. 前記駆動回路が出力する前記走査電圧の電圧波形と前記信号電圧の電圧波形は、いずれも電圧値ゼロ、前記第１の電圧値（ＶＤ）、前記第２の電圧値（ＶＳ）、および前記第３の電圧値（ＶＤ+ＶＳ）の４値で構成されていることを特徴とする請求項７に記載の液晶表示装置。
10. 前記駆動回路が出力する前記最初の走査期間における走査電圧の基準電位と、前記その後の走査期間における走査電圧の基準電位とが異なり、それぞれの前記基準電位は前記電圧値ゼロまたは前記第１の電圧値（ＶＤ）であることを特徴とする請求項６または請求項９に記載の液晶表示装置。
11. 前記駆動回路が出力する前記最初の走査期間における信号電圧の基準電位と、前記その後の走査期間における信号電圧の基準電位とが異なることを特徴とする請求項６または請求項９または請求項１０に記載の液晶表示装置。
12. 前記メモリ性液晶は強誘電性液晶であることを特徴とする請求項１乃至１１のいずれか一項に記載の液晶表示装置。
13. 対向面に各々走査電極と信号電極を有する一対の基板間に、少なくとも二つの安定状態を持つメモリ性液晶を挟持し、前記走査電極と信号電極とが前記メモリ性液晶を挟んで対向する部分で画素を形成するメモリ性液晶パネルの駆動回路であって、
    前記走査電極に走査電圧を印加するための走査電極駆動回路と、前記信号電極に信号電圧を印加するための信号電極駆動回路とを備え、
    前記走査電極駆動回路は、電圧値ゼロと正または負の単一極性の電圧値で構成される走査側電圧波形の走査電圧を出力し、
    前記信号電極駆動回路は、電圧値ゼロと前記走査電圧波形と同極性の単一極性の電圧値で構成される電圧波形の信号電圧を出力し、
    複数の走査期間に出力される前記走査電圧と前記信号電圧との合成電圧を前記画素を構成する部分の前記走査電極と信号電極間に印加することによって該画素に表示データを表示させ、
    前記複数の走査期間のうち、最初の走査期間とその後の走査期間とで、前記画素を構成する部分の前記走査電極と信号電極間に印加する前記合成電圧の極性が反転するようにしたことを特徴とするメモリ性液晶パネルの駆動回路。
14. 前記走査電極駆動回路が前記最初の走査期間において出力する前記走査電圧の基準電位と、前記その後の走査期間において出力する前記走査電圧の基準電位とが、異なる電圧値であることを特徴とする請求項１３に記載のメモリ性液晶パネルの駆動回路。
15. 前記駆動回路が出力する前記最初の走査期間における信号電圧の基準電位と、前記その後の走査期間における信号電圧の基準電位とが異なることを特徴とする請求項１３または請求項１４に記載の液晶表示装置。
16. 前記走査電圧の電圧波形と前記信号電圧の電圧波形の合成波形が、前記画素を構成する部分の前記走査電極と信号電極間に印加される合成電圧の波形であり、
    前記複数の走査期間の一走査期間内には、前記画素における前記メモリ性液晶を第一の安定状態にするリセット期間と、前記メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備え、
    前記リセット期間においては、前記走査電極駆動回路は前記走査電圧を電圧値ゼロにし、前記信号電極駆動回路は前記信号電圧を前記メモリ性液晶の前記安定状態が変化する閾値より絶対値が大きい電圧値（ＶＳ）にし、
    前記選択期間においては、前記走査電極駆動回路は前記走査電圧を前記メモリ性液晶の前記安定状態が変化する閾値より絶対値が大きい電圧値（ＶＳ）にし、前記信号電極駆動回路は前記信号電圧を電圧値ゼロにすることを特徴とする請求項１３に記載のメモリ性液晶パネルの駆動回路。
17. 前記リセット期間に前記信号電極駆動回路が出力する前記信号電圧の電圧値と、前記選択期間に前記走査電極駆動回路が出力する前記走査電圧の電圧値とが等しいことを特徴とする請求項１６に記載のメモリ性液晶パネルの駆動回路。
18. 前記走査電極駆動回路と前記信号電極駆動回路とがそれぞれ出力する電圧値は、電圧値ゼロ、前記メモリ性液晶の前記安定状態が変化する閾値より絶対値が小さい電圧値（ＶＤ）、前記メモリ性液晶の前記安定状態が変化する閾値より絶対値が大きい電圧値（ＶＳ）の３値であることを特徴とする請求項１６に記載のメモリ性液晶パネルの駆動回路。
19. 前記走査電圧の側電圧波形と前記信号電圧の電圧波形の合成波形が、前記画素を構成する部分の前記走査電極と信号電極間に印加される合成電圧の波形であり、
    前記複数の走査期間の一走査期間内には、前記画素における前記メモリ性液晶を第一の安定状態にするリセット期間と、前記メモリ性液晶を第一の安定状態あるいは第二の安定状態にする選択期間とを備え、
    前記リセット期間においては、前記走査電極駆動回路は前記走査電圧を前記メモリ性液晶の安定状態が変化する閾値より絶対値が小さい第１の電圧値（ＶＤ）とし、前記信号電極駆動回路は前記信号電圧を前記メモリ性液晶の安定状態が変化する閾値より絶対値が大きい第２の電圧値（ＶＳ）と前記第１の電圧値（ＶＤ）との和である第３の電圧値（ＶＤ＋ＶＳ）とし、
    前記選択期間においては、前記走査電極駆動回路は前記走査電圧を前記第２の電圧値（ＶＳ）とし、前記信号電極駆動回路は前記信号電圧を電圧値ゼロまたは前記第１の電圧値（ＶＤ）とすることを特徴とする請求項１３に記載のメモリ性液晶パネルの駆動回路。
20. 前記走査電極駆動回路と前記信号電極駆動回路は、前記第３の電圧値（ＶＤ＋ＶＳ）の電圧を、前記複数の走査期間のうち、前記最初の走査期間に出力することを特徴とする請求項１９に記載のメモリ性液晶パネルの駆動回路。
21. 前記走査電極駆動回路と前記信号電極駆動回路が出力する電圧値は、電圧値ゼロ、前記第１の電圧値（ＶＤ）、前記第２の電圧値（ＶＳ）、前記第３の電圧値（ＶＤ＋ＶＳ）の４値であることを特徴とする請求項１９に記載のメモリ性液晶パネルの駆動回路。
22. 前記走査電極駆動回路と前記信号電極駆動回路とが出力する電圧の前記最初の走査期間における基準電位と、前記その後の走査期間における基準電位とが異なり、それぞれの前記基準電位は電圧値ゼロまたは前記第１の電圧値（ＶＤ）であることを特徴とする請求項１８または請求項２１に記載のメモリ性液晶パネルの駆動回路。
23. 前記駆動回路が出力する前記最初の走査期間における信号電圧の基準電位と、前記その後の走査期間における信号電圧の基準電位とが異なることを特徴とする請求項１８または請求項２１または請求項２２に記載の液晶表示装置。
24. 前記走査電極駆動回路と前記信号電極駆動回路とは、回路構成が同一で、それぞれ互換性を備えていることを特徴とする請求項１３乃至２３のいずれか一項に記載のメモリ性液晶パネルの駆動回路。
    

Images