JP2004264325A - 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法 - Google Patents

表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法 Download PDF

Info

Publication number
JP2004264325A
JP2004264325A JP2003012569A JP2003012569A JP2004264325A JP 2004264325 A JP2004264325 A JP 2004264325A JP 2003012569 A JP2003012569 A JP 2003012569A JP 2003012569 A JP2003012569 A JP 2003012569A JP 2004264325 A JP2004264325 A JP 2004264325A
Authority
JP
Japan
Prior art keywords
voltage
electrode
liquid crystal
applying
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003012569A
Other languages
English (en)
Other versions
JP3705436B2 (ja
Inventor
Ryota Kotake
良太 小竹
Mitsunori Ueda
充紀 植田
Hideo Kawabe
英雄 川部
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP2003012569A priority Critical patent/JP3705436B2/ja
Publication of JP2004264325A publication Critical patent/JP2004264325A/ja
Application granted granted Critical
Publication of JP3705436B2 publication Critical patent/JP3705436B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0469Details of the physics of pixel operation
    • G09G2300/0478Details of the physics of pixel operation related to liquid crystal pixels
    • G09G2300/0482Use of memory effects in nematic liquid crystals
    • G09G2300/0486Cholesteric liquid crystals, including chiral-nematic liquid crystals, with transitions between focal conic, planar, and homeotropic states
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0278Details of driving circuits arranged to drive both scan and data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/061Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063Waveforms for resetting the whole screen at once
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers

Abstract

【課題】ドライバに接続する基準電圧を切り替えて、画素電極間電圧を与える。
【解決手段】まず、コラムドライバに供給されている基準電圧GNDcおよびロウドライバに供給されている基準電圧GNDrの電圧値は、GND(0V)であり、ロウ電極X1乃至X3にはGNDrが接続され、コラム電極Y1乃至Y3にはGNDcが接続される。そして、スイッチが制御されて、所定の時間幅でGNDrに電圧(V1+V2)が供給され、その次のタイミングで、所定の時間幅でGNDcに電圧(−V1−V2)が供給される。これにより、画素(X1,Y1)乃至(X3,Y3)の画素電極間には、(V1+V2)の両極性パルスが印加されるので、2つの電極間のコレステリック液晶層はプレーナ状態となり、全面がプレーナ状態にリセットされる。本発明は、液晶表示装置や、液晶表示装置の駆動回路に適用できる。
【選択図】 図10

Description

【0001】
【発明の属する技術分野】
本発明は、表示装置および表示方法、液晶駆動回路および液晶駆動方法、プログラム、並びに記録媒体に関し、特に、コレステリック液晶を用いて情報を表示する場合に用いて好適な、表示装置および表示方法、液晶駆動回路および液晶駆動方法、プログラム、並びに記録媒体に関する。
【0002】
【従来の技術】
液晶表示装置には、例えば、単純マトリクス方式のTN(Twisted Nematic)液晶やSTN(Super Twisted Nematic)液晶、アクティブマトリクス方式を利用したTFT(Thin Film Transistor)液晶やMIM(Metal In Metal)液晶などが利用されている。
【0003】
単純マトリクス方式は、格子状にX電極、Y電極を配置し、これらの電極をタイミングよくON/OFFすることで交点部の液晶を駆動するものである。単純マトリクス方式を用いた液晶表示装置は、電極が少なく、構造も単純なため製造が容易で歩留りが高いので、アクティブマトリクス方式を利用した製品に比べて一般に価格が安いが、画素を構成する液晶セルの電極が独立していないため、電圧が干渉して周りのセルに影響を及ぼしてしまい、画素の1つ1つをクリアに表示しにくい。一方、アクティブマトリクス方式は、単純マトリクス方式に対し、画素ごとにオン、オフを切り替えて(画素の1つ1つに対応するアクティブ素子を追加して、液晶を駆動することにより)表示するものである。アクティブマトリクス方式は、単純マトリクス方式に比べて反応速度が速く、残像が少なく、また視野角も広いなど性能の点では優れているが、製造コストが高い。
【0004】
これらの液晶を利用した表示装置において、情報の表示を保持するためには、液晶に電圧を印加し続ける必要がある。液晶に一定期間電圧が印加された場合、「焼き付き」と称される残像現象が発生する。焼き付きを防ぐためには、例えば、所定周期で画素電極に印加される電圧を反転させるフレーム反転技術などが用いられる。フレーム反転などの極性反転技術が採用された場合、信号線に印加される電圧の振幅は、方極性で駆動される場合と比較して、2倍必要となる。そこで、信号線に印加される電圧振幅を半減させるために、コモン反転技術などが用いられている。
【0005】
以上説明した液晶表示装置に対して、コレステリック液晶を用いた液晶表示装置では、印加電圧によって状態が遷移し(プレーナ状態とフォーカルコニック状態)、これを利用して、情報を表示し、更に、一度表示された情報を、電源の供給なしに保持することが可能である(例えば、非特許文献1参照)。
【0006】
【非特許文献1】
日刊工業新聞社発行、「液晶デバイスハンドブック」、1989年9月29日発行、第352頁乃至第355頁
【0007】
コレステリック液晶は、プレーナ状態では、液晶螺旋層の間隔に対応した波長の光を選択的に反射し、フォーカルコニック状態では、ほぼ透明となる。
【0008】
図1および図2を用いて、コレステリック液晶パネル1の構成について説明する。図1は、コレステリック液晶パネル1の断面図であり、図2は、コレステリック液晶パネル1の2つの電極の構成について説明するための図である。
【0009】
ガラス基板11−1には、透明コラム電極(ITO:Indium Tin Oxide)12が、ストライプ状に蒸着(または、スパッタリング)され、ガラス基板11−2には、透明ロウ電極(ITO:Indium Tin Oxide)15が、ストライプ状に蒸着(または、スパッタリング)されている。ガラス基板11−1およびガラス基板11−2の透明コラム電極12および透明ロウ電極15が蒸着(または、スパッタリング)された側の面には、それぞれ、膜厚数μm程度のポリイミド層13−1および13−2が形成される。
【0010】
このように電極が設けられたガラス基板11−1およびガラス基板11−2は、透明コラム電極12と透明ロウ電極15のそれぞれのストライプがクロスし、ポリイミド層13−1およびポリイミド層13−2を介して対面するように、ギャップ材などにより、ギャップ厚数μm(例えば、5μm程度)で張り合わされる。そして、ガラス基板11−1およびガラス基板11−2のギャップ間に、例えば、真空注入法などで、コレステリック液晶が注入されて、コレステリック液晶膜14が形成される。
【0011】
コレステリック液晶パネル1は、例えば、一般的に用いられるTN(Twisted Nematic)液晶などのように、ポリイミド層を配向させたり、偏光板をガラス基板の上に設けたりする必要がない。
【0012】
コレステリック液晶は、分子構造として、特殊なヘリカル構造(らせん構造)を持っており、印加された両極性パルス電圧の値によって、ヘリカル構造が変化するために、状態が変化する。図3に示されるように、コレステリック液晶は、印加される両極性パルス電圧の値によって、フォーカルコニック状態およびプレーナ状態の、安定した2つの状態をとることができる。プレーナ状態は、光の特定波長帯域を干渉散乱する状態であり、フォーカルコニック状態は、光を広帯域にわたって透過する状態である。
【0013】
したがって、コレステリック液晶パネル1においては、プレーナ状態において反射される波長帯域に基づいて決定される第1の色と、フォーカルコニック状態において透明である場合に液晶を透過して見える第2の色によって、情報を表示することができる。すなわち、コレステリック液晶パネル1においては、例えば、コレステリック液晶が、プレーナ状態において特定波長帯域の光を乱反射するようにし、コレステリック液晶層14の下を黒色にして、フォーカルコニック状態において、その黒色が透過して見えるようにすることにより、特定波長色と黒のモノトーン表示を行うことが可能となる。
【0014】
図3に示されるように、コレステリック液晶の状態をプレーナ状態に変化させるために必要な両極性パルス電圧の電圧値Vpsは、フォーカルコニック状態に変化させるために必要な両極性パルス電圧の電圧値Vfsの、ほぼ2倍の電圧値である。
【0015】
コレステリック液晶は、所定の画素電極に、両極性パルス電圧が印加されて、フォーカルコニック状態、または、プレーナ状態になると、その後、電圧の印加を受けなければ、その状態を保持することができる。そして、コレステリック液晶は、再び、両極性パルス電圧が印加された場合、その電圧値によって、必要に応じて、状態を再度変化させることができる。すなわち、コレステリック液晶を用いたコレステリック液晶パネル1は、両極性パルス電圧の印加によって表示された情報を、その後の電源の供給を受けることなく保持することが可能である。
【0016】
図4は、コレステリック液晶パネル1の所定の画素の表示を変更させる場合に画素電極に印加される駆動電圧波形の例である。フォーカルコニック状態において、所定の画素電極に、電圧Vpsの両極性パルスが印加された場合、プレーナ状態となるので、表示色は第1の色となり、プレーナ状態において、所定の画素電極に、電圧Vfsの両極性パルスが印加された場合、フォーカルコニック状態となるので、表示色は、第1の色から第2の色に変更される。
【0017】
コレステリック液晶パネル1においては、例えば、パネルの全面に電圧値Vpsの両極性パルスを印加することにより、表示面全体をプレーナ状態として、表示されている情報を一旦リセットした後、必要な位置の画素電極に電圧値Vfsの両極性パルスを印加して、フォーカルコニック状態に状態を変化させることにより、所定の情報を表示し、その後、電圧をかけないことにより、表示された情報を保持することができる。
【0018】
図5は、コレステリック液晶パネル1を駆動するための、従来の液晶駆動回路21の構成例を示すブロック図である。ここでは、コレステリック液晶パネル1は、n×m画素の情報を表示するものとして説明する。
【0019】
コラムドライバ31は、クロック(CLK)信号およびコレステリック液晶パネル1に表示させる情報を示すデータ(DATA)信号の供給を受けるとともに、駆動電圧±V2およびGND(0V)と接続され、コレステリック液晶パネル1の透明コラム電極12のコラム(信号)電極Y1乃至Ynに、図7を用いて後述する所定のタイミングで、所定の電圧を印加するドライバである。
【0020】
ロウドライバ32は、クロック(CLK)信号の供給を受けるとともに、駆動電圧±V1およびコラムドライバ31に供給されているGNDと共通のGNDと接続され、コレステリック液晶パネル1の透明ロウ電極15のロウ(走査)電極X1乃至Xmに、図7を用いて後述する所定のタイミングで、所定の電圧を印加するドライバである。
【0021】
ここで、駆動電圧V1と駆動電圧V2とは、V1+V2>Vpsを満たす電圧値である。
【0022】
次に、3×3の9画素を2色で表示(特定波長色と黒の2色であり、例えば、特定波長色が白である場合、白と黒との2色で表示)する場合の具体例について説明する。
【0023】
例えば、図6に示されるように、3×3の9画素のうち、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素を黒に、他の3画素を特定波長色に表示する場合について説明する。特定波長色の表示は、プレーナ状態のコレステリック液晶により、特定波長色の光が干渉散乱されている状態であり、黒の表示は、フォーカルコニック状態の透明なコレステリック液晶を透過して、黒色が表示されている状態である。
【0024】
図7および図8は、コラムドライバ31およびロウドライバ32の動作を説明するためのタイミングチャートである。図7は、コレステリック液晶1に、図6に示されるような3×3の9画素の情報を表示させるために、コラムドライバ31がコラム電極X1乃至X3に印加する両極性パルスの電圧とタイミング、および、ロウドライバ32がロウ電極Y1乃至Y3に印加する両極性パルスの電圧とタイミングを説明するためのタイミングチャートであり、図8は、図7を用いて説明した印加電圧によって、3×3の9画素(X1,Y1)乃至(X3,Y3)の画素電極間(透明コラム電極12と、透明ロウ電極15との交点となる電極間)に印加される両極性パルスを説明するためのタイミングチャートである。
【0025】
まず、現在保持されている情報をリセットするため、図7に示されるように、コラム電極Y1乃至Y3には、電圧V1の両極性パルスが印加され、ロウ電極X1乃至X3には、電圧−V2の両極性パルスが印加される。したがって、図8に示されるように、画素(X1,Y1)乃至(X3,Y3)に対応するそれぞれの画素電極間には、V1+V2の両極性パルスが印加される。ここで、V1+V2>Vpsであるので、透明コラム電極12と透明ロウ電極15の2つの電極間のコレステリック液晶層14は、プレーナ状態となり、特定波長光を干渉散乱する。すなわち、画素(X1,Y1)乃至(X3,Y3)は、全て特定波長色の表示となる(以下、全プレーナリセットと称する)。
【0026】
その後、図7に示されるように、ロウドライバ32は、ロウ電極X1から、順次、ロウ電極X2、ロウ電極X3と、電圧V3の両極性パルスを走査印加することで、いずれかのロウ電極を選択する。そして、コラムドライバ31は、ロウ電極の選択タイミングに対応して、コラム電極Y1乃至コラム電極Y3に、選択的に逆特性の両極性パルス−V4を印加する。ここで、V3+V4>Vfsであり、V1>V3かつV2>V4であるものとする。
【0027】
ロウ電極およびコラム電極に同一タイミングで両極性パルスが印加された画素電極に対応する(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素には、図8に示されるように、V3+V4>Vfsの両極性パルス電圧が印加されるので、対応する画素位置の透明コラム電極12と透明ロウ電極15の2つの電極間のコレステリック液晶層14は、フォーカルコニック状態となり、透明となる。すなわち、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素は、黒で表示される。
【0028】
また、V3+V4>Vfsであり、電圧値Vpsは、電圧値Vfsの、ほぼ2倍の電圧値であるので、V1+V2>V3+V4が成立する。
【0029】
このようにして、コレステリック液晶パネル1の表示を、一旦、全プレーナリセットした後、任意の画素を特定波長色から黒に反転して、情報を表示することが可能となる。
【0030】
【発明が解決しようとする課題】
図5を用いて説明した液晶駆動回路21のコラムドライバ31およびロウドライバ32がコレステリック液晶パネル1を駆動するために必要な駆動電圧は、V1=V2とした場合に最も低くなり、(V1+V2)/2となる。したがって、コラムドライバ31およびロウドライバ32の耐圧は、(V1+V2)/2以上でなければならない。
【0031】
プレーナ状態に状態を変更するための両極性パルス電圧Vpsおよびフォーカルコニック状態に状態を変更するための両極性パルス電圧Vfsは、電極間のギャップ厚によって異なるが、例えば、ギャップ厚が5μmである場合、Vps=40V、Vfs=20V程度が必要である。したがって、コラムドライバ31およびロウドライバ32は、V1+V2>Vpsを満たすためには、それぞれ、20V程度の耐圧が必要となってしまう。
【0032】
このように、通常のTN液晶が数Vで駆動できるのに対して、コレステリック液晶を駆動するためのドライバは、耐圧を非常に高くする必要があるため、駆動回路およびバッテリの小型化および低コスト化が非常に困難であった。
【0033】
本発明はこのような状況に鑑みてなされたものであり、コレステリック液晶を駆動するための低電圧駆動回路を実現できるようにするものである。
【0034】
【課題を解決するための手段】
本発明の表示装置は、第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶の状態を変化させて情報を表示する表示手段と、第1の電極に電圧を印加する第1の駆動手段と、第2の電極に電圧を印加する第2の駆動手段と、第1の駆動手段および第2の駆動手段の動作、並びに、第1の駆動手段に供給される第1の基準電圧の電圧値および第2の駆動手段に供給される第2の基準電圧の電圧値を制御する制御手段とを備え、制御手段は、コレステリック液晶をプレーナ状態とする場合、第1の駆動手段が第1の基準電圧を第1の電極に印加し、第2の駆動手段が第2の基準電圧を第2の電極に印加するように第1の駆動手段および第2の駆動手段の動作を制御するとともに、コレステリック液晶がプレーナ状態を得ることができるように、第1の基準電圧および第2の基準電圧の電圧値を制御することを特徴とする。
【0035】
第1の駆動手段には、第1の基準電圧とは異なる電圧値の第1の駆動電圧の供給を受けさせるようにすることができ、第2の駆動手段には、第1の基準電圧とは異なる電圧値の第2の駆動電圧の供給を受けさせるようにすることができ、制御手段には、コレステリック液晶をフォーカルコニック状態とする場合、第1の駆動手段が第1の駆動電圧を第1の電極に印加し、第2の駆動手段が第2の駆動電圧を第2の電極に印加するように第1の駆動手段および第2の駆動手段の動作を制御させるようにすることができる。
【0036】
第1の駆動手段に供給される第1の基準電圧の電圧値を、第1の電圧値と0Vとで選択的に切り替える第1の切り替え手段と、第2の駆動手段に供給される第2の基準電圧の電圧値を、第2の電圧値と0Vとで選択的に切り替える第2の切り替え手段とを更に備えさせるようにすることができ、制御手段には、コレステリック液晶をプレーナ状態とする場合、第1の駆動手段が第1の基準電圧を第1の電極に印加し、第2の駆動手段が第2の基準電圧を第2の電極に印加するように第1の駆動手段および第2の駆動手段の動作を制御させるとともに、第1の駆動手段に供給される第1の基準電圧の電圧値が第1の電圧値となり、かつ、第2の駆動手段に供給される第2の基準電圧の電圧値が第2の電圧値となるように、第1の切り替え手段および第2の切り替え手段を更に制御させるようにすることができる。
【0037】
表示手段には、プレーナ状態において異なる波長帯域の光を反射する複数のコレステリック液晶を備えさせるようにすることができる。
【0038】
本発明の表示方法は、第1の電極に第1の基準電圧を印加する第1の基準電圧印加ステップと、第2の電極に第2の基準電圧を印加する第2の基準電圧印加ステップと第1の基準電圧の電圧値を制御する第1の基準電圧制御ステップと、第2の基準電圧の電圧値を制御する第2の基準電圧制御ステップと、第1の電極および第2の電極に、第1の基準電圧および第2の基準電圧とは異なる第1の駆動電圧および第2の駆動電圧を印加することにより、表示部への情報の表示を制御する表示制御ステップとを含むことを特徴とする。
【0039】
本発明の第1の記録媒体に記録されているプログラムは、第1の電極に第1の基準電圧を印加する第1の基準電圧印加ステップと、第2の電極に第2の基準電圧を印加する第2の基準電圧印加ステップと、第1の基準電圧の電圧値を制御する第1の基準電圧制御ステップと、第2の基準電圧の電圧値を制御する第2の基準電圧制御ステップと、第1の電極および第2の電極に、第1の基準電圧および第2の基準電圧とは異なる第1の駆動電圧および第2の駆動電圧を印加することにより、表示部への情報の表示を制御する表示制御ステップとを含むことを特徴とする。
【0040】
本発明の第1のプログラムは、第1の電極に第1の基準電圧を印加する第1の基準電圧印加ステップと、第2の電極に第2の基準電圧を印加する第2の基準電圧印加ステップと、第1の基準電圧の電圧値を制御する第1の基準電圧制御ステップと、第2の基準電圧の電圧値を制御する第2の基準電圧制御ステップと、第1の電極および第2の電極に、第1の基準電圧および第2の基準電圧とは異なる第1の駆動電圧および第2の駆動電圧を印加することにより、表示部への情報の表示を制御する表示制御ステップとを含むことを特徴とする。
【0041】
本発明の表示装置および表示方法、並びに第1のプログラムにおいては、第1の電極に第1の基準電圧が印加され、第2の電極に第2の基準電圧が印加され、第1の基準電圧の電圧値が制御され、第2の基準電圧の電圧値が制御されて、コレステリック液晶がプレーナ状態に変更される。
【0042】
本発明の液晶駆動回路は、液晶表示素子の第1の電極に電圧を印加する第1の駆動手段と、液晶表示素子の第2の電極に電圧を印加する第2の駆動手段と、第1の駆動手段および第2の駆動手段の動作、並びに、第1の駆動手段に供給される第1の基準電圧の電圧値および第2の駆動手段に供給される第2の基準電圧の電圧値を制御する制御手段とを備え、制御手段は、コレステリック液晶をプレーナ状態とする場合、第1の駆動手段が第1の基準電圧を第1の電極に印加し、第2の駆動手段が第2の基準電圧を第2の電極に印加するように第1の駆動手段および第2の駆動手段の動作を制御するとともに、コレステリック液晶がプレーナ状態を得ることができるように、第1の基準電圧および第2の基準電圧の電圧値を制御することを特徴とする。
【0043】
本発明の液晶駆動方法は、第1の電極に第1の基準電圧を印加する第1の基準電圧印加ステップと、第2の電極に第2の基準電圧を印加する第2の基準電圧印加ステップと、第1の基準電圧の電圧値を制御する第1の基準電圧制御ステップと、第2の基準電圧の電圧値を制御する第2の基準電圧制御ステップと、第1の電極および第2の電極への、第1の基準電圧および第2の基準電圧とは異なる第1の駆動電圧および第2の駆動電圧の印加を制御する駆動電圧印加制御ステップとを含むことを特徴とする。
【0044】
本発明の第2の記録媒体に記録されているプログラムは、第1の電極に第1の基準電圧を印加する第1の基準電圧印加ステップと、第2の電極に第2の基準電圧を印加する第2の基準電圧印加ステップと、第1の基準電圧の電圧値を制御する第1の基準電圧制御ステップと、第2の基準電圧の電圧値を制御する第2の基準電圧制御ステップと、第1の電極および第2の電極への、第1の基準電圧および第2の基準電圧とは異なる第1の駆動電圧および第2の駆動電圧の印加を制御する駆動電圧印加制御ステップとを含むことを特徴とする。
【0045】
本発明の第2のプログラムは、第1の電極に第1の基準電圧を印加する第1の基準電圧印加ステップと、第2の電極に第2の基準電圧を印加する第2の基準電圧印加ステップと、第1の基準電圧の電圧値を制御する第1の基準電圧制御ステップと、第2の基準電圧の電圧値を制御する第2の基準電圧制御ステップと、第1の電極および第2の電極への、第1の基準電圧および第2の基準電圧とは異なる第1の駆動電圧および第2の駆動電圧の印加を制御する駆動電圧印加制御ステップとを含むことを特徴とする。
【0046】
本発明の液晶駆動回路および液晶駆動方法、並びに第2のプログラムにおいては、第1の電極に第1の基準電圧が印加され、第2の電極に第2の基準電圧が印加され、第1の基準電圧の電圧値が制御され、第2の基準電圧の電圧値が制御されて、コレステリック液晶がプレーナ状態に変更される。
【0047】
【発明の実施の形態】
以下、図を参照して、本発明の実施の形態について説明する。
【0048】
図9は、コレステリック液晶パネル1を駆動するための、本発明を適用した液晶駆動回路41の構成を示すブロック図である。コレステリック液晶パネル1と、液晶駆動回路41と、図示しない電源供給部(例えば、バッテリなど)によって、液晶表示装置が構成される。
【0049】
なお、従来の場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【0050】
コレステリック液晶パネル1は、図1乃至図4を用いて説明した、従来のコレステリック液晶パネルと同様のものである。
【0051】
すなわち、コレステリック液晶パネル1においては、画素電極間の電位差が、Vps以上となるような両極性パルスが印加された場合、その画素位置に対応する部分のコレステリック液晶がプレーナ状態となることにより、対応する画素が、プレーナ状態において反射される波長帯域に基づいて決定される第1の色で表示される。また、コレステリック液晶パネル1においては、画素電極間の電位差が、Vfs以上となるような両極性パルスが印加された場合、その画素位置に対応する部分のコレステリック液晶がフォーカルコニック状態となることにより、対応する画素が、液晶を透過して見える第2の色で表示される。
【0052】
ここでは、コレステリック液晶パネル1において、例えば、コレステリック液晶が、プレーナ状態において特定波長色の光を乱反射するようにし、コレステリック液晶層14の下を黒色にして、透明状態において、その黒色が透過して見えるようにすることにより、特定波長色と黒のモノトーン表示を行うものとして説明するが、プレーナ状態において反射される波長帯域に基づいて決定される第1の色、すなわち、特定波長色は、例えば、緑、青、赤など、どのような色であってもかまわないし、液晶を透過して見える第2の色も、いずれの色であってもかまわない。
【0053】
更に、プレーナ状態において、それぞれ異なる波長帯域を反射する複数のコレステリック液晶層14を設けることなどにより、コレステリック液晶パネル1を用いて、多色の表示を可能とすることができるようにしても良いことは言うまでもない。
【0054】
また、図3に示されるように、コレステリック液晶の状態をプレーナ状態に変化させるために必要な両極性パルス電圧の電圧値Vpsは、フォーカルコニック状態に変化させるために必要な両極性パルス電圧の電圧値Vfsの、ほぼ2倍の電圧値である。
【0055】
コレステリック液晶パネル1は、例えば、パネルの全面に電圧値Vpsの両極性パルスを印加することにより、表示面全体をプレーナ状態として、表示されている情報をリセット(全プレーナリセット)した後、必要な位置の画素電極に電圧値Vfsの両極性パルスを印加して、フォーカルコニック状態に状態を変化させることにより、所定の情報を表示し、その後、電圧をかけないことにより、表示された情報を保持する。
【0056】
コントローラ51は、コラムドライバ52およびロウドライバ53を制御するとともに、コラムドライバ52にクロック(CLK)信号およびコレステリック液晶パネル1に表示させる情報を示すデータ(DATA)を供給し、ロウドライバ53にクロック(CLK)信号を供給する。また、コントローラ51は、スイッチ54およびスイッチ55の切り替えを制御して、コラムドライバ52に供給される基準電圧であるGNDcおよびロウドライバ53に接続される基準電圧であるGNDrの電圧値を、所定のタイミングで切り替える。
【0057】
コラムドライバ52は、コントローラ51より、クロック(CLK)信号およびコレステリック液晶パネル1に情報を表示させるためのデータ(DATA)信号の供給を受けるとともに、駆動電圧±V4および基準電圧GNDcと接続され、コントローラ51の制御にしたがって、コレステリック液晶パネル1の透明コラム電極12のコラム(信号)電極Y1乃至Ynに、図10を用いて後述する所定のタイミングで、所定の電圧を印加するドライバである。
【0058】
ロウドライバ53は、コントローラ51より、クロック(CLK)信号の供給を受けるとともに、駆動電圧±V3および基準電圧GNDrと接続され、コントローラ51の制御にしたがって、コレステリック液晶パネル1の透明ロウ電極15のロウ(走査)電極X1乃至Xmに、図10を用いて後述する所定のタイミングで、所定の電圧を印加するドライバである。
【0059】
ここで、スイッチ54およびスイッチ55の切り替えにより、基準電圧GNDcに接続される電圧(−V1−V2)または基準電圧GNDrに接続される電圧(V1+V2)は、V1+V2>Vpsを満たす電圧値である。また、コラムドライバ52に供給される電圧V4およびロウドライバ53に供給される電圧V3は、V3+V4>Vfsを満たし、Vfs>V3かつVfs>V4を満たす電圧値である。
【0060】
スイッチ54およびスイッチ55は、例えば、FET(Field Effect Transistor:電界効果トランジスタ)などのスイッチング素子で構成されている。スイッチ54は、コントローラ51の制御に基づいて、コラムドライバ52に接続される基準電圧GNDcの電圧値を、(−V1−V2)とGND(0V)とで切り替える。スイッチ55は、コントローラ51の制御に基づいて、ロウドライバ53に供給される基準電圧GNDrの電圧値を、(V1+V2)とGND(0V)とで切り替える。
【0061】
なお、スイッチ54およびスイッチ55には、コントローラ51の制御に基づいて、コラムドライバ52に接続されるGNDcの電圧値、または、ロウドライバ53に供給されるGNDrの電圧値を切り替えることができるのであれば、FET以外のものを用いるようにしても良いことはもちろんである。
【0062】
また、コントローラ51には、必要に応じて、ドライブ56が接続される。ドライブ56には、磁気ディスク61、光ディスク62、光磁気ディスク63、または、半導体メモリ64が装着され、情報を授受できるようになされている。
【0063】
図10および図11は、コレステリック液晶1に、現在表示されている情報を全プレーナリセットさせた後、図6に示されるような、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素が黒であり、他の画素が特定波長色である、3×3の9画素を表示させる場合の、コラムドライバ52およびロウドライバ53の動作を説明するためのタイミングチャートである。
【0064】
図10は、コレステリック液晶1に、現在表示されている情報を全プレーナリセットさせた後、図6に示されるような3×3の9画素の情報を表示させるために、コラムドライバ52がコラム電極X1乃至X3に印加する両極性パルスの電圧とタイミング、および、ロウドライバ53がロウ電極Y1乃至Y3に印加する両極性パルスの電圧とタイミングに加えて、スイッチ54およびスイッチ55の切り替えにより基準電圧GNDcおよび基準電圧GNDrに与えられる電圧とそのタイミングについて説明するためのタイミングチャートであり、図11は、図10を用いて説明した印加電圧によって、3×3の9画素(X1,Y1)乃至(X3,Y3)の、それぞれに印加される両極性パルスを説明するためのタイミングチャートである。
【0065】
まず、コントローラ51により、スイッチ54およびスイッチ55が制御され、コラムドライバ52に供給されているGNDc、および、ロウドライバ53に供給されているGNDrは、GND(0V)となっている。
【0066】
現在保持されている情報をリセットするためには、画素(X1,Y1)乃至(X3,Y3)のそれぞれに、Vps以上の電圧の両極性パルスが印加されなければならない。ロウドライバ53は、コントローラ51の制御に基づいて、ロウ電極X1乃至X3に、GNDrを印加し、コラムドライバ52は、コラム電極Y1乃至Y3に、GNDcを印加する。そして、コントローラ51は、図10に示されるように、全プレーナリセットのため、スイッチ55を制御して、所定の時間幅(両極性パルスの印加時間によって決まる時間幅)で、GNDrに電圧(V1+V2)を供給し、その次のタイミングで、スイッチ54を制御して、所定の時間幅で、GNDcに電圧(−V1−V2)を供給する。
【0067】
したがって、ロウドライバ53のロウ電極X1乃至X3への出力電圧は、図11に示されるように、(V1+V2)のパルス電圧となる。また、コラムドライバ52のコラム電極Y1乃至Y3への出力電圧は、図11に示されるように、(−V1−V2)のパルス電圧となり、その印加タイミングは、ロウ電極X1乃至X3にGNDrが印加された次のタイミングとなる。
【0068】
これにより、図11に示されるように、画素(X1,Y1)乃至(X3,Y3)のそれぞれに対応する画素電極間には、V1+V2の両極性パルスが印加される。ここで、V1+V2>Vpsであるので、対応する画素位置の透明コラム電極12と透明ロウ電極15の2つの電極間のコレステリック液晶層14は、プレーナ状態となり、特定波長光を干渉散乱する。すなわち、画素(X1,Y1)乃至(X3,Y3)の表示は、全て特定波長色となり、全プレーナリセット状態となる。
【0069】
その後、ロウドライバ53は、コントローラ51の制御に基づいて、図10に示されるように、ロウ電極X1から、ロウ電極X2、ロウ電極X3と、順次、電圧V3の両極性パルスを走査印加することで、いずれかのロウ電極を選択する。そして、コラムドライバ52は、コントローラ51の制御に基づいて、図10に示されるように、ロウ電極の選択タイミングに対応して、コラム電極Y1乃至コラム電極Y3に、選択的に、逆特性の両極性パルス−V4を印加する。具体的には、コラムドライバ52は、ロウ電極X1が選択されているとき、コラム電極Y1およびコラム電極Y2に逆特性の両極性パルス−V4を印加し、ロウ電極X2が選択されているとき、コラム電極Y2およびコラム電極Y3に逆特性の両極性パルス−V4を印加し、ロウ電極X3が選択されているとき、コラム電極Y2およびコラム電極Y3に逆特性の両極性パルス−V4を印加する。
【0070】
ロウ電極およびコラム電極に同一タイミングで両極性パルスが印加された画素電極間には、図11に示されるように、V3+V4>Vfsの両極性パルス電圧が印加されるので、対応する画素位置の透明コラム電極12と透明ロウ電極15の2つの電極間のコレステリック液晶層14は、フォーカルコニック状態となり、透明となる。すなわち、選択された、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)および(X3,Y3)の6画素は、黒で表示され、他の画素の表示は、特定波長色のままとなる。
【0071】
本発明を適用した液晶駆動回路41においては、例えば、V3=V4である場合、コラムドライバ52およびロウドライバ53の駆動電圧は、(V3+V4)/2となる。V3+V4>Vfsであり、電圧値Vpsは、電圧値Vfsの、ほぼ2倍の電圧値であるので、(V3+V4)≒1/2(V1+V2)が成立する。したがって、本発明を適用した液晶駆動回路41においては、従来における場合と比較して、コラムドライバ52およびロウドライバ53の駆動電圧を、ほぼ半分に抑えることが可能となる。
【0072】
このようにして、本発明を適用した液晶駆動回路41を備える液晶表示装置においては、ドライバの耐圧を低く抑えつつ、表示をリセットして、任意の画素を特定波長色から黒に反転することが可能となる。
【0073】
また、コレステリック液晶表示パネル1を駆動する液晶駆動回路のドライバ(ここでは、コラムドライバ52およびロウドライバ53)の駆動電圧および耐圧が低くなることにより、ドライバに、パッケージの小さな素子を選択することが可能となるので、液晶表示装置の小型化が可能となる。
【0074】
更に、コレステリック液晶表示パネル1を駆動する液晶駆動回路のドライバ(ここでは、コラムドライバ52およびロウドライバ53)の駆動電圧が低くなることにより、ドライバに電源を供給するためのバッテリに、電気二重層キャパシタを直列接続したものなどを利用することが可能となる(例えば、容量2.5Vの電気二重層キャパシタを複数直列接続したものを利用して、更に、電圧をステップアップすることにより、必要な電圧値の供給が十分可能である)ので、更に、液晶表示装置の小型化が可能となる。
【0075】
また、本発明を適用することにより、コレステリック液晶表示パネル1を駆動する液晶駆動回路およびバッテリなどの電源供給部の小型化および低電圧駆動が実現されるので、本発明を適用した液晶駆動回路41を備える液晶表示装置は、例えば、PDA、時計、ICカードなどの、小型の情報処理装置に用いられる表示装置として用いることができる。
【0076】
次に、図12のフローチャートを参照して、本発明を適用した液晶表示装置の液晶駆動回路41の処理について説明する。
【0077】
ステップS1において、コントローラ51は、スイッチ55を制御し、ロウドライバ53に供給するGNDrをGND、すなわち、0Vとする。
【0078】
ステップS2において、コントローラ51は、スイッチ54を制御し、コラムドライバ52に供給するGNDcをGND、すなわち、0Vとする。
【0079】
ステップS3において、コントローラ51は、ロウドライバ53を制御し、ロウドライバ53の出力電圧を、GNDrとする。
【0080】
ステップS4において、コントローラ51は、コラムドライバ52を制御し、コラムドライバ52の出力電圧を、GNDcとする。
【0081】
ステップS1乃至ステップS4の処理により、コレステリック液晶パネルの全ての画素位置に対応する透明コラム電極12および透明ロウ電極15には、0Vが供給されるので、全ての画素間電極の電位差は、0Vである。
【0082】
ステップS5において、コントローラ51は、スイッチ55を制御し、ロウドライバ53に供給するGNDrを、所定のパルス幅に対応する時間だけ、GNDから(V1+V2)に切り替える。
【0083】
ステップS6において、コントローラ51は、スイッチ54を制御し、コラムドライバ52に供給するGNDcを、所定のパルス幅に対応する時間だけ、GNDから(−V1−V2)に切り替える。
【0084】
ステップS5およびステップS6の処理により、コレステリック液晶パネル1の全ての画素電極(透明コラム電極12と透明ロウ電極15の全ての交点)において、V1+V2の両極性パルス電圧が印加されるので、電圧印加前に保持されていた情報はリセットされる。
【0085】
ステップS7において、コントローラ51は、スイッチ54およびスイッチ55を制御し、ロウドライバ53に供給するGNDrおよびコラムドライバ52に供給するGNDcをGNDとする。
【0086】
ステップS7の処理により、コレステリック液晶パネル1の全ての画素位置に対応する透明コラム電極12および透明ロウ電極15には、再び、0Vが供給されるので、全ての画素間電極の電位差は、再度、0Vとなる。
【0087】
ステップS8において、コントローラ51は、ロウドライバ53を制御して、ロウ電極に選択電圧V3を走査印加させるとともに、コラムドライバ52を制御して、コラム電極に逆極性の両極性パルス−V4を、選択的に印加させて、コレステリック液晶パネルを駆動し、情報を表示させて、処理が終了される。
【0088】
例えば、図10を用いて後述する所定のタイミングで、コラムドライバ52から、コレステリック液晶パネル1の透明コラム電極12のコラム電極Y1乃至Ynに電圧が印加され、ロウドライバ53から、透明ロウ電極15のロウ電極X1乃至Xmに電圧が印加された場合、画素(X1,Y1)乃至(X3,Y3)に対応するそれぞれの画素電極には、図11に示される両極性パルス電圧が印加される。したがって、コレステリック液晶パネル1の3×3の9画素には、全プレーナリセットされた後、図6に示されるように、(X1,Y1)(X1,Y2)(X2,Y2)(X2,Y3)(X3,Y2)(X3,Y3)の6画素が黒で表示され、他の画素が特定波長色で表示される。
【0089】
このような処理により、一度表示させた情報を、電源供給することなく保持することが可能なコレステリック液晶を利用した液晶表示装置において、全ての画素電極間のコレステリック液晶をプレーナ状態として全プレーナリセットするために必要な電極間電位差を、ロウドライバ53およびコラムドライバ52に供給されるGNDrおよびGNDcの電圧値を切り替えることにより発生させることができる。GNDrおよびGNDcの電圧値を切り替えるためには、例えば、FETなどで構成されるスイッチ54およびスイッチ55を用いるようにすることができる。
【0090】
なお、ここでは、2色表示を行う場合について説明したが、本発明は、コレステリック液晶を利用した液晶表示装置において多色表示を行う場合にも適用可能であることは言うまでもない。
【0091】
全プレーナリセット後の情報の表示においては、従来のコレステリック液晶を利用した液晶表示装置と同様の方法を用いるので、ロウドライバ53およびコラムドライバ52に求められる耐圧は、コレステリック液晶をフォーカルコニック状態にするために必要な画素電極間の電圧によって決まる。すなわち、本発明を適用した液晶駆動回路41を備える液晶表示装置においては、ロウドライバ53およびコラムドライバ52に求められる耐圧を、従来における場合のほぼ半分とすることが可能となる。
【0092】
したがって、本発明を適用した液晶駆動回路41を備える液晶表示装置によれば、ドライバの耐圧を低く抑えつつ、任意の画素を特定波長色から黒に反転することができ、コレステリック液晶表示パネル1を駆動する液晶駆動回路の小型化および低コスト化を実現することができる。
【0093】
上述した一連の処理は、ソフトウェアにより実行することもできる。そのソフトウェアは、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
【0094】
この記録媒体は、図9に示すように、コンピュータとは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク61(フレキシブルディスクを含む)、光ディスク62(CD−ROM(Compact Disk−Read Only Memory),DVD(Digital Versatile Disk)を含む)、光磁気ディスク63(MD(Mini−Disk)(商標)を含む)、もしくは半導体メモリ64などよりなるパッケージメディアなどにより構成される。
【0095】
また、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【0096】
【発明の効果】
このように、本発明によれば、液晶表示素子を用いた表示装置に情報を表示することができる。特に、コレステリック液晶を備える表示部の表示のリセットおよび情報の書き込みを、低い駆動電圧で行うことができる。
【0097】
また、他の本発明によれば、液晶表示素子を駆動することができる他、コレステリック液晶を低電圧で駆動することができる。
【図面の簡単な説明】
【図1】コレステリック液晶パネルについて説明するための図である。
【図2】コレステリック液晶パネルについて説明するための図である。
【図3】コレステリック液晶の状態と印加される両極性パルス電圧について説明する図である。
【図4】コレステリック液晶に対する駆動波形を示す図である。
【図5】従来の液晶駆動回路を示すブロック図である。
【図6】表示されるデータの例を示す図である。
【図7】図5の液晶駆動回路において、ロウ電極およびコラム電極に印加される電圧を示すタイミングチャートである。
【図8】図5の液晶駆動回路において、コレステリック液晶パネルの各画素の電極間に印加される両極性パルス電圧を示すタイミングチャートである。
【図9】本発明を適用した液晶駆動回路を示すブロック図である。
【図10】図9の液晶駆動回路において、ロウ電極およびコラム電極に印加される電圧と、GNDレベルを示すタイミングチャートである。
【図11】図9の液晶駆動回路において、コレステリック液晶パネルの各画素の電極間に印加される両極性パルス電圧を示すタイミングチャートである。
【図12】図9の液晶駆動回路の処理を説明するためのフローチャートである。
【符号の説明】
1 コレステリック液晶パネル, 41 液晶駆動回路, 51 コントローラ, 52 コラムドライバ, 53 ロウドライバ, 54,55 スイッチ

Claims (11)

  1. 情報を表示する表示装置において、
    第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶の状態を変化させて情報を表示する表示手段と、
    前記第1の電極に電圧を印加する第1の駆動手段と、
    前記第2の電極に電圧を印加する第2の駆動手段と、
    前記第1の駆動手段および前記第2の駆動手段の動作、並びに、前記第1の駆動手段に供給される第1の基準電圧の電圧値および前記第2の駆動手段に供給される第2の基準電圧の電圧値を制御する制御手段と
    を備え、
    前記制御手段は、前記コレステリック液晶をプレーナ状態とする場合、前記第1の駆動手段が前記第1の基準電圧を前記第1の電極に印加し、前記第2の駆動手段が前記第2の基準電圧を前記第2の電極に印加するように前記第1の駆動手段および前記第2の駆動手段の動作を制御するとともに、前記コレステリック液晶がプレーナ状態を得ることができるように、前記第1の基準電圧および前記第2の基準電圧の電圧値を制御する
    ことを特徴とする表示装置。
  2. 前記第1の駆動手段は、前記第1の基準電圧とは異なる電圧値の第1の駆動電圧の供給を受け、
    前記第2の駆動手段は、前記第1の基準電圧とは異なる電圧値の第2の駆動電圧の供給を受け
    前記制御手段は、前記コレステリック液晶をフォーカルコニック状態とする場合、前記第1の駆動手段が前記第1の駆動電圧を前記第1の電極に印加し、前記第2の駆動手段が前記第2の駆動電圧を前記第2の電極に印加するように前記第1の駆動手段および前記第2の駆動手段の動作を制御する
    ことを特徴とする請求項1に記載の表示装置。
  3. 前記第1の駆動手段に供給される前記第1の基準電圧の電圧値を、第1の電圧値と0Vとで選択的に切り替える第1の切り替え手段と、
    前記第2の駆動手段に供給される前記第2の基準電圧の電圧値を、第2の電圧値と0Vとで選択的に切り替える第2の切り替え手段と
    を更に備え、
    前記制御手段は、前記コレステリック液晶をプレーナ状態とする場合、前記第1の駆動手段が前記第1の基準電圧を前記第1の電極に印加し、前記第2の駆動手段が前記第2の基準電圧を前記第2の電極に印加するように前記第1の駆動手段および前記第2の駆動手段の動作を制御するとともに、前記第1の駆動手段に供給される前記第1の基準電圧の電圧値が前記第1の電圧値となり、かつ、前記第2の駆動手段に供給される前記第2の基準電圧の電圧値が前記第2の電圧値となるように、第1の切り替え手段および前記第2の切り替え手段を更に制御する
    ことを特徴とする請求項1に記載の表示装置。
  4. 前記表示手段は、前記プレーナ状態において異なる波長帯域の光を反射する複数の前記コレステリック液晶を備える
    ことを特徴とする請求項1に記載の表示装置。
  5. 第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶に情報を表示する表示部を備える表示装置の表示方法において、
    前記第1の電極に第1の基準電圧を印加する第1の基準電圧印加ステップと、
    前記第2の電極に第2の基準電圧を印加する第2の基準電圧印加ステップと、
    前記第1の基準電圧の電圧値を制御する第1の基準電圧制御ステップと、
    前記第2の基準電圧の電圧値を制御する第2の基準電圧制御ステップと、
    前記第1の電極および前記第2の電極に、前記第1の基準電圧および前記第2の基準電圧とは異なる第1の駆動電圧および第2の駆動電圧を印加することにより、前記表示部への前記情報の表示を制御する表示制御ステップと
    を含むことを特徴とする表示方法。
  6. 第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶を備える表示部に情報を表示させる処理をコンピュータに実行させるプログラムであって、
    前記第1の電極に第1の基準電圧を印加する第1の基準電圧印加ステップと、
    前記第2の電極に第2の基準電圧を印加する第2の基準電圧印加ステップと、
    前記第1の基準電圧の電圧値を制御する第1の基準電圧制御ステップと、
    前記第2の基準電圧の電圧値を制御する第2の基準電圧制御ステップと、
    前記第1の電極および前記第2の電極に、前記第1の基準電圧および前記第2の基準電圧とは異なる第1の駆動電圧および第2の駆動電圧を印加することにより、前記表示部への前記情報の表示を制御する表示制御ステップと
    を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。
  7. 第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶を備える表示部に情報を表示させる処理をコンピュータに実行させるプログラムであって、
    前記第1の電極に第1の基準電圧を印加する第1の基準電圧印加ステップと、
    前記第2の電極に第2の基準電圧を印加する第2の基準電圧印加ステップと、
    前記第1の基準電圧の電圧値を制御する第1の基準電圧制御ステップと、
    前記第2の基準電圧の電圧値を制御する第2の基準電圧制御ステップと、
    前記第1の電極および前記第2の電極に、前記第1の基準電圧および前記第2の基準電圧とは異なる第1の駆動電圧および第2の駆動電圧を印加することにより、前記表示部への前記情報の表示を制御する表示制御ステップと
    を含むことを特徴とするプログラム。
  8. コレステリック液晶により構成される液晶表示素子を駆動する液晶駆動回路において、
    前記液晶表示素子の第1の電極に電圧を印加する第1の駆動手段と、
    前記液晶表示素子の第2の電極に電圧を印加する第2の駆動手段と、
    前記第1の駆動手段および前記第2の駆動手段の動作、並びに、前記第1の駆動手段に供給される第1の基準電圧の電圧値および前記第2の駆動手段に供給される第2の基準電圧の電圧値を制御する制御手段と
    を備え、
    前記制御手段は、前記コレステリック液晶をプレーナ状態とする場合、前記第1の駆動手段が前記第1の基準電圧を前記第1の電極に印加し、前記第2の駆動手段が前記第2の基準電圧を前記第2の電極に印加するように前記第1の駆動手段および前記第2の駆動手段の動作を制御するとともに、前記コレステリック液晶がプレーナ状態を得ることができるように、前記第1の基準電圧および前記第2の基準電圧の電圧値を制御する
    ことを特徴とする液晶駆動回路。
  9. 第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶により構成される液晶表示素子を駆動する液晶駆動回路の液晶駆動方法において、
    前記第1の電極に第1の基準電圧を印加する第1の基準電圧印加ステップと、
    前記第2の電極に第2の基準電圧を印加する第2の基準電圧印加ステップと、
    前記第1の基準電圧の電圧値を制御する第1の基準電圧制御ステップと、
    前記第2の基準電圧の電圧値を制御する第2の基準電圧制御ステップと、
    前記第1の電極および前記第2の電極への、前記第1の基準電圧および前記第2の基準電圧とは異なる第1の駆動電圧および第2の駆動電圧の印加を制御する駆動電圧印加制御ステップと
    を含むことを特徴とする液晶駆動方法。
  10. 第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶により構成される液晶表示素子を駆動する処理をコンピュータに実行させるプログラムであって、
    前記第1の電極に第1の基準電圧を印加する第1の基準電圧印加ステップと、
    前記第2の電極に第2の基準電圧を印加する第2の基準電圧印加ステップと、
    前記第1の基準電圧の電圧値を制御する第1の基準電圧制御ステップと、
    前記第2の基準電圧の電圧値を制御する第2の基準電圧制御ステップと、
    前記第1の電極および前記第2の電極への、前記第1の基準電圧および前記第2の基準電圧とは異なる第1の駆動電圧および第2の駆動電圧の印加を制御する駆動電圧印加制御ステップと
    を含むことを特徴とするコンピュータが読み取り可能なプログラムが記録されている記録媒体。
  11. 第1の電極および第2の電極に電圧を印加することにより、コレステリック液晶により構成される液晶表示素子を駆動する処理をコンピュータに実行させるプログラムであって、
    前記第1の電極に第1の基準電圧を印加する第1の基準電圧印加ステップと、
    前記第2の電極に第2の基準電圧を印加する第2の基準電圧印加ステップと、
    前記第1の基準電圧の電圧値を制御する第1の基準電圧制御ステップと、
    前記第2の基準電圧の電圧値を制御する第2の基準電圧制御ステップと、
    前記第1の電極および前記第2の電極への、前記第1の基準電圧および前記第2の基準電圧とは異なる第1の駆動電圧および第2の駆動電圧の印加を制御する駆動電圧印加制御ステップと
    を含むことを特徴とするプログラム。
JP2003012569A 2003-01-21 2003-01-21 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法 Expired - Fee Related JP3705436B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003012569A JP3705436B2 (ja) 2003-01-21 2003-01-21 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2003012569A JP3705436B2 (ja) 2003-01-21 2003-01-21 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
US10/542,000 US20060267890A1 (en) 2003-01-21 2004-01-21 Display device, display method, liquid crytal drive circuit, and liquid crystal drive method
PCT/JP2004/000482 WO2004066021A1 (ja) 2003-01-21 2004-01-21 表示装置および表示方法、液晶駆動回路および液晶駆動方法
CN 200480002551 CN1754117A (zh) 2003-01-21 2004-01-21 显示设备、显示方法、液晶驱动电路、和液晶驱动方法
EP20040703901 EP1586936A1 (en) 2003-01-21 2004-01-21 Display device, display method, liquid crystal drive circuit, and liquid crystal drive method

Publications (2)

Publication Number Publication Date
JP2004264325A true JP2004264325A (ja) 2004-09-24
JP3705436B2 JP3705436B2 (ja) 2005-10-12

Family

ID=32767336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003012569A Expired - Fee Related JP3705436B2 (ja) 2003-01-21 2003-01-21 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法

Country Status (5)

Country Link
US (1) US20060267890A1 (ja)
EP (1) EP1586936A1 (ja)
JP (1) JP3705436B2 (ja)
CN (1) CN1754117A (ja)
WO (1) WO2004066021A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006162927A (ja) * 2004-12-07 2006-06-22 Nanox Corp コレステリック液晶表示装置およびコレステリック液晶表示素子の駆動方法
JP2007065455A (ja) * 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 液晶表示装置
JP2011128440A (ja) * 2009-12-18 2011-06-30 Fujitsu Ltd 電圧供給回路及び表示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4470096B2 (ja) * 2003-12-24 2010-06-02 ソニー株式会社 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
GB2455127B (en) * 2007-11-30 2012-07-25 Hewlett Packard Development Co Reflective display
JP2012211982A (ja) * 2011-03-31 2012-11-01 Fujitsu Ltd 液晶表示装置及びその駆動方法
US9564099B2 (en) * 2014-03-10 2017-02-07 Lumotune Inc. Bistable display systems and methods
CN108335680B (zh) * 2018-01-29 2020-08-25 上海贝岭股份有限公司 显示驱动系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5748277A (en) * 1995-02-17 1998-05-05 Kent State University Dynamic drive method and apparatus for a bistable liquid crystal display
JP4081907B2 (ja) * 1998-04-15 2008-04-30 コニカミノルタホールディングス株式会社 液晶表示装置及び液晶表示素子の駆動方法
US6888522B1 (en) * 1999-03-31 2005-05-03 Minolta Co., Ltd. Information display apparatus
JP2001042286A (ja) * 1999-07-27 2001-02-16 Minolta Co Ltd 液晶表示素子の駆動方法及び液晶表示装置
JP2001100669A (ja) * 1999-09-30 2001-04-13 Minolta Co Ltd 情報表示装置、その駆動方法、及び携帯端末装置
US6812913B2 (en) * 2000-02-17 2004-11-02 Minolta Co., Ltd. Liquid crystal display driving method and liquid crystal display device
JP2001329265A (ja) * 2000-05-22 2001-11-27 Minolta Co Ltd 液晶表示素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006162927A (ja) * 2004-12-07 2006-06-22 Nanox Corp コレステリック液晶表示装置およびコレステリック液晶表示素子の駆動方法
JP4494180B2 (ja) * 2004-12-07 2010-06-30 ナノックス株式会社 コレステリック液晶表示装置およびコレステリック液晶表示素子の駆動方法
JP2007065455A (ja) * 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 液晶表示装置
JP2011128440A (ja) * 2009-12-18 2011-06-30 Fujitsu Ltd 電圧供給回路及び表示装置

Also Published As

Publication number Publication date
EP1586936A1 (en) 2005-10-19
JP3705436B2 (ja) 2005-10-12
WO2004066021A1 (ja) 2004-08-05
CN1754117A (zh) 2006-03-29
US20060267890A1 (en) 2006-11-30

Similar Documents

Publication Publication Date Title
US8144091B2 (en) Liquid crystal display element, driving method of the same, and electronic paper having the same
JP2004264325A (ja) 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
JP2005257999A (ja) 液晶表示素子およびその駆動方法
JP2004029477A (ja) 液晶表示装置の駆動方法及び液晶表示装置
JP4470096B2 (ja) 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
JP3891018B2 (ja) 液晶表示素子の駆動方法、駆動装置及び液晶表示装置
US6054973A (en) Matrix array bistable device addressing
US20050001972A1 (en) Bistable liquid crystal device having two drive modes
JPH0954299A (ja) 液晶表示装置
US7812803B2 (en) Driving method for cholesteric liquid crystal display
JP4705494B2 (ja) メモリ性液晶パネル
JP2002055327A (ja) 液晶表示装置及び液晶表示素子の駆動方法
JP2004309732A (ja) 液晶表示装置の駆動方法
JP2004094265A (ja) 液晶表示素子の駆動方法及び液晶表示装置およびそれを用いた反射型フィールドシーケンシャル・プロジェクタ
JP2005265869A (ja) 液晶表示装置
JP5346719B2 (ja) 液晶表示装置
JP2006350117A (ja) 表示装置および表示方法、並びに、液晶駆動回路および液晶駆動方法
JP5442455B2 (ja) 高性能スイッチング手段付きの液晶ディスプレイ装置
JP4809727B2 (ja) 単純マトリクスカラー液晶表示装置の駆動方法
JP2004347764A (ja) 液晶表示素子の駆動方法
JP4963997B2 (ja) メモリ性液晶表示装置
JP2004077502A (ja) 液晶表示装置の駆動方法
JP5272487B2 (ja) ドットマトリクス型の表示装置
JPH08101371A (ja) 液晶表示装置の駆動方法及び液晶表示装置
JPH07128643A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Effective date: 20041130

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050131

A131 Notification of reasons for refusal

Effective date: 20050323

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20050511

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20050602

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20050610

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050720

LAPS Cancellation because of no payment of annual fees