JP2008241484A - 半導体素子の試験装置および半導体素子の試験方法 - Google Patents

Abstract

【課題】半導体素子を回転させて２回の測定でプロービングテストを行うことによりプローブカードのプローブの数を減らせるとともに、プローブカードの製作コストを低減する半導体素子の試験装置および半導体素子の試験方法を提供する。
【解決手段】各端辺が略平行に対向する端辺を有し、隣接するふたつの端辺に設けられる複数の電極の配置が同じピッチである多角形の半導体素子のプロービングテストを２回に分けて行い、１回目の測定が終了するとプローブカードのプローブを半導体素子の電極から外し、半導体素子を所定の角度だけ回転させて、１回目の測定で測定しなかった電極にプローブを接触させて２回目の測定をする半導体素子の試験装置とその方法である。
【選択図】図１

Description

本発明は、プローブカードにより半導体素子の検査を行う技術に関する。

今日、ウェーハプロセス終了後に行うプロービングテスト（ＰＴ：Probing Test）では、微細加工されたプローブ（針状金属）を電極（パッド）に接触させて、半導体素子内部回路の検査を行い、良品／不良品の判定を行っている。

従来、図７（Ａ）（Ｂ）に示す方法によってプロービングテストが行われている。図７（Ａ）に示す半導体素子７１（ペリフェラル）は電極７２（本例では１６個）を外周に列状に配置されている。ペリフェラルの場合によく用いるプローブ７３（本例では１６本）はカンチレバーと呼ばれＬ字型の針を使用する。

また、図７（Ｂ）に示す半導体素子７４（エリアアレイ）は電極７５を面状（格子状）に配置されている。エリアアレイの場合によく用いるプローブ７６（本例では２１本）をパット（本例では２１本）上に垂直に立て使用する。

しかしながら、ウェーハ・プロセステクノロジの微細化が進むに連れて、電極サイズや電極ピッチがさらに小さく狭くなる傾向が強くなっている。そのために、上記図７（Ａ）（Ｂ）に示したプローブを小さくし、プローブ間のピッチも狭くしなければならなくなっている。

図８にペリフェラルに使用されるカンチレバーのプローブ先端の概略図を示す。図８は電極に配置されるプローブの間隔の関係を示す拡大図である。
プローブ８２はプローブカード８１を構成する基板配線８４に半田付けされている（半田部８３）。このようにプローブ８２先端径が小さく、プローブ８２間のピッチが狭いと基板配線８４に半田付けをすることが困難になるとともに半田が接触し易くなり、プローブ間隔（物理的な精度）を確保することが難しいという問題がある。

また、特許文献１によれば、電極ピッチの狭い端辺に関して複数回行う試験をし、縦横方向と対角線方向に移動して試験を行う提案がされている。
特許文献２によれば、９０度、１８０度単位で回転可能なプローバ装置を用いて、半導体素子の１端辺ごとに測定を行い、その測定結果を総合してテスト結果とする提案がされている。

特許文献３によれば、ＸＹ方向へ移動する機構により２回の測定を行う提案がされている。
特許文献４によれば、ウェーハに回転対象となるようなチップレイアウトを行い、ウェーハ中心を原点として回転させ試験を行う提案がされている。
特開平０９−１７２１４３号公報 特開平１１−２９７７７２号公報 特開２００５−１２７９０３号公報 特開２００５−３１７５６１号公報

本発明は上記のような実情に鑑みてなされたものであり、半導体素子を回転させて２回
の測定でプロービングテストを行うことによりプローブカードのプローブの数を減らせるとともに、プローブカードの製作コストを低減する半導体素子の試験装置および半導体素子の試験方法を提供することを目的とする。

本発明の態様のひとつは、半導体ウェーハに形成された半導体素子の複数の電極にプローブを接触させ前記半導体素子を試験する試験装置において、前記プローブは、前記半導体素子の４辺に並んで形成された電極のうち１つおきの電極の位置に対応して配置され、前記複数のプローブを一括して回転させる機構を有する構成でらる。

上記構成により半導体素子を回転させて２回の測定でプロービングテストを行うことができるため、プローブカードのプローブの数を減らせることができる。つまりプローブ間のピッチを従来よりも広くとることができる。そのため、プローブカードの製作コストを低減することができる。

好ましくは、前記複数のプローブの１つのプローブと隣接するプローブとの間隔は、前記電極の１つの電極と隣接する電極との間隔の２倍であってもよい。
好ましくは、前記機構は前記複数のプローブを一括して回転させた後に、前記半導体素子の４辺に並んで形成された電極のうち１つおきの前記電極とは別の電極の位置に前記プローブを対応して配置してもよい。
好ましくは、前記複数のプローブとは別に、前記半導体素子の４隅部の電極に対応する位置に配置された第２のプローブを有してもよい。

本発明は、半導体ウェハーに形成された半導体素子を試験する方法において、前記半導体素子に形成された複数の電極の数の半分の数のプローブを準備し、前記半導体素子の４辺に並んで形成された電極のうち、１つおきの電極に前記プローブを接触させ、前記半導体素子の１回目の試験を行ない、前記複数のプローブを一括して９０度回転させ、前記１回目の試験で前記プローブを接触させなかった残りの電極に前記プローブを接触させ、前記半導体素子の２回目の試験を行なう半導体素子の試験方法である。

上記方法により半導体素子を回転させて２回の測定でプロービングテストを行うことができるため、プローブカードのプローブの数を減らせることができる。つまりプローブ間のピッチを従来よりも広くとることができる。そのため、プローブカードの製作コストを低減することができる。

本発明によれば、半導体素子を回転させて２回の測定でプロービングテストを行うことによりプローブカードのプローブの数を減らせるとともに、プローブカードの製作コストを低減することも可能となる。

以下図面に基づいて、本発明の実施形態について詳細を説明する。
（原理説明）
本発明である複数の半導体素子はウェーハ上に形成され複数の電極を配設した多角形の形状である。その半導体素子の各端辺は略平行に対向する端辺を有し、隣接するふたつの端辺に沿って設けられる電極の配置が同じピッチであることを特徴としている。

上記のような半導体素子の試験を、プローブカードを備えた半導体素子の試験装置を用いてプロービングテストを行う。そして、このプロービングテストは２回の測定をするこ
とで半導体素子の全ての電極の測定を完了する。２回に測定を分けることで１回目と２回目で使用するプローブの本数を分けることができるため、プローブ間のピッチを広くすることができるようになる。

つまり、１回目の測定では、１回目で測定する電極に対応するプローブカードに設けられたプローブが接触して測定をする。その後、２回目の測定するために半導体素子を所定の角度だけ回転させる。そして１回目で測定しなかった電極にプローブを接触させて測定をすることができる。
上記のような構成の半導体素子と２回の測定を行う半導体素子の試験装置によりプロービングテストを行うことでプローブカードのプローブの数を減らせるとともに、プローブカードの製作コストを低減する。

（実施例１）
図１（Ａ）（Ｂ）にウェーハ上に形成された半導体素子の構造を示す。図１（Ａ）に示す図は半導体素子１の電極（パッド）が設けられている面からみた平面図である。図１（Ｂ）に示す図は図１（Ａ）に示した半導体素子１の中心点Ｃを中心にして９０度回転させた図である。

図１（Ａ）（Ｂ）に示した半導体素子１の形状は四角形であり、電極数が２０ピンある。また、各端辺（Ａ端辺：１ピン〜５ピンを有する端辺、Ｂ端辺：６ピン〜１０ピンを有する端辺、Ｃ端辺：１１ピン〜１５ピンを有する端辺、Ｄ端辺：１６ピン〜２０ピンを有する端辺）は、略平行に対向する端辺を有している。本例ではＡ端辺はＣ端辺と対向し、Ｂ端辺はＤ端辺と対向している。また、隣接するふたつの端辺に設けられる複数の電極２の配置が同じピッチである。つまり、本例Ａ端辺とＢ端辺の場合にはＡ端辺に設けられた電極２（１ピン〜５ピン）とＢ端辺に設けられた電極２（６ピン〜１０ピン）の位置が同じピッチで配置されている。そのため、Ｂ端辺が９０度回転してＡ端辺の位置に移動しても、Ａ端辺がＤ端辺に、Ｄ端辺がＣ端辺に、Ｃ端辺がＢ端辺に移動しても、電極２のピッチは変わらない。

また、図１（Ａ）に示した半導体素子１の電極２内に示した「１」は、１回目の測定場所を示している。Ａ端辺の測定個所は１、３、５ピン、Ｄ端辺の測定個所は１７、１９ピン、Ｃ端辺の測定個所は１１、１３、１５ピン、Ｂ端辺の測定個所は７、９ピンを測定する。本例では１ピンおきに測定位置を割り付けている。

図１（Ｂ）に示した半導体素子１の電極２内に示した「２」は、２回目の測定場所を示している。２回目の測定は、１回目の測定が終了した後、ウェーハ上の半導体素子１を９０度時計方向に回転し、その後に２回目の測定をする。このとき、２回目の測定位置が１回目の測定位置とずれるように設計されている。

Ａ端辺の測定場所は２、４ピン、Ｄ端辺の測定場所は１６、１８、２０ピン、Ｃ端辺の測定場所は１２、１４ピン、Ｂ端辺の測定場所は６、８、１０ピンを測定する。１ピンおきに測定位置を割り付けている。

この時の電極２間のピッチをａとしている。また、各端辺の両端の電極２の間隔（例えば、ピン５とピン６）をｂとしている。このように電極ピッチを決めることで効率のよい試験が実施できる。

図２に示すプローブカード３は上記説明した半導体素子１の試験用のプローブカードの構成を示した図である（プローブ位置の上方向からの透視図）。また、図２はプロービングテスト時のプローブと電極との接触状況を示す平面図である。図２に示したプローブカ
ードは図１に示した２０ピンの半導体素子１の電極２に対してプローブ４ａ〜４ｊを配置したものである。プローブ４ａ〜４ｊのピッチｄは、図１（Ａ）（Ｂ）の電極ピッチａの２倍の距離としている。また、１個置きにプローブ４ａ〜４ｊが設けられ、プローブ４ａ〜４ｊの配置は図１（Ａ）（Ｂ）の半導体素子１の電極２の測定状態に対応できるように設計されている。

本例では１回目の測定後に時計方向に９０度ウェーハが回転して図１（Ａ）から（Ｂ）に移行するため、隣接するプローブカードの端辺には２回で全ての測定ができるようにプローブが設置されている。
上記プローブの構成により２０ピンを測定する場合でも１０本のプローブで測定が可能となる。

（実施例２）
図３に１００ピンの半導体素子３１に対する電極３２と電極３３（１〜１００ピン）の配置の実施例を示す。図３に示す電極３２と電極３３のうち１回目に測定する電極は、狭ピッチ部の奇数番号の電極３２と共通部の共通電極３３が該当する。

また、半導体素子３１の狭ピッチ部の電極ピッチをｎとしている。共通部は、通常ワイヤボンディングの組立性を考慮して電極ピッチが緩められている。本例では共通部のピッチの値を２ｎとしている。また、この共通部には１回目と２回目の測定で共通に使用する電極３３として、電源、グランド、モード端子、リセット端子、発振子、コンデンサ用端子、を割り当てている。

また、電極３３以外にも、半導体素子３１の機能に応じて必要となる電極を割り当てることが可能である。さらに狭ピッチ部には、入力、出力、入出力を自由に設定することができる。

図４に図３に示した１００ピンの半導体素子３１を９０度回転させて２回目の測定する場合の測定場所を示す。２回目に測定する電極は、狭ピッチ部の偶数番号の電極３２と共通部の共通電極３３が該当する。

半導体素子の試験装置に設けられるプローブカードには、共通部の電極３３（本例では半導体素子の４隅部）に接触させるための狭ピッチ部の複数のプローブとは別に、電極３３に対応する位置に配置された第２のプローブを配置する。

上記のように、実施例１と異なり半導体素子に共通部とプローブカードに第２のプローブを設けることで効率よい測定が可能になる。
なお、２回目の測定が終わると、全ての電極３２、３３の測定が終了となり、１回目と２回目の測定結果を総合して該当半導体素子３１の良否判定を行う。

（実施例３）
図５に上記実施例１、２に示した半導体素子の試験を行うための半導体素子の試験装置の構成を示した図である。図５に示す半導体素子の試験装置５０は、テスタ装置５１、ウェーハプローバ装置５２などを備えた構成である。

テスタ装置５１は、プローブカード５４に対してウェーハ５５を回転、平行および垂直に移動させる機構を備えているウェーハプローバ装置５２によって所定の位置に支持されたウェーハ５５に対して、ウェーハ５５上の半導体素子の電気特性を検査する。また、テスタ装置５１から制御されるテストヘッド５９が、ウェーハプローバ装置５２の上方に配置されている。テストヘッド５９の下部にはプローブカード５４と接続するためのパフォーマンスボード５１０（基板）とコンタクトピン５１１が取り付けられている。

ウェーハプローバ装置５２は、プローブカード５４、ウェーハ搬送部５６、ウェーハチャック５７、ステージ部５８（Ｘ／Ｙ／Ｚ・θ駆動機構）などから構成されている。
プローブカード５４は、ステージ部５８に配置されたウェーハ５５上の各半導体素子にプローブを接触させてテスタ装置５１から出力されるテスタ信号を入力するとともに、テスタ信号を受けて半導体素子から出力されるリターン信号（テスタ信号に対する半導体素子からの返信信号）を受信するものである。ここで、プローブカード５４は実施例１、２で説明したプローブカードと同じものである。つまり、半導体素子を回転させ、２回の測定で各半導体素子の測定を完了するように設計されたプローブカードである。

ウェーハ搬送部５６は試験対象であるウェーハ５５を搬送してステージ部５８にセットし、試験終了後にセットしたウェーハ５５をステージ部５８から取り外して移動する。
ウェーハチャック５７はウェーハ５５をバキュームして固定するものである。

ステージ部５８は、基台上を水平方向に移動する水平駆動部（ＸＹ方向機構）を備え、さらに水平駆動部は後述する垂直駆動部、支持部、回転駆動部、ステージを、水平方向に移動させる。基台はウェーハプローバ装置５２の最下部に配置している台座である。

支持部は、回転駆動部、ステージを水平駆動部上で支えるシャフトなどである。垂直駆動部（Ｚ方向機構）は、水平駆動部の高さを調節することにより、支持部、回転駆動部、ステージを垂直方向（Ｚ方向）に移動させる。回転駆動部（回転機構）は、ステージを載せた状態で、支持部上で回転するターンテーブル（回転板）である。ステージは、その上部にウェーハ５５を載せるためのウェーハ載置台である。

上記構成の半導体素子の試験装置５０は、ウェーハプローバ装置５２に、各端辺が略平行に対向する端辺を有して隣接するふたつの前記端辺に沿って設けられ、複数の電極のピッチが同じである多角形の半導体素子をセットする。

次に、ウェーハプローバ装置５２のプローブカードのプローブを１回目に測定する電極に接触させ、１回目のテストパターンに従ってテスタ装置５１により測定をする。ここで、プローブカードは、半導体素子の各端辺に設けられた電極に対向してプローブが設けられ、１回目の測定と前記２回目の測定において異なる場所の電極にプローブが接触する構造である。なお、プローブのピッチが電極のピッチの２倍にしてもよい。

１回目の測定が終了するとテスタ装置５１に１回目の測定結果をメモリなどに蓄積する。
ウェーハプローバ装置５２によりウェーハ５５に形成された半導体素子の電極とプローブカード５４のプローブが接触しないように移動して半導体素子を所定の角度だけ回転させる。

次に、１回目に測定しなかった電極にプローブを接触させて２回目の測定を２回目のテストパターンに従って前記テスタ装置５１もメモリなどに２回目の測定結果を蓄積する。
１回目と２回目の測定結果に基づいてテスタ装置５１が半導体素子の良否を判定する。電極間のピッチの狭い狭ピッチ部と狭ピッチ部に設けられた電極間のピッチより広いピッチである共通部を設けた半導体素子のプロービングテストを行う前記プローブカードであり、狭ピッチ部に設けられた電極は２回に分けて測定をし、共通部は２回の測定をする。

図６の半導体素子の試験フローを用いて試験方法について説明する。最初、プローブカード５４が装着されているテストヘッド５９が固定され、駆動部はウェーハ５５を載せるステージ部５８側にある。

ステップＳ６１では、ウェーハ搬送部５６によってＸ／Ｙ／Ｚ・θ駆動機構を備えているステージ部５８へウェーハ５５を装着する。ウェーハ５５の主面を水平に保った状態で載置してウェーハチャック５７により吸着して固定する。

ステップＳ６２ではウェーハの位置補正を行う。ステップＳ６１で配置したウェーハ５５の位置を適切な位置にするためステージ部５８によりウェーハ位置を決定する。このウェーハプローバ装置５２内の回転機構４は１万分の数度の精度で回動が可能という高精度回転のみではなく、例えば１度という低精度で９０度、１８０度という大きな角度を高速回転させることが可能な回転機構である。また、回転方向も、順方向、逆方向に任意に切り替えることが可能である。また、具体的には、回転角の微調整を行う低速高精度回転、方向転換を行う高速低精度回転が可能な別々のモータを回転機構内にそれぞれ備えている。

ステップＳ６３ではウェーハ５５上に形成される半導体素子の電極にプローブを接触させる。このとき１回目の測定をするため１回目の測定対象の電極にプローブを接触させる。

ステップＳ６４では１回目の測定を行う。テスタ装置５１には測定を制御するためにテストパターンを記録した制御部を備えている。制御部はＣＰＵ、メモリなどを備えており、メモリに記録された１回目のテストパターンに基づいて１回目の測定をする。１回目に測定する電極にプローブから１回目のテスタ信号を送信し、その後半導体素子から出力される１回目のリターン信号（テスタ信号に対する半導体素子からの返信信号）を制御部が受信する。また、制御部は１回目と２回目の測定経路を切り替える機能を有している。

ステップＳ６５ではテスタ装置５１に１回目の測定データを蓄積する。ステップＳ６４で測定した測定結果を上記制御部のメモリの１回目の測定データを蓄積する部分に記録する。

１回目のテストパターンに従って１回目の測定が完了するとウェーハ５５を垂直方向に下方向に移動させウェーハとプローブとを離間する。
ステップＳ６６ではウェーハ５５を回転させる。回転機構の方向転換用のステッピングモータなどを駆動させることによって、回転させる。この方向転換による回転は大まかなものでもよい。

なお、実施例１、２では回転機構の専用モータを駆動させることでウェーハを９０度単位で高速に回転させることで２回の測定が可能である。
別の例として、４５度単位の回転を２回連続して実施することで９０度の高速回転を行ってもよい。さらに、２回の測定は必ずしも９０度回転しなくてもよく、半導体素子の形状に合った角度回転させればよい。

ステップＳ６７ではウェーハ５５の位置補正を行う。ステップＳ６２と同じようにウェーハ５５の配置を補正する。
ステップＳ６８ではウェーハ５５の電極にプローブを接触させる。このとき２回目測定をするため２回目の測定対象の電極にプローブを接触させる。

ステップＳ６９では２回目の測定を行う。制御部のメモリに記録された２回目のテストパターンに基づいて２回目の測定をする。２回目に測定する電極にプローブから２回目の測定用テスタ信号を送信し、その後半導体素子から出力される２回目のリターン信号を制御部が受信する。

ステップＳ６１０ではテスタ装置５１に２回目の測定データを蓄積する。ステップＳ６９で測定した測定結果を上記制御部のメモリの２回目の測定データを蓄積する部分に記録する。

２回目のテストパターンに沿って２回目の測定が完了するとウェーハ５５を垂直方向に下方向に移動させウェーハとプローブとを離間する。
ステップＳ６１１ではテスタ装置５１側で１回目と２回目の測定結果を統合して、半導体素子の良否を出力する。２回目の測定が終わると、全ての電極を測定終了となる。

ステップＳ６１２ではウェーハ上に形成された複数の半導体素子の測定を行ったかを判定する。もし全ての半導体素子の測定が終了していればステップＳ６３に移行して必要な回数実施して、ウェーハ上の全ての半導体素子の測定をして良否判断を行う。全ての測定が完了していればステップＳ６１３に移行する。

ステップＳ６１３では測定が終了したウェーハ５５をステージ部５８から取り外し、ウェーハ搬送部５６によって移動する。
ステップＳ６１４では全てのウェーハ５５の測定をしたかを判定する。全ての枚数分測定が完了していれば測定を終了する。まだ、全ての測定が完了していなければステップＳ６１に移行する。

なお、検査対象となる電極列を所定の位置に配置する際に必要となる位置情報は、基準となる電極を予め設定して、２回目以降のプロービングテスト時に接触する電極列の基準電極がどの座標に位置するかを制御部のメモリに記録しておく。

なお、ウェーハプローバ装置５２にもＣＰＵなどを有する制御部を備えており、各種駆動機構によって移動されたステージがどの位置にあるか、次に必要となる移動量、移動方向を計算する。

また、本半導体素子試験の全ての処理を行うためのプログラムを記録媒体に記録し、このプログラムを読み出すことのできる情報処理装置（コンピュータ）を、上記テスタ装置５１とウェーハプローバ装置５２の制御部に代えて用いるようにしてもよい。また、情報処理装置の演算装置（ＣＰＵやＭＰＵ）が、記録媒体に記録されているプログラムを読み出して処理を実行する。従って、このプログラム自体が処理を実現するといえる。

ここで、上記の情報処理装置としては、一般的なコンピューター（ワークステーションやパソコン）の他に、コンピューターに装着される、機能拡張ボードや機能拡張ユニットを用いることができる。

また、上記のプログラムとは、処理を実現するソフトウェアのプログラムコード（実行形式プログラム、中間コードプログラム、ソースプログラム等）のことである。このプログラムは、単体で使用されるものでも、他のプログラム（ＯＳ等）と組み合わせて用いられるものでもよい。また、このプログラムは、記録媒体から読み出された後、装置内のメモリ（ＲＡＭ等）にいったん記憶され、その後再び読み出されて実行されるようなものでもよい。

また、プログラムを記録させる記録媒体は、情報処理装置と容易に分離できるものでもよいし、装置に固定（装着）されるものでもよい。さらに、外部記憶機器として装置に接続するものでもよい。

このような記録媒体としては、ビデオテープやカセットテープ等の磁気テープ、フロッピー（登録商標）ディスクやハードディスク等の磁気ディスク、ＣＤ−ＲＯＭ、ＭＯ、ＭＤ、ＤＶＤ、ＣＤ−Ｒ等の光ディスク（光磁気ディスク）、ＩＣカード、光カード等のメモリカード、マスクＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュＲＯＭ等の半導体メモリなどを適用できる。

また、ネットワーク（イントラネット・インターネット等）を介して情報処理装置と接続されている記録媒体を用いてもよい。この場合、情報処理装置は、ネットワークを介するダウンロードによりプログラムを取得する。すなわち、上記のプログラムを、ネットワーク（有線回線あるいは無線回線に接続されたもの）等の伝送媒体（流動的にプログラムを保持する媒体）を介して取得するようにしてもよい。

なお、ダウンロードを行うためのプログラムは、装置内（あるいは送信側装置・受信側装置内）にあらかじめ記憶されていることが好ましい。
また、本発明は、上記実施の形態に限定されるものでなく、本発明の要旨を逸脱しない範囲内で種々の改良、変更が可能である。

（付記１）
半導体ウェーハに形成された半導体素子の複数の電極にプローブを接触させ前記半導体素子を試験する試験装置において、
前記プローブは、前記半導体素子の４辺に並んで形成された電極のうち１つおきの電極の位置に対応して配置され、
前記複数のプローブを一括して回転させる機構を有する
ことを特徴とする半導体素子の試験装置。

（付記２）
前記複数のプローブの１つのプローブと隣接するプローブとの間隔は、前記電極の１つの電極と隣接する電極との間隔の２倍であることを特徴とする付記１に記載の半導体素子の試験装置。

（付記３）
前記機構は前記複数のプローブを一括して回転させた後に、前記半導体素子の４辺に並んで形成された電極のうち１つおきの前記電極とは別の電極の位置に前記プローブを対応して配置することを特徴とする付記１又は２に記載の半導体素子の試験装置。

（付記４）
前記複数のプローブとは別に、前記半導体素子の４隅部の電極に対応する位置に配置された第２のプローブを有することを特徴とする付記１乃至３のいずれか１項に記載の半導体素子の試験装置。

（付記５）
半導体ウェハーに形成された半導体素子を試験する方法において、
前記半導体素子に形成された複数の電極の数の半分の数のプローブを準備し、
前記半導体素子の４辺に並んで形成された電極のうち、１つおきの電極に前記プローブを接触させ、前記半導体素子の１回目の試験を行ない、
前記複数のプローブを一括して９０度回転させ、前記１回目の試験で前記プローブを接触させなかった残りの電極に前記プローブを接触させ、前記半導体素子の２回目の試験を行なう
ことを特徴とする半導体素子の試験方法。

（付記６）
前記ウェーハを移動または回転したときに前記ウェーハの位置補正を行うステップを設けることを特徴とする付記５の半導体素子の試験方法。

（Ａ）半導体素子の電極の配置と１回目の測定場所を示した図である（２０ピンでの実施例）。（Ｂ）半導体素子の電極の配置と１回目と２回目の測定場所を示した図である（時計方向に９０度回転した後の状態の実施例） ２０ピンの半導体素子に対するプローブ配置を示し、プローブのピッチを示した模式図である。 １００ピンの半導体素子に対する電極配置を示し、１回目に測定する奇数端子と共通端子を示した平面図である。 １００ピンの半導体素子に対する電極配置を示し、２回目に測定する偶数端子と共通端子を示した平面図である。 半導体素子の試験装置の構成を示す図である。 半導体素子の試験方法のフローを示す図である。 （Ａ）従来のペリフェラルの電極にプローブを接触させて測定する場合の模式図である。（Ｂ）従来のエリアアレイの電極にプローブを接触させて測定する場合の模式図である。 従来のプローブ先端と基板上の配線にはんだ付けを行った平面図である。

符号の説明

１、３１ 半導体素子
２、３２、３３ 電極
３ プローブカード
４ プローブ
５０ 半導体素子の試験装置
５１ テスタ装置
５２ ウェーハプローバ装置
５４ プローブカード
５５ ウェーハ
５６ ウェーハ搬送部
５７ ウェーハチャック
５８ ステージ部
５９ テストヘッド
５１０ パフォーマンスボード
５１１ コンタクトピン
７１ ペリフェラル
７２、７５ 電極
７３、７６ プローブ
７４ エリアアレイ
８１ プローブカード
８２ プローブ
８３ 半田部
８４ 基板配線

Claims (5)

1. 半導体ウェーハに形成された半導体素子の複数の電極にプローブを接触させ前記半導体素子を試験する試験装置において、
   前記プローブは、前記半導体素子の４辺に並んで形成された電極のうち１つおきの電極の位置に対応して配置され、
   前記複数のプローブを一括して回転させる機構を有する
   ことを特徴とする半導体素子の試験装置。
2. 前記複数のプローブの１つのプローブと隣接するプローブとの間隔は、前記電極の１つの電極と隣接する電極との間隔の２倍であることを特徴とする請求項１に記載の半導体素子の試験装置。
3. 前記機構は前記複数のプローブを一括して回転させた後に、前記半導体素子の４辺に並んで形成された電極のうち１つおきの前記電極とは別の電極の位置に前記プローブを対応して配置することを特徴とする請求項１又は２に記載の半導体素子の試験装置。
4. 前記複数のプローブとは別に、前記半導体素子の４隅部の電極に対応する位置に配置された第２のプローブを有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子の試験装置。
5. 半導体ウェハーに形成された半導体素子を試験する方法において、
   前記半導体素子に形成された複数の電極の数の半分の数のプローブを準備し、
   前記半導体素子の４辺に並んで形成された電極のうち、１つおきの電極に前記プローブを接触させ、前記半導体素子の１回目の試験を行ない、
   前記複数のプローブを一括して９０度回転させ、前記１回目の試験で前記プローブを接触させなかった残りの電極に前記プローブを接触させ、前記半導体素子の２回目の試験を行なうことを特徴とする半導体素子の試験方法。