JP2008225675A - 電子制御装置 - Google Patents

Abstract

【課題】マイクロコンピュータの負荷を増加させることなく、Ａ／Ｄ変換器の変換が実施されたか否かを判定することできる電子制御装置を提供する。また、ＤＭＡコントローラを備えている場合、さらに、ＤＭＡコントローラが異常か否かを判定することができる電子制御装置を提供する。
【解決手段】本発明の制御装置７は、ＣＰＵ７００と、ＲＡＭ７０２と、ＤＭＡＣ７０４と、Ａ／Ｄ変換器７０５とを備えている。Ａ／Ｄ変換器７０５は、変換結果と変換実施回数の情報である識別子とを変換レジスタ７０５ｄ〜７０５ｆに保存する。変換結果と識別子は、ＤＭＡＣ７０４によって、ＣＰＵ７００を介さずにＲＡＭ７０２に転送される。ＣＰＵ７００は、ＲＡＭ７０２内に保存されている変換結果を読込む際に、識別子の値を識別子の期待値と比較することで、負荷を増加させることなく、ＤＭＡＣ７０４及びＡ／Ｄ変換器７０５の異常の有無を判定することができる。
【選択図】図２

Description

本発明は、マイクロコンピュータと、Ａ／Ｄ変換器とを備えた電子制御装置に関する。

従来、マイクロコンピュータと、アナログ信号をデジタル信号に変換するＡ／Ｄ変換器とを備えた電子制御装置として、例えば特開２０００−２２０５１７号公報に開示されている電子制御装置がある。

この電子制御装置は、ＣＰＵを備えた１チップマイコンと、Ａ／Ｄ変換回路を備えた入出力処理用ＩＣとから構成されている。Ａ／Ｄ変換回路には、アナログ信号を出力する複数のアナログセンサが接続されている。１チップマイコンは、複数あるアナログセンサのうち、入力を要求するアナログセンサの接続されたチャンネルを選択するためのチャンネル選択データを、入出力処理用ＩＣに対して出力する。入出力処理用ＩＣは、チャンネル選択データに従って、選択されたチャンネルに接続されているアナログセンサのアナログ信号をデジタル信号に変換するとともに、選択したチャンネルのデータを１チップマイコンに返送する。１チップマイコンは、自らが出力したチャンネル選択データと、入出力処理用ＩＣから返送された、選択したチャンネルのデータとを照合する。これにより、Ａ／Ｄ変換回路がチャンネル選択データに基づいて正しく変換しているか否かを判定することができる。また、１チップマイコンは、ＲＡＭと、ＲＡＭへ直接データを転送するＤＭＡ（ＤｉｒｅｃｔＭｅｍｏｒｙ Ａｃｃｅｓｓ）とを備えている。そのため、Ａ／Ｄ変換回路によって変換されたデータを、ＣＰＵを介することなくＲＡＭに転送し保存することができる。
特開２０００−２２０５１７号公報

ところで、前述した電子制御装置では、Ａ／Ｄ変換回路が、チャンネル選択データに基づいて正しく変換しているか否かを判定することはできるが、変換自体が実施されているか否かを判定することはできない。また、ＤＭＡが故障して変換されたデータがＲＡＭに転送されなかった場合、ＣＰＵが介在していないため、異常を検出することもできない。この場合、ＤＭＡが故障しているか否かを、ＣＰＵに判定させることも考えられるが、ＣＰＵの負荷を増加させてしまうという問題があった。

本発明はこのような事情に鑑みてなされたものであり、マイクロコンピュータの負荷を増加させることなく、Ａ／Ｄ変換器の変換が実施されたか否かを判定することできる電子制御装置を提供することを目的とする。また、ＤＭＡコントローラを備えている場合、さらに、ＤＭＡコントローラが異常か否かを判定することができる電子制御装置を提供することを目的とする。

課題を解決するための手段及び発明の効果

そこで、本発明者は、この課題を解決すべく鋭意研究し試行錯誤を重ねた結果、Ａ／Ｄ変換器が、変換されたデジタル値とともに、変換実施回数の情報を出力することで、マイクロコンピュータが、変換実施回数の情報に基づいて異常の有無を判定できることを思いつき、本発明を完成するに至った。

すなわち、請求項１に記載の電子制御装置は、入力されたアナログ値をデジタル値に変換して出力するＡ／Ｄ変換器と、Ａ／Ｄ変換器の出力するデジタル値に基づいて制御対象を制御するマイクロコンピュータとを備えた電子制御装置において、Ａ／Ｄ変換器は、変換されたデジタル値とともに、変換実施回数の情報を出力し、マイクロコンピュータは、変換実施回数の情報に基づいて異常の有無を判定することを特徴とする。

この構成によれば、Ａ／Ｄ変換器は、変換されたデジタル値とともに、その変換実施回数に関する情報を出力する。Ａ／Ｄ変換器が変換を実施していれば、変換実施回数の情報は、その都度更新される。そのため、変換されたデジタル値を読込む際に、変換実施回数の情報を確認することで、マイクロコンピュータの負荷を増加することなく、変換が実施されたか否かを判定することができる。具体的には、変換実施回数の情報が更新されていなければ、Ａ／Ｄ変換器の故障等により、変換が実施されていないものと判定することができる。

請求項２に記載の電子制御装置は、請求項１に記載の電子制御装置において、さらに、Ａ／Ｄ変換器は、変換されたデジタル値を記憶するレジスタを有し、変換実施回数の情報は、変換されたデジタル値の記憶されたレジスタ内の空き領域に記憶されていることを特徴とする。この構成によれば、変換実施回数に関する情報を記憶する領域を新たに設ける必要がない。そのため、Ａ／Ｄ変換器の構成を複雑にすることなく、変換実施回数の情報を効率よく出力することができる。

請求項３に記載の電子制御装置は、請求項２に記載の電子制御装置において、さらに、Ａ／Ｄ変換器は、変換されたデジタル値を記憶した後、変換実施回数の情報を更新し記憶することを特徴とする。この構成によれば、変換されたデジタル値に対応する変換実施回数を確実に記憶することができる。

請求項４に記載の電子制御装置は、請求項１〜３のいずれかに記載の電子制御装置において、さらに、メモリと、Ａ／Ｄ変換器の出力する変換されたデジタル値と変換実施回数の情報とを、マイクロコンピュータを介さずにメモリに転送するＤＭＡコントローラとを備え、マイクロコンピュータは、メモリに転送された変換実施回数の情報に基づいて異常の有無を判定することを特徴とする。

この構成によれば、Ａ／Ｄ変換器は、変換されたデジタル値とともに、その変換実施回数に関する情報を出力する。Ａ／Ｄ変換器が変換を実施していれば、変換実施回数の情報は、その都度更新される。変換されたデジタル値と変換実施回数の情報は、ＤＭＡコントローラによって、マイクロコンピュータを介さずにメモリに転送される。そのため、メモリに転送された変換されたデジタル値を読込む際に、変換実施回数の情報を確認することで、マイクロコンピュータの負荷を増加することなく、変換が実施されたか否かを判定することができる。また、ＤＭＡコントローラが故障していても、マイクロコンピュータは、変換実施回数の情報のみを確認すればよく、ＤＭＡコントローラ自体を確認する必要はない。そのため、マイクロコンピュータの負荷を増加することなく、ＤＭＡコントローラが異常か否かをも判定することができる。具体的には、変換実施回数の情報が更新されていなければ、Ａ／Ｄ変換器及びＤＭＡコントローラの少なくともいずれかの故障等により、変換が実施されていないものと判定することができる。

請求項５に記載の電子制御装置は、請求項４に記載の電子制御装置において、さらに、メモリは、Ａ／Ｄ変換器の出力する変換されたデジタル値と変換実施回数の情報とを複数回分記憶する所定領域を有し、ＤＭＡコントローラは、変換されたデジタル値と変換実施回数の情報とを、メモリ内の所定領域にそれぞれ転送することを特徴とする。この構成によれば、変換されたデジタル値と変換実施回数に関する情報とを、複数回分記憶しておくことができる。そのため、どの時点で異常が発生したか、時間の流れに沿って確認することができる。

次に実施形態を挙げ、本発明をより詳しく説明する。本実施形態では、本発明に係る電子制御装置を、ステアリングホイールの操舵を補助する電動パワーステアリング装置に適用した例を示す。

（第１実施形態）
まず、図１及び図２を参照して電動パワーステアリング装置の構成について説明する。ここで、図１は、第１実施形態における電動パワーステアリング装置の構成図である。図２は、制御装置のブロック図である。

図１に示すように、電動パワーステアリング装置１は、トルクセンサ２と、車速センサ３と、操舵角センサ４と、モータ５と、減速装置６と、制御装置７（電子制御装置）とから構成されている。

ステアリングホイール８は、ステアリングシャフト９の一端部に固定されている。ステアリングシャフト９の他端部には、ピニオンギア（図略）が形成されている。ピニオンギアは、ステアリングギアボックス１０内に収容されるラック１１と噛合している。ラック１１の両端部には、タイロッド１２及びナックルアーム１３を介して、タイヤ１４の装着された車輪１５が取付けられている。

トルクセンサ２は、ステアリングホイール８の操舵トルクに応じたアナログ値、具体的にはアナログ電圧を出力するセンサである。トルクセンサ２は、ステアリングシャフト９に設置されている。車速センサ３は、車両の速度に応じたアナログ値、具体的にはアナログ電圧を出力するセンサである。車速センサ３は、車輪１５の近傍に設置されている。操舵角センサ４は、ステアリングホイール８の操舵角に応じたアナログ値、具体的にはアナログ電圧を出力するセンサである。操舵角センサ４は、トルクセンサ２よりもステアリングホイール８側のステアリングシャフト９に設置されている。

モータ５は、ステアリングホイール８の操舵を補助するトルクを発生する装置である。減速装置６は、モータ５の回転を減速し、発生したトルクをステアリングシャフト９に伝達する装置である。モータ５は、トルクセンサ２よりも反ステアリングホイール８側の設置された減速装置６を介して、ステアリングシャフト９に噛合されている。

制御装置７は、トルクセンサ２、車速センサ３及び操舵角センサ４の出力に基づいて、ステアリングホイール８の操舵を補助するためのトルクを発生するようにモータ５を制御する装置である。図２に示すように、制御装置７は、１チップマイコン７０と、電流制御部（図略）とから構成されている。

１チップマイコン７０は、ＣＰＵ７００（マイクロコンピュータ）と、ＲＯＭ７０１と、ＲＡＭ７０２（メモリ）と、タイマ７０３と、ＤＭＡＣ７０４（ＤＭＡコントローラ）と、Ａ／Ｄ変換器７０５とから構成されている。

ＣＰＵ７００は、Ａ／Ｄ変換器７０５によってデジタル値に変換されたトルクセンサ２、車速センサ３及び操舵角センサ４の出力に基づいて、モータ５に流す電流を指示するための電流指令を演算し、対応する制御信号を出力するブロックである。また、変換実施回数の情報に基づいて、ＤＭＡＣ７０４やＡ／Ｄ変換器７０５の異常の有無を判定するブロックでもある。ＣＰＵ７００のアドレスバス及びデータバスは、バス７０６に接続されている。また、制御信号出力端子は、電流制御部に接続されている。

ＲＯＭ７０１は、ＣＰＵ７００を動作させるためのプログラムが保存される読出しのみ可能な記憶ブロックである。ＲＡＭ７０２は、Ａ／Ｄ変換器７０５によって変換されたデジタル値や変換実施回数の情報、ＣＰＵ７００によって演算された演算結果等を一時的に保存しておく記憶ブロックである。ＲＯＭ７０１及びＲＡＭ７０２のアドレスバス及びデータバスは、バス７０６にそれぞれ接続されている。

タイマ７０３は、Ａ／Ｄ変換器７０５に変換の開始を要求するための変換開始信号を所定周期であるＡ／Ｄ変換周期毎に出力するブロックである。タイマ７０３のアドレスバス及びデータバスは、バス７０６に接続されている。また、変換開始信号出力端子は、Ａ／Ｄ変換器７０５に接続されている。

ＤＭＡＣ７０４は、Ａ／Ｄ変換器７０５の出力する変換終了信号に従って、変換されたデジタル値と変換実施回数の情報とを、ＣＰＵ７００を介さずにＲＡＭ７０２に転送するブロックである。ＤＭＡＣ７０４のアドレスバス及びデータバスは、バス７０６に接続されている。また、変換終了信号入力端子は、Ａ／Ｄ変換器７０５に接続されている。

Ａ／Ｄ変換器７０５は、トルクセンサ２、車速センサ３及び操舵角センサ４の出力するアナログ電圧をデジタル値に変換し、変換実施回数の情報とともに出力するブロックである。Ａ／Ｄ変換器７０５は、チャンネル選択部７０５ａと、Ａ／Ｄ変換部７０５ｂと、Ａ／Ｄ変換制御部７０５ｃと、変換結果レジスタ７０５ｄ〜７０５ｆと、バスインタフェース７０５ｇとから構成されている。

チャンネル選択部７０５ａは、Ａ／Ｄ変換制御部７０５ｃの出力するチャンネル選択信号に従って、複数あるチャンネルの中から１つのチャンネルを選択し、そのチャンネルに入力されているアナログ電圧を出力するブロックである。チャンネル選択部７０５ａのアナログ入力端子は、１チップマイコン７０のアナログ入力端子Ｃｈ０、Ｃｈ１、Ｃｈ２を介して、トルクセンサ２、車速センサ３及び操舵角センサ４にそれぞれ接続されている。また、チャンネル選択信号入力端子は、Ａ／Ｄ変換制御部７０５ｃに接続されている。さらに、アナログ出力端子は、Ａ／Ｄ変換部７０５ｂに接続されている。

Ａ／Ｄ変換部７０５ｂは、チャンネル選択部７０５ａの出力するアナログ電圧を１２ビットのデジタル値に変換して出力するブロックである。Ａ／Ｄ変換部７０５ｂのアナログ入力端子は、チャンネル選択部７０５ａのアナログ出力端子に接続されている。また、デジタル出力端子は、Ａ／Ｄ変換制御部７０５ｃに接続されている。

Ａ／Ｄ変換制御部７０５ｃは、タイマ７０３の出力する変換開始信号に従って、予め設定された選択順にチャンネル選択信号を出力するブロックである。また、Ａ／Ｄ変換部７０５ｂによって変換されたデジタル値を変換結果レジスタ７０５ｄ〜７０５ｆに書込むブロックでもある。さらに、全てのチャンネルの変換が終了すると、変換終了信号を出力するとともに、変換結果レジスタ７０５ｄ〜７０５ｆ内の所定領域に変換実施回数の情報を書込むブロックでもある。Ａ／Ｄ変換制御部７０５ｃの変換開始信号入力端子は、タイマ７０３の変換開始信号出力端子に、チャンネル選択信号出力端子は、チャンネル選択部７０５ａのチャンネル選択信号入力端子に、変換終了信号出力端子は、ＤＭＡＣ７０４の変換終了信号入力端子にそれぞれ接続されている。また、Ａ／Ｄ変換制御部７０５ｃは、変換結果レジスタ７０５ｄ〜７０５ｆに接続されている。

変換結果レジスタ７０５ｄ〜７０５ｆは、変換されたデジタル値や変換実施回数の情報を、チャンネル毎に一時的に保存しておく、それぞれ１６ビットの記憶ブロックである。変換結果レジスタ７０５ｄ〜７０５ｆの１２ビットの領域に、変換されたデジタル値が保存される。そして、空き領域である残りの４ビットの領域に、変換実施回数の情報が識別子として保存される。つまり、識別子として、０〜１５の値を用いることができる。変換結果レジスタ７０５ｄ〜７０５ｆは、バスインタフェース７０５ｇを介してバス７０６にそれぞれ接続されている。

電流制御部は、ＣＰＵ７００の出力する制御信号に基づいてモータ５に流れる電流を制御するブロックである。電流制御部は、モータ５に流れる電流が電流指令と一致するように、モータ５に供給する電圧を制御する。

次に、図２〜図８を参照して電動パワーステアリング装置の動作について説明する。ここで、図３は、変換結果及び識別子が保存されるＲＡＭの所定領域を説明するための説明図である。図４は、ＣＰＵの動作を説明するためのフローチャートである。図５は、制御装置の動作を説明するためのタイムチャートである。図６は、図５におけるｔ１のときのＲＡＭ内の識別子の値を説明するための説明図である。図７は、図５におけるｔ２のときのＲＡＭ内の識別子の値を説明するための説明図である。図８は、図５におけるｔ３、ｔ４のときのＲＡＭ内の識別子の値を説明するための説明図である。

電源が投入されると、図２において、タイマ７０３は、Ａ／Ｄ変換周期毎に変換開始信号を出力する。変換開始信号が入力されると、Ａ／Ｄ変換制御部７０５ｃは、トルクセンサ２の接続されたチャンネルＣｈ０を選択するチャンネル選択信号を出力する。チャンネル選択信号が入力されると、チャンネル選択部７０５ａは、選択されたチャンネルＣｈ０、つまり、トルクセンサ２のアナログ電圧を出力する。Ａ／Ｄ変換部７０５ｂは、入力されたアナログ電圧を１２ビットのデジタル値に変換して出力する。Ａ／Ｄ変換制御部７０５ｃは、変換されたデジタル値をチャンネルＣｈ０に対応した変換レジスタ７０５ｄに保存する。

その後、Ａ／Ｄ変換制御部７０５ｃは、車速センサ３の接続されたチャンネルＣｈ１を選択するチャンネル選択信号を出力する。そして、同様にして、車速センサ３の出力するアナログ値を１２ビットのデジタル値に変換し、チャンネルＣｈ１に対応した変換結果レジスタ７０５ｅに保存する。

その後、Ａ／Ｄ変換制御部７０５ｃは、操舵角センサ４の接続されたチャンネルＣｈ２を選択するチャンネル選択信号を出力する。そして、同様にして、操舵角センサ４の出力するアナログ値を１２ビットのデジタル値に変換し、チャンネルＣｈ２に対応した変換結果レジスタ７０５ｆに保存する。このとき、変換結果レジスタ７０５ｄ〜７０５ｆ内の識別子が保存される４ビットの領域は、共に０である。

変換結果レジスタ７０５ｄ〜７０５ｆへの変換結果の保存が完了すると、Ａ／Ｄ変換制御部７０５ｃは、変換終了信号を出力するとともに、識別子に１を加算して更新する。つまり、変換結果が保存されるとともに識別子が更新され、変換が終了したことになる。

変換終了信号が入力されると、ＤＭＡＣ７０４は、変換結果レジスタ７０５ｄ〜７０５ｆに保存された変換結果と識別子とを、ＣＰＵ７００を介さずにＲＡＭ７０２に転送する。転送された変換結果と識別子とは、図３に示すように、ＲＡＭ７０２内に設定された変換１回分を記憶するための所定領域に保存される。以降、同様にして、変換結果と識別子とが、Ａ／Ｄ変換周期毎に、ＲＡＭ７０２内の所定領域に上書保存される。

一方、図２において、ＣＰＵ７００は、Ａ／Ｄ変換周期の２倍である制御周期毎に制御処理を繰り返す。図４に示すように、ＣＰＵ７００は、ＲＡＭ７０２内の所定領域に保存された変換結果と識別子とを読込む（Ｓ１００）。そして、読込んだ識別子を予め設定されている識別子の期待値と比較する（Ｓ１０１）。

ステップ１０１において、読込んだ識別子が識別子の期待値と一致するとき、ＣＰＵ７００は、ＤＭＡＣ７０４及びＡ／Ｄ変換器７０５が共に正常であると判定し、識別子の期待値を更新する（Ｓ１０２）。具体的には、制御周期がＡ／Ｄ変換周期の２倍であるため、識別子の期待値に２を加算して更新する。そして、ＲＡＭ７０２内の所定領域に保存されたトルクセンサ２、車速センサ３及び操舵角センサ４の変換結果に基づいて、モータ５に流す電流を指示するための電流指令を演算し、対応する制御信号を出力する（Ｓ１０３）。電流制御部は、制御信号に基づいて、モータ５に流れる電流が電流指令と一致するようにモータ５に供給する電圧を制御する。これにより、ステアリングホイール８の操舵が適切に補助され、操舵時の負荷が軽減される。

これに対し、ステップ１０１において、読込んだ識別子が識別子の期待値と一致しないとき、ＣＰＵ７００は、ＤＭＡＣ７０４及びＡ／Ｄ変換器７０５の少なくともいずれかが異常であると判定し、電流指令を０にし、対応する制御信号を出力する（Ｓ１０２）。これにより、モータ５によるステアリングホイール８の操舵の補助が停止する。従って、誤った変換結果に基づくステアリングホイール８の操舵の補助を防止することができる。

次に、図５〜図８を参照して、制御装置の動作をより具体的に説明する。図５においてｔ１のとき、図６に示すように、ＲＡＭ７０２内の所定領域に保存されている識別子の値は１である。ｔ１からＡ／Ｄ変換周期経過後のｔ２のとき、図７に示すように、ＲＡＭ７０２内の所定領域に保存されている識別子の値は２になる。

その後、ｔ１’のとき、ＣＰＵ７００は、ＲＡＭ７０２内の所定領域に保存されている識別子の値を読込み、予め設定されている識別子の期待値と比較する。この場合、保存されている識別子の値が識別子の期待値と同じく２であるため、ＣＰＵ７００は、ＤＭＡＣ７０４及びＡ／Ｄ変換器７０５が共に正常であると判定する。そして、識別子の期待値に２を加算して更新する。つまり、識別子の期待値は４になる。ＣＰＵ７００は、ＲＡＭ７０２内の所定領域に保存されたＣｈ０〜Ｃｈ２の変換結果、つまり、トルクセンサ２、車速センサ３及び操舵角センサ４の変換結果に基づいて、モータ５を制御し、ステアリングホイール８の操舵を補助する。

ｔ２からＡ／Ｄ変換周期経過後のｔ３のとき、図８に示すように、ＲＡＭ７０２内の所定領域に保存されている識別子の値は３になる。その後、Ａ／Ｄ変換器７０５が故障すると、変換レジスタ７０５ｄ〜７０５ｆ内の識別子の値が更新されないことになる。そのため、ＤＭＡＣ７０４が正常に動作したとしても、ｔ３からＡ／Ｄ変換周期経過後のｔ４のとき、図８に示すように、ＲＡＭ７０２内の所定領域に保存されている識別子の値は３のままである。

ｔ１’から制御周期経過後のｔ２’のとき、ＣＰＵ７００は、ＲＡＭ７０２内の所定領域に保存されている識別子を読込み、更新された識別子の期待値と比較する。この場合、識別子の期待値が４であるにもかかわらず、ＲＡＭ７０２内の所定領域に保存されている識別子の値が３であるため、ＣＰＵ７００は、ＤＭＡＣ７０４及びＡ／Ｄ変換器７０５の少なくともいずれかが異常であると判定する。そして、電流指令を０にし、ステアリングホイール８の操舵の補助を停止する。

なお、ＤＭＡＣ７０４が故障した場合も、ＲＡＭ７０２内の所定領域に保存されている識別子の値が更新されないため、同様にして異常を判定することができる。

最後に、効果について説明する。第１実施形態によれば、Ａ／Ｄ変換器７０５は、変換結果とともに、その変換実施回数の情報を識別子として出力する。Ａ／Ｄ変換器７０５が変換を実施していれば、識別子はその都度更新される。変換結果と識別子は、ＤＭＡＣ７０４によって、ＣＰＵ７００を介さずにＲＡＭ７０２に転送される。そのため、ＲＡＭ７０２に転送された変換結果を読込む際に、識別子の値を予め設定されている識別子の期待値と比較することで、ＣＰＵ７００の負荷を増加することなく、変換が実施されたか否かを判定することができる。また、ＤＭＡＣ７０４が故障していても、ＣＰＵ７００は、識別子のみを確認すればよく、ＤＭＡＣ７０４自体を確認する必要はない。そのため、ＣＰＵ７００の負荷を増加することなく、ＤＭＡＣ７０４が異常か否かをも判定することができる。

また、第１実施形態によれば、識別子は、変換結果レジスタ７０５ｄ〜７０５ｆの空き領域に保存される。そのため、新たな記憶領域を設ける必要がない。従って、Ａ／Ｄ変換器７０５の構成を複雑にすることなく、変換実施回数の情報を効率よく出力することができる。

さらに、第１実施形態によれば、Ａ／Ｄ変換制御部７０５ｃは、変換結果レジスタ７０５ｄ〜７０５ｆへの変換結果の保存が完了した後、識別子に１を加算して更新する。そのため、変換結果に対応する識別子を確実に記憶することができる。

なお、第１実施形態では、ＲＡＭ７０２内に保存されている識別子を確認することで、異常の有無を判定する例を挙げているが、これに限られるものではない。Ａ／Ｄ変換器７０５の異常であれば、変換結果レジスタ７０５ｄ〜７０５ｆ内に保存されている識別子を直接確認してもよい。

（第２実施形態）
次に、第２実施形態の電動パワーステアリング装置について説明する。第２実施形態の電動パワーステアリング装置は、第１実施形態の電動パワーステアリング装置に対して、ＲＡＭ内に保存する変換結果と識別子の容量を変換２回分に拡張するとともに、ＣＰＵの異常判定の動作を変更したものである。構成は、第１実施形態の電動パワーステアリング装置と同一であるため説明を省略する。

まず、図９〜図１４を参照して、制御装置の動作をより具体的に説明する。ここで、図９は、第２実施形態のおける変換結果及び識別子が保存されるＲＡＭの所定領域を説明するための説明図である。図１０は、制御装置の動作を説明するためのタイムチャートである。図１１は、図１０におけるｔ１のときのＲＡＭ内の識別子の値を説明するための説明図である。図１２は、図１０におけるｔ２のときのＲＡＭ内の識別子の値を説明するための説明図である。図１３は、図１０におけるｔ３のときのＲＡＭ内の識別子の値を説明するための説明図である。図１４は、図１０におけるｔ４のときのＲＡＭ内の識別子の値を説明するための説明図である。

図９に示すように、ＲＡＭ７０２内には、変換２回分の変換結果と識別子とを保存する所定領域が設けられている。

図１０においてｔ１のとき、図１１に示すように、ＲＡＭ７０２内の所定領域に保存されている識別子の値は０と１である。つまり、変換２回分の識別子が、それぞれの変換結果とともに保存されている。ｔ１からＡ／Ｄ変換周期経過後のｔ２のとき、図１２に示すように、ＲＡＭ７０２内の所定領域に保存されている識別子の値は１と２になる。

その後、ｔ１”のとき、ＣＰＵ７００は、ＲＡＭ７０２内の所定領域に保存されている識別子の値を読込み、予め設定されている２つの識別子の期待値と比較する。この場合、保存されている識別子の値が識別子の期待値と同じく１と２であるため、ＣＰＵ７００は、ＤＭＡＣ７０４及びＡ／Ｄ変換器７０５が共に正常であると判定する。そして、２つの識別子の期待値にそれぞれ２を加算して更新する。つまり、識別子の期待値は３と４になる。ＣＰＵ７００は、ＲＡＭ７０２内の所定領域に保存された変換２回分のＣｈ０〜Ｃｈ２の変換結果、つまり、トルクセンサ２、車速センサ３及び操舵角センサ４の変換結果に基づいて、モータ５を制御し、ステアリングホイール８の操舵を補助する。

ｔ２からＡ／Ｄ変換周期経過後のｔ３のとき、図１３に示すように、ＲＡＭ７０２内の所定領域に保存されている識別子の値は２と３になる。その後、Ａ／Ｄ変換器７０５が故障すると、変換レジスタ７０５ｄ〜７０５ｆ内の識別子の値が更新されないことになる。そのため、ＤＭＡＣ７０４が正常に動作すると、ｔ３からＡ／Ｄ変換周期経過後のｔ４のとき、図１４に示すように、ＲＡＭ７０２内の所定領域に保存されている変換２回分の識別子の値が全て３になる。

ｔ１”から制御周期経過後のｔ２”のとき、ＣＰＵ７００は、ＲＡＭ７０２内の所定領域に保存されている識別子を読込み、更新された識別子の期待値と比較する。この場合、識別子の期待値が３と４であるにもかかわらず、ＲＡＭ７０２内の所定領域に保存されている識別子の値が全て３であるため、ＣＰＵ７００は、Ａ／Ｄ変換器７０５が異常であると判定する。そして、電流指令を０にし、ステアリングホイール８の操舵の補助を停止する。

なお、ＤＭＡＣ７０４が故障した場合、ＲＡＭ７０２内の所定領域に保存されている識別子の値が更新されないため、図１３に示すように、２と３のままである。そのため、同様にしてＤＭＡＣ７０４の異常を判定することができる。

次に、効果について説明する。第２実施形態によれば、第１実施形態と同様に、ＣＰＵ７００の負荷を増加させることなく、ＤＭＡＣ７０４及びＡ／Ｄ変換器７０５の異常の有無を判定することができる。また、第２実施形態によれば、変換結果と識別子とを、変換２回分記憶しておくことができる。そのため、どの時点で異常が発生したか、時間の流れに沿って確認することができる。

なお、第２実施形態では、変換２回分の変換結果と識別子とを、ＲＡＭ７０２の所定領域に保存する例を挙げているが、これに限られるものではない。所定領域を拡張し、変換３回分以上を保存するようにしてもよい。

第１実施形態における電動パワーステアリング装置の構成図である。 制御装置のブロック図である。 変換結果及び識別子が保存されるＲＡＭの所定領域を説明するための説明図である。 ＣＰＵの動作を説明するためのフローチャートである。 制御装置の動作を説明するためのタイムチャートである。 図５におけるｔ１のときのＲＡＭ内の識別子の値を説明するための説明図である。 図５におけるｔ２のときのＲＡＭ内の識別子の値を説明するための説明図である。 図５におけるｔ３、ｔ４のときのＲＡＭ内の識別子の値を説明するための説明図である。 第２実施形態のおける変換結果及び識別子が保存されるＲＡＭの所定領域を説明するための説明図である。 制御装置の動作を説明するためのタイムチャートである。 図１０におけるｔ１のときのＲＡＭ内の識別子の値を説明するための説明図である。 図１０におけるｔ２のときのＲＡＭ内の識別子の値を説明するための説明図である。 図１０におけるｔ３のときのＲＡＭ内の識別子の値を説明するための説明図である。 図１０におけるｔ４のときのＲＡＭ内の識別子の値を説明するための説明図である。

符号の説明

１・・・電動パワーステアリング装置、２・・・トルクセンサ、３・・・車速センサ、４・・・操舵角センサ、５・・・モータ、６・・・減速装置、７・・・制御装置（電子制御装置）、７０・・・１チップマイコン、７００・・・ＣＰＵ（マイクロコンピュータ）、７０１・・・ＲＯＭ、７０２・・・ＲＡＭ、７０３・・・タイマ、７０４・・・ＤＭＡＣ、７０５・・・Ａ／Ｄ変換器、７０５ａ・・・チャンネル選択部、７０５ｂ・・・Ａ／Ｄ変換部、７０５ｃ・・・Ａ／Ｄ変換制御部、７０５ｄ〜７０５ｆ・・・変換結果レジスタ、７０５ｇ・・・バスインタフェース、７０６・・・バス、８・・・ステアリングホイール、９・・・ステアリングシャフト、１０・・・ステアリングギアボックス、１１・・・ラック、１２・・・タイロッド、１３・・・ナックルアーム、１４・・・タイヤ、１５・・・車輪

Claims (5)

1. 入力されたアナログ値をデジタル値に変換して出力するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力する前記デジタル値に基づいて制御対象を制御するマイクロコンピュータとを備えた電子制御装置において、
   前記Ａ／Ｄ変換器は、変換された前記デジタル値とともに、変換実施回数の情報を出力し、前記マイクロコンピュータは、前記変換実施回数の情報に基づいて異常の有無を判定することを特徴とする電子制御装置。
2. 前記Ａ／Ｄ変換器は、変換された前記デジタル値を記憶するレジスタを有し、前記変換実施回数の情報は、変換された前記デジタル値の記憶された前記レジスタ内の空き領域に記憶されていることを特徴とする請求項１に記載の電子制御装置。
3. 前記Ａ／Ｄ変換器は、変換された前記デジタル値を記憶した後、前記変換実施回数の情報を更新し記憶することを特徴とする請求項２に記載の電子制御装置。
4. メモリと、前記Ａ／Ｄ変換器の出力する変換された前記デジタル値と前記変換実施回数の情報とを、前記マイクロコンピュータを介さずに前記メモリに転送するＤＭＡコントローラとを備え、
   前記マイクロコンピュータは、前記メモリに転送された前記変換実施回数の情報に基づいて異常の有無を判定することを特徴とする請求項１〜３のいずれかに記載の電子制御装置。
5. 前記メモリは、前記Ａ／Ｄ変換器の出力する変換された前記デジタル値と前記変換実施回数の情報とを複数回分記憶する所定領域を有し、前記ＤＭＡコントローラは、変換された前記デジタル値と前記変換実施回数の情報とを、前記メモリ内の前記所定領域にそれぞれ転送することを特徴とする請求項４に記載の電子制御装置。

Images