JP2008218962A - 絶縁ゲート電界効果トランジスタ及びその製造方法 - Google Patents
絶縁ゲート電界効果トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2008218962A JP2008218962A JP2007132364A JP2007132364A JP2008218962A JP 2008218962 A JP2008218962 A JP 2008218962A JP 2007132364 A JP2007132364 A JP 2007132364A JP 2007132364 A JP2007132364 A JP 2007132364A JP 2008218962 A JP2008218962 A JP 2008218962A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate electrode
- gate
- insulating film
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 170
- 238000004519 manufacturing process Methods 0.000 title claims description 92
- 238000005530 etching Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 735
- 230000015572 biosynthetic process Effects 0.000 claims description 167
- 238000000034 method Methods 0.000 claims description 141
- 239000007769 metal material Substances 0.000 claims description 131
- 239000011229 interlayer Substances 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 55
- 239000004020 conductor Substances 0.000 claims description 30
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 abstract description 47
- 239000010408 film Substances 0.000 description 156
- 229910052751 metal Inorganic materials 0.000 description 67
- 239000002184 metal Substances 0.000 description 67
- 239000004065 semiconductor Substances 0.000 description 51
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 35
- 229910052721 tungsten Inorganic materials 0.000 description 32
- 239000010937 tungsten Substances 0.000 description 32
- 229910004298 SiO 2 Inorganic materials 0.000 description 30
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 30
- 238000005229 chemical vapour deposition Methods 0.000 description 25
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 25
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 22
- 230000008569 process Effects 0.000 description 21
- 229910021332 silicide Inorganic materials 0.000 description 20
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 20
- 239000010936 titanium Substances 0.000 description 20
- 229910045601 alloy Inorganic materials 0.000 description 18
- 239000000956 alloy Substances 0.000 description 18
- 239000007789 gas Substances 0.000 description 17
- 229910052759 nickel Inorganic materials 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 229910052735 hafnium Inorganic materials 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 11
- 150000001875 compounds Chemical class 0.000 description 11
- 238000001312 dry etching Methods 0.000 description 11
- 229910052697 platinum Inorganic materials 0.000 description 11
- 229910052715 tantalum Inorganic materials 0.000 description 11
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 238000004544 sputter deposition Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 9
- 229910021334 nickel silicide Inorganic materials 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 125000006850 spacer group Chemical group 0.000 description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 8
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- 229910052750 molybdenum Inorganic materials 0.000 description 8
- 239000011733 molybdenum Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910052707 ruthenium Inorganic materials 0.000 description 8
- TWRSDLOICOIGRH-UHFFFAOYSA-N [Si].[Si].[Hf] Chemical compound [Si].[Si].[Hf] TWRSDLOICOIGRH-UHFFFAOYSA-N 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- -1 HfSiON Chemical compound 0.000 description 5
- 239000000470 constituent Substances 0.000 description 5
- 229910000449 hafnium oxide Inorganic materials 0.000 description 5
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 150000002736 metal compounds Chemical class 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910005881 NiSi 2 Inorganic materials 0.000 description 2
- 229910020177 SiOF Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 2
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007781 pre-processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- XMWRBQBLMFGWIX-UHFFFAOYSA-N C60 fullerene Chemical compound C12=C3C(C4=C56)=C7C8=C5C5=C9C%10=C6C6=C4C1=C1C4=C6C6=C%10C%10=C9C9=C%11C5=C8C5=C8C7=C3C3=C7C2=C1C1=C2C4=C6C4=C%10C6=C9C9=C%11C5=C5C8=C3C3=C7C1=C1C2=C4C6=C2C9=C5C3=C12 XMWRBQBLMFGWIX-UHFFFAOYSA-N 0.000 description 1
- XDTMQSROBMDMFD-UHFFFAOYSA-N Cyclohexane Chemical compound C1CCCCC1 XDTMQSROBMDMFD-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 150000008378 aryl ethers Chemical class 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910003472 fullerene Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000007733 ion plating Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- XZWYZXLIPXDOLR-UHFFFAOYSA-N metformin Chemical compound CN(C)C(=N)NC(N)=N XZWYZXLIPXDOLR-UHFFFAOYSA-N 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000002985 plastic film Substances 0.000 description 1
- 229920006255 plastic film Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000090 poly(aryl ether) Polymers 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004335 scaling law Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ゲート電極の上方にコンタクトプラグを形成するときに、ゲート絶縁膜やゲート電極を構成する材料がエッチングされることが無く、高い信頼性を有するゲート電極を有する絶縁ゲート電界効果トランジスタを提供する。
【解決手段】絶縁ゲート電界効果トランジスタは、ソース／ドレイン領域１３及びチャネル形成領域１２、ゲート電極２３、並びに、ゲート絶縁膜３０を備えており、ゲート絶縁膜３０は、ゲート電極２３とチャネル形成領域１２との間に形成されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極２３の側面部２３Ａの途中まで延在するゲート絶縁膜延在部３０Ｂから構成されており、チャネル形成領域１２の表面を基準としたゲート電極２３の高さをＨGate、ゲート絶縁膜延在部３０Ａの高さをＨInsとしたとき、ＨIns＜ＨGateを満足する。
【選択図】 図８
【解決手段】絶縁ゲート電界効果トランジスタは、ソース／ドレイン領域１３及びチャネル形成領域１２、ゲート電極２３、並びに、ゲート絶縁膜３０を備えており、ゲート絶縁膜３０は、ゲート電極２３とチャネル形成領域１２との間に形成されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極２３の側面部２３Ａの途中まで延在するゲート絶縁膜延在部３０Ｂから構成されており、チャネル形成領域１２の表面を基準としたゲート電極２３の高さをＨGate、ゲート絶縁膜延在部３０Ａの高さをＨInsとしたとき、ＨIns＜ＨGateを満足する。
【選択図】 図８
Description
本発明は、絶縁ゲート電界効果トランジスタ及びその製造方法に関する。
現在、所謂スケーリング則に基づきトランジスタの微細化を図ることにより、半導体装置の高集積化や動作速度の向上が図られている。絶縁ゲート電界効果トランジスタ（ＭＩＳＦＥＴ：Metal Insulator Semiconductor FET）の微細化に際しては、所謂短チャネル効果の影響を抑制することが必要となる。ゲート電極を半導体材料から構成する限り、短チャネル効果の要因の１つであるゲート電極の空乏化を効果的に抑制することはできない。そのため、ゲート電極を、金属や金属化合物等の導電材料から構成することが提案されている。ゲート電極を導電材料から形成する手法として、多結晶シリコン膜の代わりに例えば金属膜を成膜し、この金属膜を従来と同様にパターニングしてゲート電極の形成を行う方法の他、ゲート電極形成用開口部内に導電材料を埋め込む所謂ダマシン・プロセスによりゲート電極を形成する方法も提案されている（例えば、Atsushi Yagishita et al.,“High Performance Metal Gate MOSFETs Fabricated by CMP for 0.lμm Regime”, International Electron Devices Meeting 1998 Technical Digest pp.785-788(1998) （非特許文献１）を参照）。ダマシン・プロセスによりゲート電極を形成する方法においては、ダミーゲート電極を除去することにより形成したゲート電極形成用開口部内に、例えば酸化シリコンよりも比誘電率が大きい絶縁材料（例えば、酸化ハフニウム等）から成るゲート絶縁膜を形成し、次いで、ゲート電極を形成する。そして、これによって、絶縁ゲート電界効果トランジスタの特性の向上を図ることができる。
また、ゲート電極の仕事関数の最適化と、ゲート電極の低抵抗化とを両立させるために、ダマシン・プロセスによりゲート電極を形成する際に、先ず、ゲート電極形成用開口部内に好適な仕事関数を有する導電材料から成る薄膜状の第１層（仕事関数制御層）を形成し、次いで、より抵抗率（比抵抗）の小さい他の導電材料から成る第２層を形成することで、ゲート電極を構成することも提案されている。
絶縁ゲート電界効果トランジスタの微細化に伴い、ゲート電極やソース／ドレイン領域を覆う層間絶縁層に、ゲート電極の頂面やソース／ドレイン領域に接続されるコンタクトプラグを形成する際の、位置合わせ裕度が減少する。そのため、これらのコンタクトプラグを一連のプロセスに基づき同時に形成することが好ましい。コンタクトプラグは、層間絶縁層に、底部にゲート電極の頂面が露出したコンタクトプラグ形成用開口部と、底部にソース／ドレイン領域が露出したコンタクトプラグ形成用開口部とを形成した後、これらのコンタクトプラグ形成用開口部内にタングステン等を埋め込むことにより形成される。コンタクトプラグ形成用開口部は、周知のリソグラフィ技術及びエッチング技術に基づき形成される。
以下、従来のダマシン・プロセスによりゲート電極を形成する方法の概要を、シリコン半導体基板等の模式的な一部端面図である、図２の（Ａ）、図２０の（Ａ）、（Ｂ）、図２１の（Ａ）、（Ｂ）、図２２の（Ａ）、（Ｂ）、図２３の（Ａ）、（Ｂ）を参照して説明する。
［工程−１０］
先ず、チャネル形成領域１２及びソース／ドレイン領域１３、ＳｉＯ2から成る下層絶縁層２１、並びに、チャネル形成領域１２の上方にゲート電極形成用開口部２２を備えた基体１０を準備する（図２の（Ａ）参照）。
先ず、チャネル形成領域１２及びソース／ドレイン領域１３、ＳｉＯ2から成る下層絶縁層２１、並びに、チャネル形成領域１２の上方にゲート電極形成用開口部２２を備えた基体１０を準備する（図２の（Ａ）参照）。
尚、基体１０の製造方法については、実施例１において詳しく説明する。また、参照番号１１はシリコン半導体基板であり、参照番号１３Ａはソース／ドレイン領域１３の上部の部分に形成されたシリサイド層であり、参照番号１７はＳｉＮから成るオフセットスペーサ、参照番号１８はＳｉＯ2から成る第１サイドウオール、参照番号１９はＳｉＮから成る第２サイドウオール、参照番号２０はＳｉＮから成るストレスライナー層である。
［工程−２０］
次いで、全面に、例えば、酸化ハフニウムから成るゲート絶縁膜６３０、ゲート電極の仕事関数を規定するための金属材料（ハフニウム・シリサイド）から成る薄膜状の第１層（仕事関数制御層）６３１、ＴｉＮから成るバリア層６３２Ａを、順次、形成する（図２０の（Ａ）参照）。
次いで、全面に、例えば、酸化ハフニウムから成るゲート絶縁膜６３０、ゲート電極の仕事関数を規定するための金属材料（ハフニウム・シリサイド）から成る薄膜状の第１層（仕事関数制御層）６３１、ＴｉＮから成るバリア層６３２Ａを、順次、形成する（図２０の（Ａ）参照）。
［工程−３０］
その後、所謂ブランケット・タングステンＣＶＤ法に基づき、全面にタングステンから成る第２層６３２を形成した後、ＣＭＰ法に基づいた平坦化処理を行い、下層絶縁層２１、並びに、オフセットスペーサ１７、第１サイドウオール１８及び第２サイドウオール１９上の第２層６３２、バリア層６３２Ａ、第１層６３１、ゲート絶縁膜６３０を除去する（図２０の（Ｂ）参照）。こうして、ゲート電極６２３を得ることができる。ここで、ゲート電極６２３は、チャネル形成領域１２の上方にゲート絶縁膜６３０を介して形成されており、第１層６３１、バリア層６３２Ａ、及び、第２層６３２から構成されている。また、ゲート絶縁膜６３０は、半導体基板１１の表面からゲート電極形成用開口部２２の側壁に亙り形成されている。
その後、所謂ブランケット・タングステンＣＶＤ法に基づき、全面にタングステンから成る第２層６３２を形成した後、ＣＭＰ法に基づいた平坦化処理を行い、下層絶縁層２１、並びに、オフセットスペーサ１７、第１サイドウオール１８及び第２サイドウオール１９上の第２層６３２、バリア層６３２Ａ、第１層６３１、ゲート絶縁膜６３０を除去する（図２０の（Ｂ）参照）。こうして、ゲート電極６２３を得ることができる。ここで、ゲート電極６２３は、チャネル形成領域１２の上方にゲート絶縁膜６３０を介して形成されており、第１層６３１、バリア層６３２Ａ、及び、第２層６３２から構成されている。また、ゲート絶縁膜６３０は、半導体基板１１の表面からゲート電極形成用開口部２２の側壁に亙り形成されている。
［工程−４０］
次に、全面に、層間絶縁層３４を形成する（図２１の（Ａ）参照）。
次に、全面に、層間絶縁層３４を形成する（図２１の（Ａ）参照）。
［工程−５０］
その後、フォトリソグラフィ技術及びドライエッチング技術に基づき、ゲート電極６２３の上方、及び、ソース／ドレイン領域１３の上方の層間絶縁層３４／下層絶縁層２１の部分にコンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成する。尚、図２１の（Ｂ）にコンタクトプラグ形成用開口部３５Ａの形成が完了した時点の状態、及び、コンタクトプラグ形成用開口部３５Ｂの形成途中の状態を図示し、図２２の（Ａ）にコンタクトプラグ形成用開口部３５Ｂの形成が完了した時点の状態を図示する。ここで、実際にはエッチング用のレジスト層が形成されているが、係るレジスト層の図示は省略している。
その後、フォトリソグラフィ技術及びドライエッチング技術に基づき、ゲート電極６２３の上方、及び、ソース／ドレイン領域１３の上方の層間絶縁層３４／下層絶縁層２１の部分にコンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成する。尚、図２１の（Ｂ）にコンタクトプラグ形成用開口部３５Ａの形成が完了した時点の状態、及び、コンタクトプラグ形成用開口部３５Ｂの形成途中の状態を図示し、図２２の（Ａ）にコンタクトプラグ形成用開口部３５Ｂの形成が完了した時点の状態を図示する。ここで、実際にはエッチング用のレジスト層が形成されているが、係るレジスト層の図示は省略している。
［工程−６０］
次いで、コンタクトプラグを形成するために、自然酸化膜等を除去するための前処理を行う。前処理が完了した時点の状態を図２２の（Ｂ）に図示する。
次いで、コンタクトプラグを形成するために、自然酸化膜等を除去するための前処理を行う。前処理が完了した時点の状態を図２２の（Ｂ）に図示する。
［工程−７０］
その後、全面に、Ｔｉ（下層）／ＴｉＮ（上層）から成る第２のバリア層３６を形成し（図２３の（Ａ）参照）、ブランケット・タングステンＣＶＤ法に基づき全面にタングステン層を形成した後、ＣＭＰ法に基づいた平坦化処理を行うことで、コンタクトプラグ形成用開口部３５Ａ，３５Ｂ内にコンタクトプラグ３７Ａ，３７Ｂを得ることができる（図２３の（Ｂ）参照）。
その後、全面に、Ｔｉ（下層）／ＴｉＮ（上層）から成る第２のバリア層３６を形成し（図２３の（Ａ）参照）、ブランケット・タングステンＣＶＤ法に基づき全面にタングステン層を形成した後、ＣＭＰ法に基づいた平坦化処理を行うことで、コンタクトプラグ形成用開口部３５Ａ，３５Ｂ内にコンタクトプラグ３７Ａ，３７Ｂを得ることができる（図２３の（Ｂ）参照）。
Atsushi Yagishita et al.,"High Performance Metal Gate MOSFETs Fabricated by CMP for 0.lμm Regime", International Electron Devices Meeting 1998 Technical Digest pp.785-788(1998)
ところで、このような製造方法によって得られる絶縁ゲート電界効果トランジスタにあっては、［工程−３０］（図２０の（Ｂ）参照）において、ゲート絶縁膜６３０及び第１層６３１の上端面が露出した状態にある。従って、［工程−５０］にあっては、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成するために、ＳｉＯ2から成る層間絶縁層３４をドライエッチングし（図２１の（Ｂ）参照）、引き続き、ＳｉＯ2から成る下層絶縁層２１、及び、ＳｉＮから成るストレスライナー層２０をドライエッチングするが（図２２の（Ａ）参照）、ドライエッチングの条件に依っては、ゲート電極６２３の頂面に露出したゲート絶縁膜６３０、あるいは、ゲート絶縁膜６３０及び第１層６３１がエッチングされてしまう。更には、［工程−６０］における前処理の条件に依っては、第１層６３１がエッチングされてしまう。
また、場合によっては、ストレスライナー層を再度形成するために、［工程−３０］（図２０の（Ｂ）参照）に引き続き、ＳｉＯ2から成る下層絶縁層２１を希フッ酸を用いて除去する場合があるが、希フッ酸によって、ハフニウム・シリサイドから成る第１層６３１がエッチングされてしまう。尚、希フッ酸を用いたウェットエッチングにおいては、通常、酸化ハフニウムから成るゲート絶縁膜６３０はエッチングされない。
あるいは又、図示していない半導体素子領域において、形成すべき層間絶縁層の層構成として、下から、ＳｉＮから成る下層層間絶縁層、ＳｉＯ2から成る層間絶縁層の積層構造を要求される場合がある。このような場合、ソース／ドレイン領域１３の上方における絶縁層／層間絶縁層の構成は、下から、ＳｉＮから成るストレスライナー層２０、ＳｉＯ2から成る下層絶縁層２１、ＳｉＮから成る下層層間絶縁層、ＳｉＯ2から成る上層層間絶縁層の４層構成となる。一方、ゲート電極６２３の上方における層間絶縁層の構成は、下から、ＳｉＮから成る下層層間絶縁層、ＳｉＯ2から成る上層層間絶縁層の２層構成となる。従って、上述した［工程−５０］と同様の工程にあっては、フォトリソグラフィ技術及びドライエッチング技術に基づき、ゲート電極６２３の上方、及び、ソース／ドレイン領域１３の上方の絶縁層／層間絶縁層の部分にコンタクトプラグ形成用開口部を形成するとき、ゲート電極６２３の上方にあっては、ＳｉＯ2から成る上層層間絶縁層、ＳｉＮから成る下層層間絶縁層の２層構成のエッチングを行う必要がある。一方、ソース／ドレイン領域１３の上方にあっては、ＳｉＯ2から成る上層層間絶縁層、ＳｉＮから成る下層層間絶縁層、ＳｉＯ2から成る下層絶縁層２１、ＳｉＮから成るストレスライナー層２０の４層構成のエッチングを行わなければならない。それ故、エッチング条件が非常に複雑になったり、エッチング選択比を十分にとれないといった問題が生じる。
そこで、［工程−３０］（図２０の（Ｂ）参照）に引き続き、ＳｉＯ2から成る下層絶縁層２１を希フッ酸を用いて除去した後、全面に、ＳｉＮ及びＳｉＯ2から成る層間絶縁層を形成すれば、ゲート電極６２３の上方にあっても、ソース／ドレイン領域１３の上方にあっても、ＳｉＯ2から成る上層層間絶縁層、及び、ＳｉＮから成る下層層間絶縁層（ソース／ドレイン領域１３の上方にあっては、更に、ＳｉＮから成るストレスライナー層２０）の２層構成のエッチングを行えばよい。これによって、エッチング条件が非常に複雑になったり、エッチング選択比を十分にとれないといった問題を回避することができる。しかしながら、ＳｉＯ2から成る下層絶縁層２１を希フッ酸を用いて除去するので、希フッ酸によって、ハフニウム・シリサイドから成る第１層６３１がエッチングされてしまうといった、上述したと同様の問題が生じる。
そして、以上の結果として、半導体基板１１の表面近傍の第１層６３１やゲート絶縁膜６３０が薄くなったり（図２２の（Ｂ）に円印で囲まれた領域を参照のこと）、消失するといった問題が生じ易い。そして、半導体基板１１の表面近傍の第１層６３１が薄くなると、ｎチャネル型絶縁ゲート電界効果トランジスタにおけるゲート電極の仕事関数と、ｐチャネル型絶縁ゲート電界効果トランジスタにおけるゲート電極の仕事関数との間の差異が無くなり、あるいは又、少なくなってしまう。また、このような状態になると、［工程−７０］において、コンタクトプラグ３７Ａを形成したとき、コンタクトプラグ３７Ａにボイドが発生し、コンタクトプラグ３７Ａの電気抵抗値の増加が生じたり、あるいは又、ゲート絶縁膜６３０の厚さが薄くなる結果、耐圧劣化が生じ易い。更には、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成するためにエッチングすべきゲート電極６２３の上方の部分とソース／ドレイン領域１３の上方の部分の構成材料が異なっているので、コンタクトプラグ形成用開口部３５Ａ，３５Ｂの形成条件の最適化を図り難いといった問題もある。
従って、本発明の目的は、ゲート電極の上方にコンタクトプラグを形成するときに、ゲート絶縁膜やゲート電極を構成する材料がエッチングされることが無く、高い信頼性を有するゲート電極を有する絶縁ゲート電界効果トランジスタ及びその製造方法を提供することにある。
上記の目的を達成するための本発明の第１の態様に係る絶縁ゲート電界効果トランジスタは、
（Ａ）ソース／ドレイン領域及びチャネル形成領域、
（Ｂ）チャネル形成領域の上方に形成されたゲート電極、並びに、
（Ｃ）ゲート絶縁膜、
を備えた絶縁ゲート電界効果トランジスタであって、
ゲート絶縁膜は、ゲート電極とチャネル形成領域との間に形成されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極の側面部の途中まで延在するゲート絶縁膜延在部から構成されており、
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨInsとすると、ＨIns＜ＨGateを満足することを特徴とする。
（Ａ）ソース／ドレイン領域及びチャネル形成領域、
（Ｂ）チャネル形成領域の上方に形成されたゲート電極、並びに、
（Ｃ）ゲート絶縁膜、
を備えた絶縁ゲート電界効果トランジスタであって、
ゲート絶縁膜は、ゲート電極とチャネル形成領域との間に形成されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極の側面部の途中まで延在するゲート絶縁膜延在部から構成されており、
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨInsとすると、ＨIns＜ＨGateを満足することを特徴とする。
本発明の第１の態様に係る絶縁ゲート電界効果トランジスタにおいて、ゲート電極は、第１の金属材料から成る第１層、及び、第１の金属材料とは異なる第２の金属材料から成る第２層から構成されており；第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており；第２層は、ゲート電極の残部を占めており；チャネル形成領域表面を基準としたときの、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1とすると、ＨMt-1＜ＨGateを満足する構成とすることができる。尚、このような構成を、便宜上、『本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタ』と呼ぶ。そして、この場合、ＨIns≒ＨMt-1であることが好ましい。ここで、金属材料には、金属、合金、金属窒化物等の金属化合物が含まれる。以下の説明においても同様である。
本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタにおいては、ゲート電極の頂面に接続されたコンタクトプラグを更に備えており、このコンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第２層が存在する形態とすることができる。あるいは又、第２層は外側層及び内側層の２層から構成されており、第２層の外側層は第１層上からゲート電極の側面部に亙り形成されており、第２層の内側層はゲート電極の残部を占めている構成とすることができ、この場合、ゲート電極の頂面に接続されたコンタクトプラグを更に備えており、このコンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には、少なくとも、内側層及び外側層のいずれか一方が存在する形態とすることができる。
あるいは又、本発明の第１の態様に係る絶縁ゲート電界効果トランジスタにおいて、ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており；第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており；第２層及び第３層は、積層状態にてゲート電極の残部を占めており；チャネル形成領域表面を基準としたときの、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-1≒ＨMt-2を満足する構成とすることができる。尚、このような構成を、便宜上、『本発明の第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタ』と呼ぶ。そして、この場合、ＨIns≒ＨMt-1≒ＨMt-2であることが好ましい。
本発明の第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタにおいては、ゲート電極の頂面に接続されたコンタクトプラグを更に備えており；このコンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第３層が存在する形態とすることができる。
以上に説明した好ましい構成、態様を含む本発明の第１の態様に係る絶縁ゲート電界効果トランジスタにあっては、
０．１≦ＨIns／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨIns）≧５ｎｍを満足することが好ましい。
０．１≦ＨIns／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨIns）≧５ｎｍを満足することが好ましい。
上記の好ましい構成を含む本発明の第１−Ａの態様あるいは第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタにおいて、第１層はゲート電極の仕事関数を規定するための金属材料から成ることが好ましく（具体的には、第１層を構成する金属材料として、ｎチャネル型あるいはｐチャネル型絶縁ゲート電界効果トランジスタのチャネル形成領域との関係で好ましい仕事関数を有する金属材料を適宜選択すればよく、以下の説明においても同様である）、より具体的には、第１層は、ハフニウム、タンタル、チタン、モリブデン、ルテニウム、ニッケル、白金から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物（例えば、金属窒化物や、金属と半導体材料との化合物である金属シリサイド）から成り、第２層は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）から成る群から構成された金属、該金属を含む合金から成ることが望ましい。また、第３層は、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）から成る群から構成された金属、該金属を含む合金から成ることが望ましい。尚、第１層を構成する材料として、より具体的には、チャネル形成領域がｎ型である場合には、ハフニウム（Ｈｆ）、タンタル（Ｔａ）等から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物、チャネル形成領域がｐ型である場合には、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物を選択することができるが、これに限定するものではない。あるいは又、第１層は、ハフニウム、タンタル、チタン、タングステン、モリブデン、ルテニウム、ニッケル、白金から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物（例えば、金属窒化物や、金属と半導体材料との化合物である金属シリサイド）から成り、第２層はシリサイド（具体的には、例えば、トリ・ニッケル・シリサイド［Ｎｉ3Ｓｉ］）から成ることが望ましい。
あるいは又、本発明の第１の態様に係る絶縁ゲート電界効果トランジスタにおいて、ゲート電極はシリサイド（具体的には、例えば、ｎチャネル型絶縁ゲート電界効果トランジスタにあってはニッケル・ダイシリサイド［ＮｉＳｉ2］、ニッケル・シリサイド［ＮｉＳｉ］、ｐチャネル型絶縁ゲート電界効果トランジスタにあってはトリ・ニッケル・シリサイド［Ｎｉ3Ｓｉ］）から成る構成とすることができる。尚、このような構成を、便宜上、『本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタ』と呼ぶ。
上記の目的を達成するための本発明の第２の態様に係る絶縁ゲート電界効果トランジスタは、
（Ａ）ソース／ドレイン領域及びチャネル形成領域、
（Ｂ）チャネル形成領域の上方に形成されたゲート電極、並びに、
（Ｃ）ゲート絶縁膜、
を備えた絶縁ゲート電界効果トランジスタであって、
ゲート絶縁膜は、ゲート電極とチャネル形成領域との間に形成されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極の頂面まで延在するゲート絶縁膜延在部から構成されており、
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており、
第２層及び第３層は、積層状態にてゲート電極の残部を占めており、
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-2＜ＨGate、ＨMt-1≒ＨMt-2を満足することを特徴とする。
（Ａ）ソース／ドレイン領域及びチャネル形成領域、
（Ｂ）チャネル形成領域の上方に形成されたゲート電極、並びに、
（Ｃ）ゲート絶縁膜、
を備えた絶縁ゲート電界効果トランジスタであって、
ゲート絶縁膜は、ゲート電極とチャネル形成領域との間に形成されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極の頂面まで延在するゲート絶縁膜延在部から構成されており、
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており、
第２層及び第３層は、積層状態にてゲート電極の残部を占めており、
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-2＜ＨGate、ＨMt-1≒ＨMt-2を満足することを特徴とする。
本発明の第２の態様に係る絶縁ゲート電界効果トランジスタにあっては、ゲート電極の頂面に接続されたコンタクトプラグを更に備えており；このコンタクトプラグの底面と第１層の上端部との間には第３層が存在する形態とすることができる。
上記の好ましい形態を含む本発明の第２の態様に係る絶縁ゲート電界効果トランジスタにあっては、第１層はゲート電極の仕事関数を規定するための金属材料から成ることが好ましく、より具体的には、第１層は、ハフニウム、タンタル、チタン、モリブデン、ルテニウム、ニッケル、白金から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物（例えば、金属窒化物や、金属と半導体材料との化合物である金属シリサイド）から成り、第２層は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）から成る群から構成された金属、該金属を含む合金から成ることが望ましい。また、第３層は、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）から成る群から構成された金属、該金属を含む合金から成ることが望ましい。尚、第１層を構成する材料として、より具体的には、チャネル形成領域がｎ型である場合には、ハフニウム（Ｈｆ）、タンタル（Ｔａ）等から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物を、チャネル形成領域がｐ型である場合には、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物を選択することができるが、これに限定するものではない。
以上に説明した好ましい構成、態様を含む本発明の第２の態様に係る絶縁ゲート電界効果トランジスタにあっては、
０．１≦ＨMt-1／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨMt-1）≧５ｎｍを満足することが好ましい。
０．１≦ＨMt-1／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨMt-1）≧５ｎｍを満足することが好ましい。
上記の目的を達成するための本発明の第１の態様に係る絶縁ゲート電界効果トランジスタの製造方法は、
（ａ）ソース／ドレイン領域及びチャネル形成領域、並びに、絶縁層、及び、チャネル形成領域の上方にゲート電極形成用開口部を備えた基体を準備し、
（ｂ）ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜を形成し、次いで、
（ｃ）ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜を得た後、
（ｄ）ゲート電極形成用開口部内を金属材料で埋め込むことでゲート電極を得る、
各工程を具備することを特徴とする。
（ａ）ソース／ドレイン領域及びチャネル形成領域、並びに、絶縁層、及び、チャネル形成領域の上方にゲート電極形成用開口部を備えた基体を準備し、
（ｂ）ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜を形成し、次いで、
（ｃ）ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜を得た後、
（ｄ）ゲート電極形成用開口部内を金属材料で埋め込むことでゲート電極を得る、
各工程を具備することを特徴とする。
本発明の第１の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、前記工程（ｃ）におけるゲート電極形成用開口部の側壁に形成されたゲート絶縁膜の選択的な除去は、全面にレジスト層を形成した後、レジスト層をエッチバックしてゲート電極形成用開口部の下部にレジスト層を残し、次いで、ゲート電極形成用開口部の側壁上部に露出したゲート絶縁膜の部分を除去した後、レジスト層を除去する工程から成る構成とすることができる。
そして、上記の好ましい構成を含む本発明の第１の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨInsとすると、ＨIns＜ＨGateを満足することが好ましい。
あるいは又、本発明の第１の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、ゲート電極は、第１の金属材料から成る第１層、及び、第１の金属材料とは異なる第２の金属材料から成る第２層から構成されており；前記工程（ｂ）において、ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜及び第１層を、順次、形成し；前記工程（ｃ）において、ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜及び第１層を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜、並びに、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層を得る構成とすることが望ましい。尚、このような構成を、便宜上、『本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ。
そして、本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタの製造方法において、前記工程（ｃ）におけるゲート電極形成用開口部の側壁に形成されたゲート絶縁膜及び第１層の選択的な除去は、全面にレジスト層を形成した後、レジスト層をエッチバックしてゲート電極形成用開口部の下部にレジスト層を残し、次いで、ゲート電極形成用開口部の側壁上部に露出した第１層の部分及びゲート絶縁膜の部分を除去した後、レジスト層を除去する工程から成ることが好ましい。
あるいは又、上記の好ましい構成を含む本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタの製造方法においては、前記工程（ｄ）において、ゲート電極形成用開口部の残部を第２の金属材料で埋め込むことで、第１層及び第２層から構成されたゲート電極を得ることが好ましい。尚、このような構成を、便宜上、『本発明の第１−Ａ−１の態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ。そして、この場合、前記工程（ｄ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み、このコンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第２層が存在する形態とすることができる。
あるいは又、上記の好ましい構成を含む本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、第２層は外側層及び内側層の２層から構成されており、第２層の外側層は第１層上からゲート電極の側面部に亙り形成されており、第２層の内側層はゲート電極の残部を占めており、前記工程（ｄ）において、ゲート電極形成用開口部内に形成された第１層の上及びゲート電極形成用開口部の側壁に亙り外側層を形成した後、残部を内側層で埋め込む形態とすることができる。尚、このような構成を、便宜上、『本発明の第１−Ａ−２の態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ。そして、この場合、前記工程（ｄ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み、このコンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には、少なくとも、内側層及び外側層のいずれか一方が存在する形態とすることができる。
あるいは又、上記の好ましい構成を含む本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、前記工程（ｄ）におけるゲート電極形成用開口部の残部への金属材料の埋め込みは、ゲート電極形成用開口部の下部に導電材料層を形成した後、全面に金属材料層を形成し、次いで、導電材料層と金属材料層とを化学的に反応させた後、未反応の金属材料層を除去する工程から成り、以て、導電材料層と金属材料層との化学的な反応によって第２の金属材料から成る第２層を得ることが好ましく（尚、このような構成を、便宜上、『本発明の第１−Ａ−３の態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ）、更には、第１層は、ハフニウム、タンタル、チタン、タングステン、モリブデン、ルテニウム、ニッケル、白金から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物（例えば、金属窒化物や、金属と半導体材料との化合物である金属シリサイド）から成り、第２層はシリサイド（具体的には、例えば、トリ・ニッケル・シリサイド［Ｎｉ3Ｓｉ］）から成ることが望ましい。
以上に説明した各種の好ましい構成、態様を含む本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1とすると、ＨIns＜ＨGate及びＨIns≒ＨMt-1を満足することが望ましい。
あるいは又、本発明の第１の態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、前記工程（ｄ）におけるゲート電極形成用開口部内への金属材料の埋め込みは、ゲート電極形成用開口部の下部に導電材料層を形成した後、全面に金属材料層を形成し、次いで、導電材料層と金属材料層とを化学的に反応させた後、未反応の金属材料層を除去する工程から成り、以て、導電材料層と金属材料層との化学的な反応によってゲート電極を得ることが望ましい。尚、このような構成を、便宜上、『本発明の第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ。そして、この場合、ゲート電極はシリサイド（具体的には、例えば、ｎチャネル型絶縁ゲート電界効果トランジスタにあってはニッケル・ダイシリサイド［ＮｉＳｉ2］、ニッケル・シリサイド［ＮｉＳｉ］、ｐチャネル型絶縁ゲート電界効果トランジスタにあってはトリ・ニッケル・シリサイド［Ｎｉ3Ｓｉ］）から成ることが望ましい。
あるいは又、本発明の第１の態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
前記工程（ｂ）において、ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜、第１層及び第２層を、順次、形成し、
前記工程（ｃ）において、ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜、第１層及び第２層の一部を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜、及び、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層、並びに、ゲート電極形成用開口部内の第１層が形成された部分を埋める第２層を得る構成とすることができる。尚、このような構成を、便宜上、『本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ。
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
前記工程（ｂ）において、ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜、第１層及び第２層を、順次、形成し、
前記工程（ｃ）において、ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜、第１層及び第２層の一部を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜、及び、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層、並びに、ゲート電極形成用開口部内の第１層が形成された部分を埋める第２層を得る構成とすることができる。尚、このような構成を、便宜上、『本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタの製造方法』と呼ぶ。
そして、本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、前記工程（ｃ）におけるゲート電極形成用開口部の側壁に形成されたゲート絶縁膜、第１層及び第２層の選択的な除去は、全面にレジスト層を形成した後、エッチバック法にてゲート電極形成用開口部の側壁上部のゲート絶縁膜の部分、第１層の部分及び第２層の部分を除去した後、レジスト層を除去する工程から成る構成とすることができる。また、前記工程（ｄ）において、ゲート電極形成用開口部の残部を第３の金属材料で埋め込むことで、第１層、第２層及び第３層から構成されたゲート電極を得る構成とすることができ、この場合、更には、前記工程（ｄ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み；このコンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第３層が存在する形態とすることができる。
以上に説明した好ましい構成、形態を含む本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨIns＜ＨGate、ＨIns≒ＨMt-1≒ＨMt-2を満足することが好ましい。
上記の目的を達成するための本発明の第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法は、
（ａ）ソース／ドレイン領域及びチャネル形成領域、並びに、絶縁層、及び、チャネル形成領域の上方にゲート電極形成用開口部を備えた基体を準備し、
（ｂ）ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜を形成し、次いで、
（ｃ）ゲート電極形成用開口部内を金属材料で埋め込むことでゲート電極を得る、
各工程を具備する絶縁ゲート電界効果トランジスタの製造方法であって、
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
前記工程（ｃ）において、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層、並びに、ゲート電極形成用開口部内の第１層が形成された部分を埋める第２層を得た後、ゲート電極形成用開口部の残部を第３の金属材料で埋め込むことで、第１層、第２層及び第３層から構成されたゲート電極を得ることを特徴とする。
（ａ）ソース／ドレイン領域及びチャネル形成領域、並びに、絶縁層、及び、チャネル形成領域の上方にゲート電極形成用開口部を備えた基体を準備し、
（ｂ）ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜を形成し、次いで、
（ｃ）ゲート電極形成用開口部内を金属材料で埋め込むことでゲート電極を得る、
各工程を具備する絶縁ゲート電界効果トランジスタの製造方法であって、
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
前記工程（ｃ）において、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層、並びに、ゲート電極形成用開口部内の第１層が形成された部分を埋める第２層を得た後、ゲート電極形成用開口部の残部を第３の金属材料で埋め込むことで、第１層、第２層及び第３層から構成されたゲート電極を得ることを特徴とする。
本発明の第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、前記工程（ｃ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み；このコンタクトプラグの底面と第１層の上端部との間には第３層が存在する形態とすることができる。
また、上記の好ましい形態を含む本発明の第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨIns＜ＨGate、ＨIns≒ＨMt-1≒ＨMt-2を満足することが好ましい。
上記の好ましい構成を含む本発明の第１−Ａの態様、第１−Ｂの態様、第１−Ｃの態様、あるいは、第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、第１層は、ゲート電極の仕事関数を規定するための金属材料から成ることが好ましい。あるいは又、上記の好ましい構成を含む本発明の第１−Ａの態様、第１−Ｃの態様、あるいは、第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、更には、第１層は、ハフニウム、タンタル、チタン、モリブデン、ルテニウム、ニッケル、白金から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物（例えば、金属窒化物や、金属と半導体材料との化合物である金属シリサイド）から成り、第２層は、タングステン（Ｗ）、タンタル（Ｔａ）、チタン（Ｔｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）から成る群から構成された金属、該金属を含む合金から成ることが望ましい。また、第３層は、タングステン（Ｗ）、銅（Ｃｕ）、アルミニウム（Ａｌ）から成る群から構成された金属、該金属を含む合金から成ることが望ましい。尚、第１層を構成する材料として、より具体的には、チャネル形成領域がｎ型である場合には、ハフニウム（Ｈｆ）、タンタル（Ｔａ）等から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物を、チャネル形成領域がｐ型である場合には、チタン（Ｔｉ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）等から成る群から構成された金属、該金属を含む合金、又は、該金属の化合物を選択することができるが、これに限定するものではない。
また、本発明の第１−Ａ−１の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、ゲート電極形成用開口部の残部を第２の金属材料で埋め込む方法として、あるいは又、本発明の第１−Ａ−２の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、ゲート電極形成用開口部の残部を内側層で埋め込む方法として、あるいは又、本発明の第１−Ｃの態様若しくは第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法において、ゲート電極形成用開口部の残部を第３の金属材料で埋め込む方法として、各種の化学的気相成長（ＣＶＤ）法；電子ビーム蒸着法や熱フィラメント蒸着法といった蒸着法、スパッタリング法、イオンプレーティング法、レーザアブレーション法といった各種の物理的気相成長法（ＰＶＤ法）；電解メッキ法や無電解メッキ法といったメッキ法を挙げることができ、これらの方法を単独で行うか、あるいは又、適宜組み合わせて行えばよい。そして、その後、化学的・機械的研磨法（ＣＭＰ法）やエッチバック法等により平坦化処理を行うことが望ましい。
ここで、上述した本発明の第１−Ａ−３の態様あるいは第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタの製造方法にあっては、導電材料層の形成方法として、例えば、ＣＶＤ法やＰＶＤ法とエッチバック法との組合せを挙げることができるし、全面に金属材料層を形成する方法として、ＣＶＤ法やＰＶＤ法を挙げることができるし、導電材料層と金属材料層とを化学的に反応させる方法として加熱処理を挙げることができる。また、未反応の金属材料層を除去する方法として、ウェットエッチング法を挙げることができる。
以上に説明した各種の好ましい構成、態様を含む本発明の絶縁ゲート電界効果トランジスタにあっては、上述したように、全面に層間絶縁層が形成され、チャネル形成領域の上方に位置する層間絶縁層の部分には、ゲート電極の頂面に接続されたコンタクトプラグが設けられていることが望ましい。また、ゲート電極の側面部はサイドウオールに面していることが好ましく、このサイドウオールの少なくとも一部を構成する材料は、層間絶縁層を構成する材料と異なっていることが望ましい。ゲート電極の側面部と接するサイドウオールの部分を構成する材料として、具体的には、ＳｉＮを例示することができる。また、層間絶縁層として、ＳｉＯ2系材料、ＳｉＮ系材料とＳｉＯ2系材料の積層構造を挙げることができる。ソース／ドレイン領域の頂面は、コンタクト抵抗値の低減のためにシリサイド層から構成されていることが望ましい。また、ソース／ドレイン領域の上には、例えばＳｉＮから成るストレスライナー層を形成することが好ましく、これによって、チャネル形成領域に応力を加えることができる結果、絶縁ゲート電界効果トランジスタの駆動能力の向上を図ることができる。
また、以上に説明した各種の好ましい構成、態様を含む本発明の絶縁ゲート電界効果トランジスタの製造方法にあっては、上述したように、例えば、プラズマＣＶＤ法、高密度プラズマＣＶＤ法、常圧ＣＶＤ法といった各種のＣＶＤ法にて全面に層間絶縁層を形成した後、チャネル形成領域の上方に位置する層間絶縁層の部分に、例えば、フォトリソグラフィ技術及びドライエッチング技術に基づきコンタクトプラグ形成用開口部を形成し、係るコンタクトプラグ形成用開口部内に、例えばＣＶＤ法やＰＶＤ法に基づき導電材料を埋め込むことで、ゲート電極の頂面に接続されたコンタクトプラグを得る工程を更に備えていることが望ましい。また、絶縁層に設けられたゲート電極形成用開口部の側壁はサイドウオールから構成されていることが好ましく、このサイドウオールの少なくとも一部を構成する材料は、層間絶縁層を構成する材料と異なっていることが望ましい。ゲート電極の側面部と接するサイドウオールの部分を構成する材料として、具体的には、ＳｉＮを例示することができる。ソース／ドレイン領域の頂面には、コンタクト抵抗値の低減のためにシリサイド層を周知の方法に基づき形成することが望ましい。また、ソース／ドレイン領域の上には、例えばＳｉＮから成るストレスライナー層を、例えばＣＶＤ法に基づき形成することが好ましく、これによって、チャネル形成領域に応力を加えることができる結果、絶縁ゲート電界効果トランジスタの駆動能力の向上を図ることができる。
ここで、チャネル形成領域の上方に位置する層間絶縁層の部分に、例えば、フォトリソグラフィ技術及びドライエッチング技術に基づきコンタクトプラグ形成用開口部を形成した後において、コンタクトプラグ形成用開口部の底部に、ゲート絶縁膜や第１層（仕事関数制御層）が露出しないように、ゲート絶縁膜延在部の高さＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さＨMt-1を決定することが重要である。
以上に説明した各種の好ましい構成、態様を含む本発明の第１の態様あるいは第２の態様に係る絶縁ゲート電界効果トランジスタあるいはその製造方法（以下、これらを総称して、単に、本発明と呼ぶ場合がある）において、ソース／ドレイン領域及びチャネル形成領域、並びに、絶縁層、及び、チャネル形成領域の上方にゲート電極形成用開口部を備えた基体を準備する方法、即ち、係る基体を作製する方法は、周知の方法とすればよい。また、ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜を除去する方法として、具体的には、ドライエッチング法やウェットエッチング法を挙げることができる。
本発明で用いられるソース／ドレイン領域やチャネル形成領域等を備えた基体として、シリコン半導体基板等の半導体基板の他、表面に半導体層が形成された支持体（例えば、ガラス基板、石英基板、表面に絶縁層が形成されたシリコン半導体基板、プラスチック基板、プラスチックフィルム等）を例示することができる。絶縁ゲート電界効果トランジスタは、例えば、半導体基板や半導体層のウェル領域等に形成される。絶縁ゲート電界効果トランジスタと絶縁ゲート電界効果トランジスタとの間には、例えば、トレンチ構造、ＬＯＣＯＳ構造、トレンチ構造とＬＯＣＯＳ構造の組合せから構成された素子分離領域が形成されていてもよい。更には、ＳＩＭＯＸ法や基板貼合せ法によって得られたＳＯＩ構造を有する基体を用いてもよく、この場合には、素子分離領域の形成は不要である。
ゲート絶縁膜を構成する材料として、従来から一般的に用いられているＳｉＯ2系材料、ＳｉＯＦ系材料あるいはＳｉＮ系材料（例えば、ＳｉＮやＳｉＯＮ）の他、比誘電率ｋ（＝ε／ε0）が概ね４．０以上の所謂高比誘電率材料を挙げることができる。高比誘電率材料としては、酸化ジルコニウム（ＺｒＯ2）、酸化ハフニウム（ＨｆＯ2）、ＨｆＳｉＯＮ、酸化アルミニウム（Ａｌ2Ｏ3）、酸化イットリウム（Ｙ2Ｏ3）、酸化ランタン（Ｌａ2Ｏ）といった金属酸化膜や、金属窒化膜を例示することができる。ゲート絶縁膜は１種類の材料から形成されていてもよいし、複数種類の材料から形成されていてもよい。また、ゲート絶縁膜は単一膜（複数の材料から成る複合膜を含む）であってもよいし、積層膜であってもよい。ｎチャネル型絶縁ゲート電界効果トランジスタのゲート絶縁膜とｐチャネル型絶縁ゲート電界効果トランジスタのゲート絶縁膜とは、同一材料から成る構成とすることもできるし、それぞれ異なる材料から成る構成とすることもできる。ゲート絶縁膜は広く周知の方法により形成することができる。特に、上述した高比誘電率材料から成るゲート絶縁膜を形成する方法として、ＡＬＤ（Atomic Layer Deposition）法、有機金属化学的気相成長法（ＭＯＣＶＤ法）、スパッタリング法等を例示することができる。
第１層（仕事関数制御層）の形成方法として、材料にも依るが、ＡＬＤ法、ＭＯＣＶＤ法を含む各種のＣＶＤ法、ＰＶＤ法を挙げることができる。また、第２層をシリサイドから構成する場合、シリサイド中に含まれる不純物の種類及び量を制御することで、あるいは又、例えば、シリサイドにアルミニウムイオンを適切にイオン注入することで、ｎチャネル型絶縁ゲート電界効果トランジスタとｐチャネル型絶縁ゲート電界効果トランジスタのゲート電極の仕事関数の値の最適化を図ることができる。
絶縁層や層間絶縁層を構成する材料として、上述したＳｉＯ2系材料やＳｉＮ系材料以外にも、ＳｉＯＦ系材料、ＳｉＣ、誘電率ｋ（＝ε／ε0）が例えば３．５以下の有機ＳＯＧ、ポリイミド系樹脂、フッ素系樹脂といった低誘電率絶縁材料（例えば、フルオロカーボン、アモルファス・テトラフルオロエチレン、ポリアリールエーテル、フッ化アリールエーテル、フッ化ポリイミド、パリレン、ベンゾシクロブテン、アモルファス・カーボン、シクロパーフルオロカーボンポリマー、フッ化フラーレン）を挙げることができ、あるいは又、絶縁層や層間絶縁層をこれらの材料の積層構造から構成することもできる。絶縁層や層間絶縁層の形成方法として、材料にも依るが、ＣＶＤ法やＰＶＤ法を挙げることができる。尚、絶縁層には上述したサイドウオールが包含される。
層間絶縁層に設けられるコンタクトプラグを構成する材料として、不純物がドーピングされた多結晶シリコンやタングステン（Ｗ）等の高融点金属材料を挙げることができる。コンタクトプラグは、層間絶縁層にコンタクトプラグ形成用開口部をＲＩＥ法といったドライエッチング法等により形成した後、周知の方法によりコンタクトプラグ形成用開口部内を上述した材料で埋め込むことにより形成することができる。具体的には、例えば、ブランケット・タングステンＣＶＤ法によりコンタクトプラグ形成用開口部内にタングステンを埋め込み、次いで、層間絶縁層上の余剰のタングステン層を除去することによりコンタクトプラグを形成することができる。尚、密着層としてのＴｉ層及びＴｉＮ層をコンタクトプラグ形成用開口部内に形成した後、ブランケット・タングステンＣＶＤ法によりコンタクトプラグ形成用開口部内にタングステンを埋め込むことが好ましい。
本発明において、「チャネル形成領域」とは、チャネルが形成され得る領域を意味し、現実にチャネルが形成されている領域のみを示すものではない。例えば、ゲート電極に対向して位置する半導体層や半導体基板の部分は、「チャネル形成領域」に該当する。本発明の絶縁ゲート電界効果トランジスタが組み込まれた半導体装置として、例えばＮＭＯＳとＰＭＯＳとから構成されたＣＭＯＳ半導体装置を挙げることができるし、ＮＭＯＳとＰＭＯＳに加えてバイポーラトランジスタを含むＢｉＣＭＯＳ半導体装置を挙げることもできる。
本発明にあっては、所謂ダマシン・プロセスによってゲート電極が完成した時点で、ゲート電極の頂面は、ゲート絶縁膜や、ゲート電極の仕事関数を規定するための第１層（仕事関数制御層）の上端面が露出した状態とはなっていない。従って、ゲート電極及びソース／ドレイン領域へのコンタクトプラグの形成のために層間絶縁層及び絶縁層をドライエッチングしてコンタクトプラグ形成用開口部を設け、また、コンタクトプラグ形成のための前処理を行うとき、あるいは又、下層絶縁層を除去する際、ゲート絶縁膜、あるいは、第１層、あるいは、ゲート絶縁膜及び第１層が、エッチングされてしまうといった現象の発生を確実に防止することができる。その結果、高い信頼性を有する絶縁ゲート電界効果トランジスタを提供することができるし、例えば、ｎチャネル型絶縁ゲート電界効果トランジスタにおけるゲート電極の仕事関数を、所望の値に確実に保持することができる。また、ゲート電極の幅の広狭に依存すること無く、高い信頼性を有するゲート電極を形成することができる。
また、場合によっては、ｎチャネル型絶縁ゲート電界効果トランジスタのゲート電極の頂面を構成する材料と、ｐチャネル型絶縁ゲート電界効果トランジスタのゲート電極の頂面を構成する材料とを、同じとすることが可能であるので、安定したエッチング条件で、確実に、コンタクトプラグ形成用開口部を層間絶縁層に形成することができる。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例１は、本発明の絶縁ゲート電界効果トランジスタ及びその製造方法に関し、より具体的には、本発明の第１−Ａの態様に係る絶縁ゲート電界効果トランジスタ、及び、本発明の第１−Ａ−１の態様及び第１−Ａ−２の態様に係る絶縁ゲート電界効果トランジスタの製造方法に関する。
実施例１の絶縁ゲート電界効果トランジスタは、図８の（Ａ）に模式的な一部端面図を示すように、
（Ａ）ソース／ドレイン領域１３及びチャネル形成領域１２、
（Ｂ）チャネル形成領域１２の上方に形成されたゲート電極２３、並びに、
（Ｃ）ゲート絶縁膜３０、
を備えた絶縁ゲート電界効果トランジスタである。尚、実施例１にあっては、絶縁ゲート電界効果トランジスタを、ｎチャネル型絶縁ゲート電界効果トランジスタとした。
（Ａ）ソース／ドレイン領域１３及びチャネル形成領域１２、
（Ｂ）チャネル形成領域１２の上方に形成されたゲート電極２３、並びに、
（Ｃ）ゲート絶縁膜３０、
を備えた絶縁ゲート電界効果トランジスタである。尚、実施例１にあっては、絶縁ゲート電界効果トランジスタを、ｎチャネル型絶縁ゲート電界効果トランジスタとした。
ゲート電極２３等の拡大された模式図を図８の（Ｂ）に示すように、酸化ハフニウムから成るゲート絶縁膜３０は、ゲート電極２３とチャネル形成領域１２との間に形成されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極２３の側面部２３Ａの途中まで延在するゲート絶縁膜延在部３０Ｂから構成されている。そして、図８の（Ｂ）に示すように、チャネル形成領域１２の表面を基準としたゲート電極２３の高さをＨGate、ゲート絶縁膜延在部３０Ｂの高さをＨInsとしたとき、ＨIns＜ＨGateを満足する。
実施例１の絶縁ゲート電界効果トランジスタにおいて、ゲート電極２３は、第１の金属材料（具体的には、ゲート電極２３の仕事関数を規定するための金属材料であり、より具体的には、ハフニウム・シリサイド［ＨｆＳｉX］）から成る第１層（仕事関数制御層）３１、及び、第１の金属材料とは異なる第２の金属材料から成る第２層３２から構成されている。そして、第１層３１は、チャネル形成領域１２に対向するゲート電極２３の底面部からゲート電極２３の側面部２３Ａの途中に亙り薄膜状に形成されており、第２層３２は、ゲート電極２３の残部を占めている。また、チャネル形成領域１２の表面を基準としたときの、ゲート電極２３の側面部２３Ａの途中まで形成された第１層３１の部分３１Ｂの高さをＨMt-1とすると、ＨMt-1＜ＨGateを満足する。ＨIns≒ＨMt-1である。尚、ゲート電極２３の底面部に形成された第１層の部分を参照番号３１Ａで示し、ゲート電極２３の側面部２３Ａの途中に亙り形成された第１層３１の部分を参照番号３１Ｂで示す。より具体的には、
ＨGate≒１００ｎｍ
ＨIns ≒ ５０ｎｍ
ＨMt-1≒ ５０ｎｍ
とした。後述する実施例２〜実施例３においても同様である。尚、実施例１にあっては、第２層３２は、薄膜状の外側層３２Ａ、及び、内側層３２Ｂの２層から構成されており、第２層３２の外側層３２Ａは、第１層３１上からゲート電極２３の側面部に亙り形成されており、第２層３２の内側層３２Ｂは、ゲート電極２３の残部を占めている。外側層３２ＡはＴｉＮから成り、内側層３２Ｂはタングステン（Ｗ）から成る。ここで、外側層３２Ａは、バリア層及び密着向上層として機能し、併せて、ＰＭＯＳにおけるゲート電極の仕事関数を規定するための金属材料層（仕事関数制御層）としての機能を有する。但し、外側層３２Ａの形成は必須ではなく、第２層３２を１層から構成することもできる。
ＨGate≒１００ｎｍ
ＨIns ≒ ５０ｎｍ
ＨMt-1≒ ５０ｎｍ
とした。後述する実施例２〜実施例３においても同様である。尚、実施例１にあっては、第２層３２は、薄膜状の外側層３２Ａ、及び、内側層３２Ｂの２層から構成されており、第２層３２の外側層３２Ａは、第１層３１上からゲート電極２３の側面部に亙り形成されており、第２層３２の内側層３２Ｂは、ゲート電極２３の残部を占めている。外側層３２ＡはＴｉＮから成り、内側層３２Ｂはタングステン（Ｗ）から成る。ここで、外側層３２Ａは、バリア層及び密着向上層として機能し、併せて、ＰＭＯＳにおけるゲート電極の仕事関数を規定するための金属材料層（仕事関数制御層）としての機能を有する。但し、外側層３２Ａの形成は必須ではなく、第２層３２を１層から構成することもできる。
実施例１の絶縁ゲート電界効果トランジスタにあっては、ゲート電極２３の側面部２３Ａはサイドウオールと接している。ここで、サイドウオールは、ゲート電極２３の側面部２３Ａに隣接して設けられたオフセットスペーサ１７、オフセットスペーサ１７の外側に位置する第１サイドウオール１８及び第２サイドウオール１９から構成されている。また、ソース／ドレイン領域１３の表面には、シリサイド層（具体的には、ニッケル・白金・シリサイド層）１３Ａが形成されている。更には、ソース／ドレイン領域１３の上方には、ＳｉＮから成るストレスライナー層２０が形成されており、ストレスライナー層２０の上には下層絶縁層２１が形成されている。下層絶縁層２１、ストレスライナー層２０、及び、サイドウオールによって絶縁層が構成されている。
また、下層絶縁層２１等の上には層間絶縁層３４が形成されており、チャネル形成領域１２の上方に位置する層間絶縁層３４の部分にはコンタクトプラグ形成用開口部３５Ａが設けられ、このコンタクトプラグ形成用開口部３５Ａ内にはタングステンから成り、ゲート電極２３の頂面に接続されたコンタクトプラグ３７Ａが設けられている。そして、このコンタクトプラグ３７Ａの底面とゲート絶縁膜延在部３０Ｂの上端部との間には、少なくとも、内側層３２Ｂ及び外側層３２Ａのいずれか一方が存在する。尚、第２層３２を１層から構成する場合には、コンタクトプラグ３７Ａの底面とゲート絶縁膜延在部３０Ｂの上端部との間には第２層３２が存在する。一方、ソース／ドレイン領域１３の上方に位置する層間絶縁層３４の部分にはコンタクトプラグ形成用開口部３５Ｂが設けられ、このコンタクトプラグ形成用開口部３５Ｂ内にはタングステンから成り、ソース／ドレイン領域１３を構成するシリサイド層１３Ａに接続されたコンタクトプラグ３７Ｂが設けられている。尚、参照番号１１はシリコン半導体基板であり、参照番号３６は、コンタクトプラグ３７Ａ，３７Ｂを形成するための第２のバリア層である。
シリコン半導体基板等の模式的な一部端面図である図１の（Ａ）、（Ｂ）、図２の（Ａ）、（Ｂ）、図３の（Ａ）、（Ｂ）、図４の（Ａ）、（Ｂ）、図５の（Ａ）、（Ｂ）、図６の（Ａ）、（Ｂ）、図７の（Ａ）、（Ｂ）、図８の（Ａ）、（Ｂ）を参照して、以下、実施例１の絶縁ゲート電界効果トランジスタの製造方法を説明する。
［工程−１００］
先ず、チャネル形成領域１２及びソース／ドレイン領域１３、並びに、ＳｉＯ2から成る下層絶縁層２１、並びに、チャネル形成領域１２の上方にゲート電極形成用開口部２２を備えた基体１０を準備する。
先ず、チャネル形成領域１２及びソース／ドレイン領域１３、並びに、ＳｉＯ2から成る下層絶縁層２１、並びに、チャネル形成領域１２の上方にゲート電極形成用開口部２２を備えた基体１０を準備する。
具体的には、シリコン半導体基板１１に素子分離領域（図示せず）を形成した後、シリコン半導体基板１１の表面にダミーゲート絶縁膜１４を形成し、次いで、ダミーポリシリコン層１５、ＳｉＮから成るハードマスク層を、順次、形成した後、フォトリソグラフィ技術及びドライエッチング技術に基づきダミーゲート電極１５’を形成する。ダミーゲート電極１５’は、ダミーポリシリコン層１５及びハードマスク１６の積層構造を有する。次いで、ＬＤＤ構造を形成するための不純物の浅いイオン注入を行った後、ダミーゲート電極１５’の側面にＳｉＮから成るオフセットスペーサ１７を形成し、更に、第１サイドウオール１８を形成するためのＳｉＯ2層、及び、第２サイドウオール１９を形成するためのＳｉＮ層を順次形成し、これらのＳｉＮ層及びＳｉＯ2層をエッチバックすることによって、オフセットスペーサ１７の外側に位置する第１サイドウオール１８及び第２サイドウオール１９を得ることができる。その後、不純物の深いイオン注入を行うことでソース／ドレイン領域１３を形成する。次に、全面にニッケル・白金層を形成し、加熱処理を施すことで、ソース／ドレイン領域１３の上部をシリサイド化することで、シリサイド層１３Ａを得ることができる。その後、未反応のニッケル・白金層を除去し、再度、加熱処理を行うことで、シリサイド層１３Ａの安定化を図る。以上によって、エクステンション領域とシリサイド層１３Ａ（低抵抗層）を備えたソース／ドレイン領域１３を得ることができる。ソース／ドレイン領域１３のエクステンション領域で挟まれた領域が、チャネル形成領域１２となる。その後、全面に、ＳｉＮから成るストレスライナー層２０を形成する。こうして、図１の（Ａ）に示す状態を得ることができる。
その後、全面にＳｉＯ2から成る下層絶縁層２１を形成した後、ＣＭＰ法に基づき平坦化処理を施すことで、下層絶縁層２１の一部及びハードマスク１６（場合によっては、更に、ダミーポリシリコン層１５の一部及びサイドウオールの一部）を除去する。こうして、図１の（Ｂ）に示す状態を得ることができる。
次いで、露出したダミーゲート電極１５’を、フッ素等のラジカルを使用するエッチング法によって除去し、更に、ダミーゲート絶縁膜１４を、例えば希フッ酸等のウェットエッチング法により除去する。こうして、図２の（Ａ）に示す状態を得ることができる。
［工程−１１０］
次いで、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜３０を形成する。ところで、実施例１にあっては、ゲート電極２３は、第１の金属材料から成る第１層（仕事関数制御層）３１、及び、第１の金属材料とは異なる第２の金属材料から成る第２層３２から構成されている。従って、実施例１にあっては、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜３０、及び、第１の金属材料から成る第１層３１を、順次、形成する。
次いで、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜３０を形成する。ところで、実施例１にあっては、ゲート電極２３は、第１の金属材料から成る第１層（仕事関数制御層）３１、及び、第１の金属材料とは異なる第２の金属材料から成る第２層３２から構成されている。従って、実施例１にあっては、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜３０、及び、第１の金属材料から成る第１層３１を、順次、形成する。
具体的には、全面に、酸化ハフニウムから成り、厚さ３．０ｎｍのゲート絶縁膜３０を形成する（図２の（Ｂ）参照）。このゲート絶縁膜３０は、例えば、ＨｆＣｌ2とＮＨ3を原料ガスとして用いたＣＶＤ法に基づき形成することができるし、あるいは又、有機系のＨｆガスを原料ガスとして用いたＣＶＤ法に基づき形成することができるし、あるいは又、ハフニウム窒化物をターゲットとして用いたスパッタリング法に基づき窒化ハフニウム膜を形成した後、窒化ハフニウム膜を酸化することで形成することができるし、ＡＬＤ法に基づき形成することができる。
［工程−１２０］
次に、実施例１にあっては、スパッタリング法に基づき、全面に（具体的には、ゲート絶縁膜３０の上に）、ハフニウム・シリサイド（ＨｆＳｉX）から成り、厚さ１５ｎｍの第１層３１を形成する（図３の（Ａ）参照）。
次に、実施例１にあっては、スパッタリング法に基づき、全面に（具体的には、ゲート絶縁膜３０の上に）、ハフニウム・シリサイド（ＨｆＳｉX）から成り、厚さ１５ｎｍの第１層３１を形成する（図３の（Ａ）参照）。
［工程−１３０］
その後、ゲート電極形成用開口部２２の側壁に形成されたゲート絶縁膜３０を選択的に除去し、以て、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂから構成されたゲート絶縁膜３０を得る。具体的には、ゲート電極形成用開口部２２の側壁に形成されたゲート絶縁膜３０の選択的な除去を、全面にレジスト層４０を形成した後、レジスト層４０をエッチバックしてゲート電極形成用開口部２２の下部にレジスト層４０を残し、次いで、ゲート電極形成用開口部２２の側壁上部に露出したゲート絶縁膜３０の部分を除去した後、レジスト層４０を除去する工程に基づき行う。
その後、ゲート電極形成用開口部２２の側壁に形成されたゲート絶縁膜３０を選択的に除去し、以て、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂから構成されたゲート絶縁膜３０を得る。具体的には、ゲート電極形成用開口部２２の側壁に形成されたゲート絶縁膜３０の選択的な除去を、全面にレジスト層４０を形成した後、レジスト層４０をエッチバックしてゲート電極形成用開口部２２の下部にレジスト層４０を残し、次いで、ゲート電極形成用開口部２２の側壁上部に露出したゲート絶縁膜３０の部分を除去した後、レジスト層４０を除去する工程に基づき行う。
ところで、上述したとおり、ゲート電極２３は第１層３１及び第２層３２から構成されている。従って、ゲート電極形成用開口部２２の側壁に形成されたゲート絶縁膜３０及び第１層３１を選択的に除去することで、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂから構成されたゲート絶縁膜３０、並びに、チャネル形成領域１２に対向するゲート電極２３の底面部からゲート電極２３の側面部２３Ａの途中に亙り形成された第１層３１を得る。ここで、ゲート電極２３の底面部に形成された第１層の部分を参照番号３１Ａで示し、ゲート電極２３の側面部２３Ａの途中に亙り形成された第１層３１の部分を参照番号３１Ｂで示している。
より具体的には、全面にレジスト層４０を形成した後、レジスト層４０をエッチバックしてゲート電極形成用開口部２２の下部にレジスト層４０を残す（図３の（Ｂ）参照）。レジスト層４０のエッチバックは、例えば、以下の条件で行えばよい。次いで、ゲート電極形成用開口部２２の側壁上部に露出した第１層３１の部分及びゲート絶縁膜３０の部分を、以下の条件に基づくドライエッチング法にて除去した後（図４の（Ａ）参照）、アッシング法に基づきレジスト層４０を除去する（図４の（Ｂ）参照）。
［レジスト層４０のエッチバック］
使用ガス：Ｏ2／Ｓ2Ｃｌ2／Ｎ2＝３０sccm／１０sccm／１０sccm
使用ガス：Ｏ2／Ｓ2Ｃｌ2／Ｎ2＝３０sccm／１０sccm／１０sccm
［第１層３１の部分及びゲート絶縁膜３０のドライエッチング］
使用ガス ：Ｃｌ2／ＢＣｌ3＝３５sccm／１０sccm
ソースパワー ：１０００Ｗ
バイアスパワー：１５０Ｗ
圧力 ：１．３Ｐａ（１０ミリトル）
基板温度 ：４０゜Ｃ
使用ガス ：Ｃｌ2／ＢＣｌ3＝３５sccm／１０sccm
ソースパワー ：１０００Ｗ
バイアスパワー：１５０Ｗ
圧力 ：１．３Ｐａ（１０ミリトル）
基板温度 ：４０゜Ｃ
［工程−１４０］
次に、ゲート電極形成用開口部２２内を金属材料で埋め込むことでゲート電極２３を得る。具体的には、ゲート電極形成用開口部２２の残部を第２の金属材料で埋め込むことで、第１層３１及び第２層３２から構成されたゲート電極２３を得る。
次に、ゲート電極形成用開口部２２内を金属材料で埋め込むことでゲート電極２３を得る。具体的には、ゲート電極形成用開口部２２の残部を第２の金属材料で埋め込むことで、第１層３１及び第２層３２から構成されたゲート電極２３を得る。
より具体的には、先ず、スパッタリング法に基づき、全面にＴｉＮから成り、バリア層として機能する薄膜状の外側層３２Ａを形成する（図５の（Ａ）参照）。厚さ１０ｎｍの外側層３２Ａは、ＣＶＤ法、あるいは、スパッタリング法、あるいは、ＡＬＤ法（ＮＨ3ガス及びＴｉＣｌ4ガスを交互に使用）に基づき、形成することができる。尚、この前に、ＰＭＯＳを形成すべき領域のハフニウム・シリサイド（ＨｆＳｉX）から成る第１層を除去し、ＰＭＯＳを形成すべき領域上に、直接、ＴｉＮから成る外側層３２Ａを形成すれば、この外側層３２Ａは、ＰＭＯＳにおける仕事関数制御層、即ち、第１層として機能する。
その後、所謂ブランケット・タングステンＣＶＤ法に基づき、全面にタングステンから成り、厚さ０．２μｍの内側層３２Ｂを形成した後、ＣＭＰ法に基づいた平坦化処理を行い、下層絶縁層２１、並びに、オフセットスペーサ１７、第１サイドウオール１８及び第２サイドウオール１９上の内側層３２Ｂ及び外側層３２Ａを除去する（図５の（Ｂ）参照）。こうして、外側層３２Ａ及び内側層３２Ｂの２層から成る第２層３２から構成されたゲート電極２３を得ることができる。ここで、ゲート電極２３は、チャネル形成領域１２の上方にゲート絶縁膜３０を介して形成されており、第１層３１、並びに、第２層３２（外側層３２Ａ及び内側層３２Ｂ）から構成されている。ゲート電極２３の頂面は、第２層３２（外側層３２Ａ及び内側層３２Ｂ）から構成されているだけであり、第１層３１及びゲート絶縁膜３０は露出していない。尚、ゲート電極２３の頂面から、ゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂの上端部までの距離は、５ｎｍ以上あることが望ましい。従って、［工程−１３０］において、ゲート絶縁膜本体部３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂから構成されたゲート絶縁膜３０を得るとき、ゲート電極２３の頂面から、ゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂの上端部までの距離が５ｎｍ以上となるように、ゲート絶縁膜３０のエッチングを行う。
［工程−１５０］
次に、全面に、プラズマＣＶＤ法、高密度プラズマＣＶＤ法、あるいは、常圧ＣＶＤ法といったＣＶＤ法に基づき、ＳｉＯ2から成る層間絶縁層３４を形成する（図６の（Ａ）参照）。
次に、全面に、プラズマＣＶＤ法、高密度プラズマＣＶＤ法、あるいは、常圧ＣＶＤ法といったＣＶＤ法に基づき、ＳｉＯ2から成る層間絶縁層３４を形成する（図６の（Ａ）参照）。
［工程−１６０］
その後、フォトリソグラフィ技術及びドライエッチング技術に基づき、ゲート電極２３の上方、及び、ソース／ドレイン領域１３の上方の層間絶縁層３４にコンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成する。尚、図６の（Ｂ）にコンタクトプラグ形成用開口部３５Ａの形成が完了した時点の状態、及び、コンタクトプラグ形成用開口部３５Ｂの形成途中の状態を図示し、図７の（Ａ）にコンタクトプラグ形成用開口部３５Ｂの形成が完了した時点の状態を図示する。ここで、実際にはエッチング用のレジスト層が形成されているが、係るレジスト層の図示は省略している。
その後、フォトリソグラフィ技術及びドライエッチング技術に基づき、ゲート電極２３の上方、及び、ソース／ドレイン領域１３の上方の層間絶縁層３４にコンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成する。尚、図６の（Ｂ）にコンタクトプラグ形成用開口部３５Ａの形成が完了した時点の状態、及び、コンタクトプラグ形成用開口部３５Ｂの形成途中の状態を図示し、図７の（Ａ）にコンタクトプラグ形成用開口部３５Ｂの形成が完了した時点の状態を図示する。ここで、実際にはエッチング用のレジスト層が形成されているが、係るレジスト層の図示は省略している。
［工程−１７０］
次いで、コンタクトプラグを形成するために、自然酸化膜等を除去するための前処理を行う。前処理として、例えば、希フッ酸を用いた薬液処理、アルゴンガスを用いたスパッタリング処理、フッ素のラジカルを用いたエッチング処理を挙げることができる。
次いで、コンタクトプラグを形成するために、自然酸化膜等を除去するための前処理を行う。前処理として、例えば、希フッ酸を用いた薬液処理、アルゴンガスを用いたスパッタリング処理、フッ素のラジカルを用いたエッチング処理を挙げることができる。
［工程−１８０］
その後、全面に、Ｔｉ（下層）／ＴｉＮ（上層）の積層構造から成る第２のバリア層３６をスパッタリング法に基づき形成し（図７の（Ｂ）参照）、ＷＦ6ガス、Ｈ2ガス、ＳｉＨ4ガスを用いたブランケット・タングステンＣＶＤ法（成膜温度：３５０゜Ｃ）に基づき全面にタングステン層を形成した後、ＣＭＰ法に基づいた平坦化処理を行うことで、コンタクトプラグ形成用開口部３５Ａ，３５Ｂ内にコンタクトプラグ３７Ａ，３７Ｂを得ることができる（図８の（Ａ）及び（Ｂ）参照）。その後、必要に応じて層間絶縁層３４の上に図示しない配線等を形成して、実施例１の絶縁ゲート電界効果トランジスタを完成させることができる。
その後、全面に、Ｔｉ（下層）／ＴｉＮ（上層）の積層構造から成る第２のバリア層３６をスパッタリング法に基づき形成し（図７の（Ｂ）参照）、ＷＦ6ガス、Ｈ2ガス、ＳｉＨ4ガスを用いたブランケット・タングステンＣＶＤ法（成膜温度：３５０゜Ｃ）に基づき全面にタングステン層を形成した後、ＣＭＰ法に基づいた平坦化処理を行うことで、コンタクトプラグ形成用開口部３５Ａ，３５Ｂ内にコンタクトプラグ３７Ａ，３７Ｂを得ることができる（図８の（Ａ）及び（Ｂ）参照）。その後、必要に応じて層間絶縁層３４の上に図示しない配線等を形成して、実施例１の絶縁ゲート電界効果トランジスタを完成させることができる。
実施例１にあっては、所謂ダマシン・プロセスによってゲート電極が完成した時点で、即ち、［工程−１４０］（図５の（Ｂ）参照）において、ゲート絶縁膜３０及び第１層３１の上端面が露出した状態にはない。従って、［工程−１６０］にあっては、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成するために、ＳｉＯ2から成る層間絶縁層３４をドライエッチングし（図６の（Ｂ）参照）、引き続き、ＳｉＯ2から成る下層絶縁層２１、及び、ＳｉＮから成るストレスライナー層２０をドライエッチングするが（図７の（Ａ）参照）、ゲート絶縁膜３０及び第１層３１が露出することがなく、従って、ゲート絶縁膜３０及び第１層３１がエッチングされてしまうといった現象が発生することはない。更には、［工程−１７０］における前処理によって、第１層３１がエッチングされてしまうこともない。それ故、得られたゲート電極２３の信頼性が低下することがない。また、［工程−１８０］において、コンタクトプラグ３７Ａを形成したとき、コンタクトプラグ３７Ａにボイドが発生することもない。更には、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成するためにエッチングすべきゲート電極２３の上方の部分とソース／ドレイン領域１３の上方の部分の構成材料が異なっているが、ゲート絶縁膜３０及び第１層３１の上端面が露出した状態にはないので、コンタクトプラグ形成用開口部３５Ａ，３５Ｂの形成条件の最適化を図り易い。
実施例２は、実施例１の変形であり、具体的には、実施例２は、本発明の第１−Ａ−３の態様に係る絶縁ゲート電界効果トランジスタの製造方法に関する。
実施例２においては、第１層３１がハフニウム・シリサイド（ＨｆＳｉX）から成る点は実施例１と同じであるが、第２層２３２がニッケル・シリサイドから構成されている点が実施例１と相違している。また、第２層２３２の形成方法が実施例１と異なる。以下、図９の（Ａ）、（Ｂ）、図１０を参照して、実施例２の絶縁ゲート電界効果トランジスタの製造方法を説明する。
［工程−２００］
先ず、実施例１の［工程−１００］〜［工程−１３０］と同様の工程を実行する。
先ず、実施例１の［工程−１００］〜［工程−１３０］と同様の工程を実行する。
［工程−２１０］
その後、ゲート電極形成用開口部２２の残部への金属材料の埋め込みを、以下の方法に基づき行う。即ち、ゲート電極形成用開口部２２の下部に導電材料層５０を形成する。具体的には、全面にＣＶＤ法に基づきアモルファスシリコンから成る導電材料層５０を形成した後、エッチバック法にて導電材料層５０を厚さ方向にエッチングし、ゲート電極形成用開口部２２の下部に導電材料層５０を残す（図９の（Ａ）参照）。次に、スパッタリング法やＣＶＤ法に基づき、全面に、厚さ２０ｎｍのニッケルから成る金属材料層５１を形成する（図９の（Ｂ）参照）。その後、常圧において５８０゜Ｃ、６０秒の加熱処理を行うことで、導電材料層５０と金属材料層５１とを化学的に反応させ、ニッケル・シリサイド層を形成する。次いで、未反応の金属材料層５１を、ＨＣｌ／Ｈ2Ｏ2／Ｈ2Ｏを１：１：２の割合で混合した混合液に１５分、浸漬することで除去した後、再度、加熱処理を行うことで、ニッケル・シリサイド層の安定化を図る。こうして、導電材料層５０と金属材料層５１との化学的な反応によって第２の金属材料から成る第２層２３２を得ることができる（図１０参照）。
その後、ゲート電極形成用開口部２２の残部への金属材料の埋め込みを、以下の方法に基づき行う。即ち、ゲート電極形成用開口部２２の下部に導電材料層５０を形成する。具体的には、全面にＣＶＤ法に基づきアモルファスシリコンから成る導電材料層５０を形成した後、エッチバック法にて導電材料層５０を厚さ方向にエッチングし、ゲート電極形成用開口部２２の下部に導電材料層５０を残す（図９の（Ａ）参照）。次に、スパッタリング法やＣＶＤ法に基づき、全面に、厚さ２０ｎｍのニッケルから成る金属材料層５１を形成する（図９の（Ｂ）参照）。その後、常圧において５８０゜Ｃ、６０秒の加熱処理を行うことで、導電材料層５０と金属材料層５１とを化学的に反応させ、ニッケル・シリサイド層を形成する。次いで、未反応の金属材料層５１を、ＨＣｌ／Ｈ2Ｏ2／Ｈ2Ｏを１：１：２の割合で混合した混合液に１５分、浸漬することで除去した後、再度、加熱処理を行うことで、ニッケル・シリサイド層の安定化を図る。こうして、導電材料層５０と金属材料層５１との化学的な反応によって第２の金属材料から成る第２層２３２を得ることができる（図１０参照）。
［アモルファスシリコンから成る導電材料層５０の形成条件］
使用ガス：ＳｉＨ4／Ｈｅ／Ｎ2＝１００sccm／４００sccm／２００sccm
圧力 ：７０Ｐａ
基板温度：４９０゜Ｃ
使用ガス：ＳｉＨ4／Ｈｅ／Ｎ2＝１００sccm／４００sccm／２００sccm
圧力 ：７０Ｐａ
基板温度：４９０゜Ｃ
［工程−２２０］
次いで、実施例１の［工程−１５０］〜［工程−１８０］と同様の工程を実行することで、実施例２の絶縁ゲート電界効果トランジスタを完成させることができる。
次いで、実施例１の［工程−１５０］〜［工程−１８０］と同様の工程を実行することで、実施例２の絶縁ゲート電界効果トランジスタを完成させることができる。
実施例３も、実施例１の変形であり、具体的には、実施例３は、本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタ、及び、本発明の第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタの製造方法に関する。
実施例３においては、ゲート電極３２３の全体がニッケル・シリサイド３３２から構成されている点が実施例１と相違している。また、ゲート電極３２３の形成方法が実施例１と異なる。以下、図１１の（Ａ）、（Ｂ）、図１２の（Ａ）、（Ｂ）を参照して、実施例３の絶縁ゲート電界効果トランジスタの製造方法を説明する。
［工程−３００］
先ず、実施例１の［工程−１００］〜［工程−１１０］と同様の工程を実行する。
先ず、実施例１の［工程−１００］〜［工程−１１０］と同様の工程を実行する。
［工程−３１０］
その後、ゲート電極形成用開口部２２の側壁に形成されたゲート絶縁膜３０を選択的に除去し、以て、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂから構成されたゲート絶縁膜３０を得る。具体的には、実施例１の［工程−１３０］と同様にして、全面にレジスト層を形成した後、レジスト層をエッチバックしてゲート電極形成用開口部２２の下部にレジスト層を残し、次いで、ゲート電極形成用開口部２２の側壁上部に露出したゲート絶縁膜３０の部分を除去した後、レジスト層を除去する。こうして、図１１の（Ａ）に示す状態を得ることができる。
その後、ゲート電極形成用開口部２２の側壁に形成されたゲート絶縁膜３０を選択的に除去し、以て、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部３０Ａ、及び、ゲート絶縁膜本体部３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部３０Ｂから構成されたゲート絶縁膜３０を得る。具体的には、実施例１の［工程−１３０］と同様にして、全面にレジスト層を形成した後、レジスト層をエッチバックしてゲート電極形成用開口部２２の下部にレジスト層を残し、次いで、ゲート電極形成用開口部２２の側壁上部に露出したゲート絶縁膜３０の部分を除去した後、レジスト層を除去する。こうして、図１１の（Ａ）に示す状態を得ることができる。
［工程−３２０］
次いで、ゲート電極形成用開口部２２内への金属材料の埋め込みを以下の方法で行う、即ち、ゲート電極形成用開口部２２の下部に導電材料層５０を形成した後、全面に金属材料層５１を形成し、次いで、導電材料層５０と金属材料層５１とを化学的に反応させた後、未反応の金属材料層５１を除去する。具体的には、実施例２の［工程−２１０］と同様の工程を実行すればよい（図１１の（Ｂ）、図１２の（Ａ）及び図１２の（Ｂ）参照）。
次いで、ゲート電極形成用開口部２２内への金属材料の埋め込みを以下の方法で行う、即ち、ゲート電極形成用開口部２２の下部に導電材料層５０を形成した後、全面に金属材料層５１を形成し、次いで、導電材料層５０と金属材料層５１とを化学的に反応させた後、未反応の金属材料層５１を除去する。具体的には、実施例２の［工程−２１０］と同様の工程を実行すればよい（図１１の（Ｂ）、図１２の（Ａ）及び図１２の（Ｂ）参照）。
［工程−３３０］
次いで、実施例１の［工程−１５０］〜［工程−１８０］と同様の工程を実行することで、実施例３の絶縁ゲート電界効果トランジスタを完成させることができる。
次いで、実施例１の［工程−１５０］〜［工程−１８０］と同様の工程を実行することで、実施例３の絶縁ゲート電界効果トランジスタを完成させることができる。
実施例４も、実施例１の変形であり、具体的には、実施例４は、本発明の第１−Ｂの態様に係る絶縁ゲート電界効果トランジスタ、及び、本発明の第１−Ｃの態様に係る絶縁ゲート電界効果トランジスタの製造方法に関する。
実施例４の絶縁ゲート電界効果トランジスタにおいて、図１６の（Ａ）に模式的な一部端面図を示し、ゲート電極４２３等の拡大された模式図を図１６の（Ｂ）に示すように、ゲート電極４２３は、第１の金属材料から成る第１層４３１、第１の金属材料とは異なる第２の金属材料から成る第２層４３２、及び、第１の金属材料とは異なる第３の金属材料から成る第３層４３３から構成されている。具体的には、第１層（仕事関数制御層）４３１は、実施例１と同様に、第１の金属材料（具体的には、ハフニウム・シリサイド［ＨｆＳｉX］）から成る。また、第２層４３２は、実施例１と同様に、ＴｉＮから成る薄膜状の外側層４３２Ａ、及び、タングステン（Ｗ）から成る内側層４３２Ｂの２層から構成されている。ここで、実施例１と同様に、外側層４３２Ａは、バリア層及び密着向上層として機能し、併せて、ＰＭＯＳにおけるゲート電極の仕事関数を規定するための金属材料層（仕事関数制御層）としての機能を有する。但し、外側層４３２Ａの形成は必須ではなく、第２層４３２を１層から構成することもできる。更には、第３層４３３も、ＴｉＮから成り、バリア層及び密着向上層として機能する外側層４３３Ａ、及び、タングステン（Ｗ）から成る内側層４３３Ｂの２層から構成されている。
そして、第２層４３２の外側層４３２Ａは、実施例１と同様に、チャネル形成領域１２に対向するゲート電極４２３の底面部からゲート電極４２３の側面部４２３Ａの途中に亙り薄膜状に形成されている。また、第２層４３２及び第３層４３３は、積層状態にてゲート電極４２３の残部を占めている。尚、チャネル形成領域１２の表面を基準としたときの、ゲート電極４２３の側面部４２３Ａの途中まで形成された第１層４３１の部分の高さをＨMt-1、第２層４３２と第３層４３３との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-1≒ＨMt-2を満足する。更には、ＨIns≒ＨMt-1≒ＨMt-2である。尚、ゲート電極４２３の底面部に形成された第１層の部分を参照番号４３１Ａで示し、ゲート電極４２３の側面部４２３Ａの途中に亙り形成された第１層４３１の部分を参照番号４３１Ｂで示す。より具体的には、
ＨGate≒１００ｎｍ
ＨIns ≒ ５０ｎｍ
ＨMt-1≒ ５０ｎｍ
ＨMt-2≒ ５０ｎｍ
とした。
ＨGate≒１００ｎｍ
ＨIns ≒ ５０ｎｍ
ＨMt-1≒ ５０ｎｍ
ＨMt-2≒ ５０ｎｍ
とした。
更には、実施例４においては、実施例１と同様に、ゲート電極４２３の頂面に接続されたコンタクトプラグ３７Ａを更に備えており、このコンタクトプラグ３７Ａの底面とゲート絶縁膜延在部４３０Ｂの上端部との間には第３層４３３が存在する。
以下、図１３の（Ａ）、（Ｂ）、図１４の（Ａ）、（Ｂ）、図１５、図１６の（Ａ）、（Ｂ）を参照して、実施例４の絶縁ゲート電界効果トランジスタの製造方法を説明する。
［工程−４００］
先ず、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜４３０、第１層４３１及び第２層４３２を、順次、形成する。具体的には、実施例１の［工程−１００］〜［工程−１２０］と同様の工程を実行する。次いで、実施例１の［工程−１４０］と同様にして、先ず、全面に、厚さ１０ｎｍのＴｉＮから成り、バリア層として機能する第２層における外側層４３２Ａを形成する（図１３の（Ａ）参照）。次いで、実施例１の［工程−１４０］と同様にして、ブランケット・タングステンＣＶＤ法に基づき、全面にタングステンから成り、厚さ０．２μｍの第２層における内側層４３２Ｂを形成する（図１３の（Ｂ）参照）。
先ず、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜４３０、第１層４３１及び第２層４３２を、順次、形成する。具体的には、実施例１の［工程−１００］〜［工程−１２０］と同様の工程を実行する。次いで、実施例１の［工程−１４０］と同様にして、先ず、全面に、厚さ１０ｎｍのＴｉＮから成り、バリア層として機能する第２層における外側層４３２Ａを形成する（図１３の（Ａ）参照）。次いで、実施例１の［工程−１４０］と同様にして、ブランケット・タングステンＣＶＤ法に基づき、全面にタングステンから成り、厚さ０．２μｍの第２層における内側層４３２Ｂを形成する（図１３の（Ｂ）参照）。
［工程−４１０］
その後、全面にレジスト層を形成した後、エッチバック法にてゲート電極形成用開口部２２の側壁上部のゲート絶縁膜４３０の部分、第１層４３１の部分及び第２層４３２の部分を除去した後、レジスト層を除去する。具体的には、全面にレジスト層を形成し、エッチバック法に基づき、下層絶縁層２１上の内側層４３２Ｂ及び外側層４３２Ａを除去し、更には、ゲート電極形成用開口部２２の内部において、第２層における内側層４３２Ｂ及び外側層４３２Ａ、並びに、第１層４３１、ゲート絶縁膜延在部４３０Ｂのそれぞれの一部分を選択的に除去した後、レジスト層を除去する。ＲＩＥ装置を用いたエッチバックは、以下の条件で行えばよい。こうして、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部４３０Ａ、ゲート絶縁膜本体部４３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部４３０Ｂから構成されたゲート絶縁膜４３０、及び、チャネル形成領域１２に対向するゲート電極４２３の底面部からゲート電極４２３の側面部４２３Ａの途中に亙り形成された第１層４３１、並びに、ゲート電極形成用開口部２２内の第１層４３１が形成された部分を埋める第２層４３２（内側層４３２Ｂ及び外側層４３２Ａ）を得ることができる（図１４の（Ａ）参照）。
その後、全面にレジスト層を形成した後、エッチバック法にてゲート電極形成用開口部２２の側壁上部のゲート絶縁膜４３０の部分、第１層４３１の部分及び第２層４３２の部分を除去した後、レジスト層を除去する。具体的には、全面にレジスト層を形成し、エッチバック法に基づき、下層絶縁層２１上の内側層４３２Ｂ及び外側層４３２Ａを除去し、更には、ゲート電極形成用開口部２２の内部において、第２層における内側層４３２Ｂ及び外側層４３２Ａ、並びに、第１層４３１、ゲート絶縁膜延在部４３０Ｂのそれぞれの一部分を選択的に除去した後、レジスト層を除去する。ＲＩＥ装置を用いたエッチバックは、以下の条件で行えばよい。こうして、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部４３０Ａ、ゲート絶縁膜本体部４３０Ａからゲート電極形成用開口部２２の側壁の途中まで延在するゲート絶縁膜延在部４３０Ｂから構成されたゲート絶縁膜４３０、及び、チャネル形成領域１２に対向するゲート電極４２３の底面部からゲート電極４２３の側面部４２３Ａの途中に亙り形成された第１層４３１、並びに、ゲート電極形成用開口部２２内の第１層４３１が形成された部分を埋める第２層４３２（内側層４３２Ｂ及び外側層４３２Ａ）を得ることができる（図１４の（Ａ）参照）。
［第２層における内側層４３２Ｂのエッチバック条件］
使用ガス：ＳＦ6＝１００sccm
圧力 ：１．３Ｐａ（１０ミリトル）
パワー ：上部電極／下部電極＝８００Ｗ／２０Ｗ
［第２層における外側層４３２Ａ、第１層４３１、ゲート絶縁膜延在部４３０Ｂのエッチバック条件］
使用ガス：Ｃｌ2／ＢＣｌ3／Ａｒ＝７０sccm／３０sccm／１００sccm
圧力 ：０．８Ｐａ（６ミリトル）
パワー ：上部電極／下部電極＝８００Ｗ／１００Ｗ
使用ガス：ＳＦ6＝１００sccm
圧力 ：１．３Ｐａ（１０ミリトル）
パワー ：上部電極／下部電極＝８００Ｗ／２０Ｗ
［第２層における外側層４３２Ａ、第１層４３１、ゲート絶縁膜延在部４３０Ｂのエッチバック条件］
使用ガス：Ｃｌ2／ＢＣｌ3／Ａｒ＝７０sccm／３０sccm／１００sccm
圧力 ：０．８Ｐａ（６ミリトル）
パワー ：上部電極／下部電極＝８００Ｗ／１００Ｗ
［工程−４２０］
その後、ゲート電極形成用開口部２２の残部を第３の金属材料で埋め込む。具体的には、実施例１の［工程−１４０］と同様にして、全面に、ＴｉＮから成り、バリア層として機能する外側層４３３Ａを形成する（図１４の（Ｂ）参照）。厚さ１０ｎｍの第３層における外側層４３３Ａは、ＣＶＤ法、あるいは、スパッタリング法、あるいは、ＡＬＤ法（ＮＨ3ガス及びＴｉＣｌ4ガスを交互に使用）に基づき、形成することができる。
その後、ゲート電極形成用開口部２２の残部を第３の金属材料で埋め込む。具体的には、実施例１の［工程−１４０］と同様にして、全面に、ＴｉＮから成り、バリア層として機能する外側層４３３Ａを形成する（図１４の（Ｂ）参照）。厚さ１０ｎｍの第３層における外側層４３３Ａは、ＣＶＤ法、あるいは、スパッタリング法、あるいは、ＡＬＤ法（ＮＨ3ガス及びＴｉＣｌ4ガスを交互に使用）に基づき、形成することができる。
次に、実施例１の［工程−１４０］と同様にして、ブランケット・タングステンＣＶＤ法に基づき、全面にタングステンから成り、厚さ０．２μｍの第３層における内側層４３３Ｂを形成した後、ＣＭＰ法に基づいた平坦化処理を行い、下層絶縁層２１、並びに、オフセットスペーサ１７、第１サイドウオール１８及び第２サイドウオール１９上の内側層４３３Ｂ及び外側層４３３Ａを除去する（図１５参照）。こうして、外側層４３３Ａ及び内側層４３３Ｂの２層から成る第３層４３３、外側層４３２Ａ及び内側層４３２Ｂの２層から成る第２層４３２、及び、第１層４３１から構成されたゲート電極４２３を得ることができる。ここで、ゲート電極４２３の頂面には、第１層４３１及びゲート絶縁膜４３０は露出していない。
［工程−４３０］
次いで、実施例１の［工程−１５０］〜［工程−１８０］と同様の工程を実行することで、実施例４の絶縁ゲート電界効果トランジスタを完成させることができる(図１６の（Ａ）及び（Ｂ）参照）。ここで、コンタクトプラグ３７Ａの底面とゲート絶縁膜延在部４３０Ｂの上端部との間には第３層４３３が存在する。
次いで、実施例１の［工程−１５０］〜［工程−１８０］と同様の工程を実行することで、実施例４の絶縁ゲート電界効果トランジスタを完成させることができる(図１６の（Ａ）及び（Ｂ）参照）。ここで、コンタクトプラグ３７Ａの底面とゲート絶縁膜延在部４３０Ｂの上端部との間には第３層４３３が存在する。
実施例５は、本発明の第２の態様に係る絶縁ゲート電界効果トランジスタ、及び、本発明の第２の態様に係る絶縁ゲート電界効果トランジスタの製造方法に関する。
実施例５の絶縁ゲート電界効果トランジスタは、図１９の（Ａ）に模式的な一部端面図を示し、ゲート電極５２３等の拡大された模式図を図１９の（Ｂ）に示すように、
（Ａ）ソース／ドレイン領域１３及びチャネル形成領域１２、
（Ｂ）チャネル形成領域１２の上方に形成されたゲート電極５２３、並びに、
（Ｃ）ゲート絶縁膜５３０、
を備えた絶縁ゲート電界効果トランジスタである。
（Ａ）ソース／ドレイン領域１３及びチャネル形成領域１２、
（Ｂ）チャネル形成領域１２の上方に形成されたゲート電極５２３、並びに、
（Ｃ）ゲート絶縁膜５３０、
を備えた絶縁ゲート電界効果トランジスタである。
そして、ゲート絶縁膜５３０は、ゲート電極５２３とチャネル形成領域１２との間に形成されたゲート絶縁膜本体部５３０Ａ、及び、ゲート絶縁膜本体部５３０Ａからゲート電極５２３の頂面まで延在するゲート絶縁膜延在部５３０Ｂから構成されており、ゲート電極５２３は、第１の金属材料から成る薄膜状の第１層５３１、第１の金属材料とは異なる第２の金属材料から成る第２層５３２、及び、第１の金属材料とは異なる第３の金属材料から成る第３層５３３から構成されている。尚、第２層５３２は、外側層５３２Ａ及び内側層５３２Ｂから構成されており、第３層５３３は、外側層５３３Ａ及び内側層５３３Ｂから構成されている。実施例５の絶縁ゲート電界効果トランジスタにおける以上の構成要素は、実質的に、実施例４の絶縁ゲート電界効果トランジスタと同様とすることができる。
実施例５にあっては、第１層５３１は、チャネル形成領域１２に対向するゲート電極５２３の底面部からゲート電極５２３の側面部５２３Ａの途中に亙り形成されており、第２層５３２及び第３層５３３は、積層状態にてゲート電極５２３の残部を占めている。また、図１９の（Ｂ）に示すように、チャネル形成領域１２の表面を基準としたときの、ゲート電極５２３の高さをＨGate、ゲート電極５２３の側面部５２３Ａの途中まで形成された第１層５３１の部分の高さをＨMt-1、第２層５３２と第３層５３３との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-2＜ＨGate、ＨMt-1≒ＨMt-2を満足する。より具体的には、
０．１≦ＨMt-1／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨMt-1）≧５ｎｍを満足する。
０．１≦ＨMt-1／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨMt-1）≧５ｎｍを満足する。
また、ゲート電極５２３の頂面に接続されたコンタクトプラグ３７Ａを更に備えており、このコンタクトプラグ３７Ａの底面と第１層５３１の上端部との間には第３層５３３が存在する。
以下、図１７の（Ａ）、（Ｂ）、図１８、図１９の（Ａ）、（Ｂ）を参照して、実施例５の絶縁ゲート電界効果トランジスタの製造方法を説明する。
［工程−５００］
先ず、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜５３０を形成する。具体的には、実施例４の［工程−４００］と同様の工程を実行する。即ち、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜５３０、第１層５３１及び第２層５３２を、順次、形成する。
先ず、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜５３０を形成する。具体的には、実施例４の［工程−４００］と同様の工程を実行する。即ち、ゲート電極形成用開口部２２の底部に露出したチャネル形成領域１２の上、及び、ゲート電極形成用開口部２２の側壁に、ゲート絶縁膜５３０、第１層５３１及び第２層５３２を、順次、形成する。
［工程−５１０］
その後、ゲート電極形成用開口部２２内を金属材料で埋め込むことでゲート電極５２３を得る。具体的には、全面にレジスト層を形成した後、エッチバック法にてゲート電極形成用開口部２２の側壁上部の第１層５３１の部分及び第２層５３２の部分を除去した後、レジスト層を除去する。より具体的には、全面にレジスト層を形成し、エッチバック法に基づき、下層絶縁層２１上の内側層５３２Ｂ及び外側層５３２Ａを除去し、更には、ゲート電極形成用開口部２２の内部において、第２層における内側層５３２Ｂ及び外側層５３２Ａ、並びに、第１層５３１のそれぞれの一部分を選択的に除去した後、レジスト層を除去する。尚、実施例４と異なり、ゲート絶縁膜５３０はエッチングしない。エッチバックの条件、例えば、エッチングに用いるガス、圧力、ＲＩＥ装置における上部電極や下部電極に加える電力、エッチング時間等を適切に選択することで、ゲート絶縁膜５３０をエッチングしない状態を達成することができる。こうして、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部５３０Ａ、ゲート絶縁膜本体部５３０Ａからゲート電極形成用開口部２２の側壁の上端まで延在するゲート絶縁膜延在部５３０Ｂから構成されたゲート絶縁膜５３０、及び、チャネル形成領域１２に対向するゲート電極５２３の底面部からゲート電極５２３の側面部５２３Ａの途中に亙り形成された第１層５３１、並びに、ゲート電極形成用開口部２２内の第１層５３１が形成された部分を埋める第２層５３２（内側層５３２Ｂ及び外側層５３２Ａ）を得ることができる（図１７の（Ａ）参照）。
その後、ゲート電極形成用開口部２２内を金属材料で埋め込むことでゲート電極５２３を得る。具体的には、全面にレジスト層を形成した後、エッチバック法にてゲート電極形成用開口部２２の側壁上部の第１層５３１の部分及び第２層５３２の部分を除去した後、レジスト層を除去する。より具体的には、全面にレジスト層を形成し、エッチバック法に基づき、下層絶縁層２１上の内側層５３２Ｂ及び外側層５３２Ａを除去し、更には、ゲート電極形成用開口部２２の内部において、第２層における内側層５３２Ｂ及び外側層５３２Ａ、並びに、第１層５３１のそれぞれの一部分を選択的に除去した後、レジスト層を除去する。尚、実施例４と異なり、ゲート絶縁膜５３０はエッチングしない。エッチバックの条件、例えば、エッチングに用いるガス、圧力、ＲＩＥ装置における上部電極や下部電極に加える電力、エッチング時間等を適切に選択することで、ゲート絶縁膜５３０をエッチングしない状態を達成することができる。こうして、ゲート電極形成用開口部２２の底部に残されたゲート絶縁膜本体部５３０Ａ、ゲート絶縁膜本体部５３０Ａからゲート電極形成用開口部２２の側壁の上端まで延在するゲート絶縁膜延在部５３０Ｂから構成されたゲート絶縁膜５３０、及び、チャネル形成領域１２に対向するゲート電極５２３の底面部からゲート電極５２３の側面部５２３Ａの途中に亙り形成された第１層５３１、並びに、ゲート電極形成用開口部２２内の第１層５３１が形成された部分を埋める第２層５３２（内側層５３２Ｂ及び外側層５３２Ａ）を得ることができる（図１７の（Ａ）参照）。
次いで、実施例４の［工程−４２０］と同様にして、ゲート電極形成用開口部２２の残部を第３の金属材料で埋め込む。こうして、外側層５３３Ａ及び内側層５３３Ｂの２層から成る第３層５３３、外側層５３２Ａ及び内側層５３２Ｂの２層から成る第２層５３２、及び、第１層５３１から構成されたゲート電極５２３を得ることができる（図１７の（Ｂ）及び図１８参照）。ここで、ゲート電極５２３の頂面には、第１層５３１は露出していない。
［工程−５２０］
その後、希フッ酸を用いたウェットエッチング法に基づき下層絶縁層２１を除去する。
その後、希フッ酸を用いたウェットエッチング法に基づき下層絶縁層２１を除去する。
［工程−５３０］
次いで、全面に、ＳｉＮから成るストレスライナー層２０’を再び形成した後、更に、全面にＳｉＯ2から成る層間絶縁層３４’を形成する。
次いで、全面に、ＳｉＮから成るストレスライナー層２０’を再び形成した後、更に、全面にＳｉＯ2から成る層間絶縁層３４’を形成する。
［工程−５４０］
その後、実施例１の［工程−１５０］〜［工程−１８０］と同様の工程を実行することで、実施例５の絶縁ゲート電界効果トランジスタを完成させることができる(図１９の（Ａ）及び（Ｂ）参照）。ここで、コンタクトプラグ３７Ａの底面と第１層５３１の上端部との間には第３層５３３が存在する。
その後、実施例１の［工程−１５０］〜［工程−１８０］と同様の工程を実行することで、実施例５の絶縁ゲート電界効果トランジスタを完成させることができる(図１９の（Ａ）及び（Ｂ）参照）。ここで、コンタクトプラグ３７Ａの底面と第１層５３１の上端部との間には第３層５３３が存在する。
実施例５にあっては、［工程−５１０］が完了した時点で、ゲート電極５２３の頂面には第１層５３１は露出していない。従って、［工程−５２０］において、希フッ酸を用いたウェットエッチング法に基づき下層絶縁層２１を除去したとき、第１層５３１に損傷が発生することはない。また、［工程−５４０］において、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成する際、ゲート電極５２３の頂面の上方には、下から、ＳｉＮから成るストレスライナー層２０’、及び、ＳｉＯ2から成る層間絶縁層３４が形成されている。従って、［工程−５４０］にあっては、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成するために、ＳｉＯ2から成る層間絶縁層３４をドライエッチングし、引き続き、ＳｉＮから成るストレスライナー層２０’をエッチングするが、このとき、ゲート絶縁膜５３０に損傷が生じることはない。それ故、得られたゲート電極５２３の信頼性が低下することがない。また、［工程−５４０］において、コンタクトプラグ３７Ａを形成したとき、コンタクトプラグ３７Ａにボイドが発生することもない。更には、コンタクトプラグ形成用開口部３５Ａ，３５Ｂを形成するためにエッチングすべきゲート電極５２３の上方の部分とソース／ドレイン領域１３の上方の部分の構成材料が異なっているが、第１層５３１の上端面が露出した状態にはないので、コンタクトプラグ形成用開口部３５Ａ，３５Ｂの形成条件の最適化を図り易い。
以上、本発明を好ましい実施例に基づき説明したが、本発明は、これらの実施例に限定されるものではない。実施例において説明した絶縁ゲート電界効果トランジスタの構造、構成は例示であり、適宜、変更することができるし、実施例において説明した絶縁ゲート電界効果トランジスタの製造工程等も例示であり、適宜、変更することができる。
実施例１にあっては、絶縁ゲート電界効果トランジスタをｎチャネル型絶縁ゲート電界効果トランジスタとしたが、ｐチャネル型絶縁ゲート電界効果トランジスタとする場合には、例えば、第１層をルテニウム（Ｒｕ）から構成すればよい。あるいは又、ゲート電極の構成材料を変えることによりゲート電極の仕事関数を好適な値とする代わりに、ゲート絶縁膜の構成材料を変えることにより、仕事関数の値を調整する方法も提案されており（例えば、特開２００６−２４５９４号公報）、係る方法を本発明に適用することもできる。
また、実施例２あるいは実施例３にあっては、実施例１の［工程−１３０］と同様の工程において、レジスト層４０を形成する代わりに、ポリシリコン層５０をゲート電極形成用開口部２２の下部に形成し、次いで、第１層３１及びゲート絶縁膜３０をエッチングして（このとき、ポリシリコン層５０が一種のレジストとして機能する）、その後、金属材料層５１を形成し、シリサイド化するといった工程を採用してもよい。また、実施例１〜実施例４においても、ゲート電極を形成した後、フッ酸を用いたウェットエッチング法に基づき下層絶縁層を除去し、次いで、全面に、ＳｉＮから成るストレスライナー層を再び形成した後、更に、全面にＳｉＯ2から成る層間絶縁層を形成するといった工程を採用してもよい。
１０・・・基体、１１・・・シリコン半導体基板、１２・・・チャネル形成領域、１３・・・ソース／ドレイン領域、１３Ａ・・・シリサイド層、１４・・・ダミーゲート絶縁膜、１５・・・ダミーポリシリコン層、１５’・・・ダミーゲート電極、１６・・・ハードマスク、１７・・・オフセットスペーサ、１８・・・第１サイドウオール、１９・・・第２サイドウオール、２０，２０’・・・ストレスライナー層、２１・・・下層絶縁層、２２・・・ゲート電極形成用開口部、２３，３２３，４２３，５２３・・・ゲート電極、２３Ａ，４２３Ａ，５２３Ａ・・・ゲート電極の側面部、３０，４３０，５３０・・・ゲート絶縁膜、３０Ａ，４３０Ａ，５３０Ａ・・・ゲート絶縁膜本体部、３０Ｂ，４３０Ｂ，５３０Ｂ・・・ゲート絶縁膜延在部、３１，３１Ａ，３１Ｂ，４３１，４３１Ａ，４３１Ｂ，５３１，５３１Ａ，５３１Ｂ・・・第１層、３２，２３２，４３２，５３２・・・第２層、３２Ａ，４３２Ａ，５３２Ａ・・・第２層の外側層、３２Ｂ，４３２Ｂ，５３２Ｂ・・・第２層の内側層、３３２・・・ニッケル・シリサイド、４３３，５３３・・・第３層、４３３Ａ，５３３Ａ・・・第３層の外側層、４３３Ｂ，５３３Ｂ・・・第３層の内側層、３４，３４’・・・層間絶縁層、３５Ａ，３５Ｂ・・・コンタクトプラグ形成用開口部、３６・・・第２のバリア層、３７Ａ，３７Ｂ・・・コンタクトプラグ、４０・・・レジスト層、５０・・・導電材料層、５１・・・金属材料層
Claims (31)
- （Ａ）ソース／ドレイン領域及びチャネル形成領域、
（Ｂ）チャネル形成領域の上方に形成されたゲート電極、並びに、
（Ｃ）ゲート絶縁膜、
を備えた絶縁ゲート電界効果トランジスタであって、
ゲート絶縁膜は、ゲート電極とチャネル形成領域との間に形成されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極の側面部の途中まで延在するゲート絶縁膜延在部から構成されており、
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨInsとすると、ＨIns＜ＨGateを満足することを特徴とする絶縁ゲート電界効果トランジスタ。 - ゲート電極は、第１の金属材料から成る第１層、及び、第１の金属材料とは異なる第２の金属材料から成る第２層から構成されており、
第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており、
第２層は、ゲート電極の残部を占めており、
チャネル形成領域表面を基準としたときの、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1とすると、ＨMt-1＜ＨGateを満足することを特徴とする請求項１に記載の絶縁ゲート電界効果トランジスタ。 - ゲート電極の頂面に接続されたコンタクトプラグを更に備えており、
該コンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第２層が存在することを特徴とする請求項２に記載の絶縁ゲート電界効果トランジスタ。 - 第２層は、外側層、及び、内側層の２層から構成されており、
第２層の外側層は、第１層上からゲート電極の側面部に亙り形成されており、
第２層の内側層は、ゲート電極の残部を占めていることを特徴とする請求項２に記載の絶縁ゲート電界効果トランジスタ。 - ゲート電極の頂面に接続されたコンタクトプラグを更に備えており、
該コンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には、少なくとも、内側層及び外側層のいずれか一方が存在することを特徴とする請求項４に記載の絶縁ゲート電界効果トランジスタ。 - ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており、
第２層及び第３層は、積層状態にてゲート電極の残部を占めており、
チャネル形成領域表面を基準としたときの、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-1≒ＨMt-2を満足することを特徴とする請求項１に記載の絶縁ゲート電界効果トランジスタ。 - ゲート電極の頂面に接続されたコンタクトプラグを更に備えており、
該コンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第３層が存在することを特徴とする請求項６に記載の絶縁ゲート電界効果トランジスタ。 - ０．１≦ＨIns／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨIns）≧５ｎｍを満足することを特徴とする請求項１に記載の絶縁ゲート電界効果トランジスタ。 - （Ａ）ソース／ドレイン領域及びチャネル形成領域、
（Ｂ）チャネル形成領域の上方に形成されたゲート電極、並びに、
（Ｃ）ゲート絶縁膜、
を備えた絶縁ゲート電界効果トランジスタであって、
ゲート絶縁膜は、ゲート電極とチャネル形成領域との間に形成されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極の頂面まで延在するゲート絶縁膜延在部から構成されており、
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
第１層は、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成されており、
第２層及び第３層は、積層状態にてゲート電極の残部を占めており、
チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨMt-1＜ＨGate、ＨMt-2＜ＨGate、ＨMt-1≒ＨMt-2を満足することを特徴とする絶縁ゲート電界効果トランジスタ。 - ゲート電極の頂面に接続されたコンタクトプラグを更に備えており、
該コンタクトプラグの底面と第１層の上端部との間には第３層が存在することを特徴とする請求項９に記載の絶縁ゲート電界効果トランジスタ。
タ。 - ０．１≦ＨMt-1／ＨGate≦０．９５
を満足し、且つ、
（ＨGate−ＨMt-1）≧５ｎｍを満足することを特徴とする請求項９に記載の絶縁ゲート電界効果トランジスタ。 - （ａ）ソース／ドレイン領域及びチャネル形成領域、並びに、絶縁層、及び、チャネル形成領域の上方にゲート電極形成用開口部を備えた基体を準備し、
（ｂ）ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜を形成し、次いで、
（ｃ）ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜を得た後、
（ｄ）ゲート電極形成用開口部内を金属材料で埋め込むことでゲート電極を得る、
各工程を具備することを特徴とする絶縁ゲート電界効果トランジスタの製造方法。 - 前記工程（ｃ）におけるゲート電極形成用開口部の側壁に形成されたゲート絶縁膜の選択的な除去は、全面にレジスト層を形成した後、レジスト層をエッチバックしてゲート電極形成用開口部の下部にレジスト層を残し、次いで、ゲート電極形成用開口部の側壁上部に露出したゲート絶縁膜の部分を除去した後、レジスト層を除去する工程から成ることを特徴とする請求項１２に記載の絶縁ゲート電界効果トランジスタの製造方法。
- チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨInsとすると、ＨIns＜ＨGateを満足することを特徴とする請求項１２に記載の絶縁ゲート電界効果トランジスタの製造方法。
- ゲート電極は、第１の金属材料から成る第１層、及び、第１の金属材料とは異なる第２の金属材料から成る第２層から構成されており、
前記工程（ｂ）において、ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜及び第１層を、順次、形成し、
前記工程（ｃ）において、ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜及び第１層を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、及び、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜、並びに、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層を得ることを特徴とする請求項１２に記載の絶縁ゲート電界効果トランジスタの製造方法。 - 前記工程（ｃ）におけるゲート電極形成用開口部の側壁に形成されたゲート絶縁膜及び第１層の選択的な除去は、全面にレジスト層を形成した後、レジスト層をエッチバックしてゲート電極形成用開口部の下部にレジスト層を残し、次いで、ゲート電極形成用開口部の側壁上部に露出した第１層の部分及びゲート絶縁膜の部分を除去した後、レジスト層を除去する工程から成ることを特徴とする請求項１５に記載の絶縁ゲート電界効果トランジスタの製造方法。
- 前記工程（ｄ）において、ゲート電極形成用開口部の残部を第２の金属材料で埋め込むことで、第１層及び第２層から構成されたゲート電極を得ることを特徴とする請求項１５に記載の絶縁ゲート電界効果トランジスタの製造方法。
- 前記工程（ｄ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み、
該コンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第２層が存在することを特徴とする請求項１７に記載の絶縁ゲート電界効果トランジスタの製造方法。 - 第２層は、外側層、及び、内側層の２層から構成されており、
第２層の外側層は、第１層上からゲート電極の側面部に亙り形成されており、
第２層の内側層は、ゲート電極の残部を占めており、
前記工程（ｄ）において、ゲート電極形成用開口部内に形成された第１層の上及びゲート電極形成用開口部の側壁に亙り外側層を形成した後、残部を内側層で埋め込むことを特徴とする請求項１５に記載の絶縁ゲート電界効果トランジスタの製造方法。 - 前記工程（ｄ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み、
該コンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には、少なくとも、内側層及び外側層のいずれか一方が存在することを特徴とする請求項１９に記載の絶縁ゲート電界効果トランジスタの製造方法。 - 前記工程（ｄ）におけるゲート電極形成用開口部の残部への金属材料の埋め込みは、ゲート電極形成用開口部の下部に導電材料層を形成した後、全面に金属材料層を形成し、次いで、導電材料層と金属材料層とを化学的に反応させた後、未反応の金属材料層を除去する工程から成り、以て、導電材料層と金属材料層との化学的な反応によって第２の金属材料から成る第２層を得ることを特徴とする請求項１５に記載の絶縁ゲート電界効果トランジスタの製造方法。
- チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1とすると、ＨIns＜ＨGate及びＨIns≒ＨMt-1を満足することを特徴とする請求項１５に記載の絶縁ゲート電界効果トランジスタの製造方法。
- 前記工程（ｄ）におけるゲート電極形成用開口部内への金属材料の埋め込みは、ゲート電極形成用開口部の下部に導電材料層を形成した後、全面に金属材料層を形成し、次いで、導電材料層と金属材料層とを化学的に反応させた後、未反応の金属材料層を除去する工程から成り、以て、導電材料層と金属材料層との化学的な反応によってゲート電極を得ることを特徴とする請求項１２に記載の絶縁ゲート電界効果トランジスタの製造方法。
- ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
前記工程（ｂ）において、ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜、第１層及び第２層を、順次、形成し、
前記工程（ｃ）において、ゲート電極形成用開口部の側壁に形成されたゲート絶縁膜、第１層及び第２層の一部を選択的に除去し、以て、ゲート電極形成用開口部の底部に残されたゲート絶縁膜本体部、ゲート絶縁膜本体部からゲート電極形成用開口部の側壁の途中まで延在するゲート絶縁膜延在部から構成されたゲート絶縁膜、及び、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層、並びに、ゲート電極形成用開口部内の第１層が形成された部分を埋める第２層を得ることを特徴とする請求項１２に記載の絶縁ゲート電界効果トランジスタの製造方法。 - 前記工程（ｃ）におけるゲート電極形成用開口部の側壁に形成されたゲート絶縁膜、第１層及び第２層の選択的な除去は、全面にレジスト層を形成した後、エッチバック法にてゲート電極形成用開口部の側壁上部のゲート絶縁膜の部分、第１層の部分及び第２層の部分を除去した後、レジスト層を除去する工程から成ることを特徴とする請求項２４に記載の絶縁ゲート電界効果トランジスタの製造方法。
- 前記工程（ｄ）において、ゲート電極形成用開口部の残部を第３の金属材料で埋め込むことで、第１層、第２層及び第３層から構成されたゲート電極を得ることを特徴とする請求項２４に記載の絶縁ゲート電界効果トランジスタの製造方法。
- 前記工程（ｄ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み、
該コンタクトプラグの底面とゲート絶縁膜延在部の上端部との間には第３層が存在することを特徴とする請求項２６に記載の絶縁ゲート電界効果トランジスタの製造方法。 - チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨIns＜ＨGate、ＨIns≒ＨMt-1≒ＨMt-2を満足することを特徴とする請求項２４に記載の絶縁ゲート電界効果トランジスタの製造方法。
- （ａ）ソース／ドレイン領域及びチャネル形成領域、並びに、絶縁層、及び、チャネル形成領域の上方にゲート電極形成用開口部を備えた基体を準備し、
（ｂ）ゲート電極形成用開口部の底部に露出したチャネル形成領域の上、及び、ゲート電極形成用開口部の側壁に、ゲート絶縁膜を形成し、次いで、
（ｃ）ゲート電極形成用開口部内を金属材料で埋め込むことでゲート電極を得る、
各工程を具備する絶縁ゲート電界効果トランジスタの製造方法であって、
ゲート電極は、第１の金属材料から成る第１層、第１の金属材料とは異なる第２の金属材料から成る第２層、及び、第１の金属材料とは異なる第３の金属材料から成る第３層から構成されており、
前記工程（ｃ）において、チャネル形成領域に対向するゲート電極の底面部からゲート電極の側面部の途中に亙り形成された第１層、並びに、ゲート電極形成用開口部内の第１層が形成された部分を埋める第２層を得た後、ゲート電極形成用開口部の残部を第３の金属材料で埋め込むことで、第１層、第２層及び第３層から構成されたゲート電極を得ることを特徴とする絶縁ゲート電界効果トランジスタの製造方法。 - 前記工程（ｃ）に引き続き、全面に層間絶縁層を形成した後、ゲート電極の上方の層間絶縁層の部分にコンタクトプラグ形成用開口部を形成し、次いで、コンタクトプラグ形成用開口部内にコンタクトプラグを設ける工程を更に含み、
該コンタクトプラグの底面と第１層の上端部との間には第３層が存在することを特徴とする請求項２９に記載の絶縁ゲート電界効果トランジスタの製造方法。 - チャネル形成領域表面を基準としたときの、ゲート電極の高さをＨGate、ゲート絶縁膜延在部の高さをＨIns、ゲート電極の側面部の途中まで形成された第１層の部分の高さをＨMt-1、第２層と第３層との界面の高さをＨMt-2とすると、ＨIns＜ＨGate、ＨIns≒ＨMt-1≒ＨMt-2を満足することを特徴とする請求項２９に記載の絶縁ゲート電界効果トランジスタの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007132364A JP4367523B2 (ja) | 2007-02-06 | 2007-05-18 | 絶縁ゲート電界効果トランジスタ及びその製造方法 |
| US12/025,965 US7977751B2 (en) | 2007-02-06 | 2008-02-05 | Insulated gate field effect transistor and a method of manufacturing the same |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007026918 | 2007-02-06 | ||
| JP2007132364A JP4367523B2 (ja) | 2007-02-06 | 2007-05-18 | 絶縁ゲート電界効果トランジスタ及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009158385A Division JP5212278B2 (ja) | 2007-02-06 | 2009-07-03 | 絶縁ゲート電界効果トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008218962A true JP2008218962A (ja) | 2008-09-18 |
| JP4367523B2 JP4367523B2 (ja) | 2009-11-18 |
Family
ID=39838592
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007132364A Expired - Fee Related JP4367523B2 (ja) | 2007-02-06 | 2007-05-18 | 絶縁ゲート電界効果トランジスタ及びその製造方法 |
| JP2009158385A Expired - Fee Related JP5212278B2 (ja) | 2007-02-06 | 2009-07-03 | 絶縁ゲート電界効果トランジスタ及びその製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009158385A Expired - Fee Related JP5212278B2 (ja) | 2007-02-06 | 2009-07-03 | 絶縁ゲート電界効果トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP4367523B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129929A (ja) * | 2009-12-21 | 2011-06-30 | Taiwan Semiconductor Manufacturing Co Ltd | 電界効果トランジスタの金属ゲート構造 |
| JP2017118134A (ja) * | 2009-12-30 | 2017-06-29 | インテル コーポレイション | トランジスタ及びその製造方法 |
| KR101781620B1 (ko) * | 2010-09-01 | 2017-09-25 | 삼성전자주식회사 | 모오스 트랜지스터의 제조방법 |
| JP2017528907A (ja) * | 2014-08-19 | 2017-09-28 | インテル・コーポレーション | ボイドにより破壊を加速させたｍｏｓ型アンチヒューズ |
| KR20180061055A (ko) * | 2016-11-29 | 2018-06-07 | 인피니언 테크놀로지스 오스트리아 아게 | 반도체 디바이스 및 전력 반도체 디바이스 제조 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9269718B1 (en) | 2014-09-05 | 2016-02-23 | Kabushiki Kaisha Toshiba | Manufacturing method of semiconductor memory device |
| KR102286112B1 (ko) * | 2015-10-21 | 2021-08-04 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3847940B2 (ja) * | 1998-02-24 | 2006-11-22 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2000332237A (ja) * | 1999-05-17 | 2000-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2001085677A (ja) * | 1999-09-09 | 2001-03-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2001127288A (ja) * | 1999-10-28 | 2001-05-11 | Mitsubishi Electric Corp | ゲート構造の製造方法 |
| WO2001071807A1 (fr) * | 2000-03-24 | 2001-09-27 | Fujitsu Limited | Dispositif a semi-conducteur et son procede de fabrication |
| JP3851752B2 (ja) * | 2000-03-27 | 2006-11-29 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4567969B2 (ja) * | 2003-10-28 | 2010-10-27 | 東部エレクトロニクス株式会社 | 半導体素子のトランジスタ製造方法 |
-
2007
- 2007-05-18 JP JP2007132364A patent/JP4367523B2/ja not_active Expired - Fee Related
-
2009
- 2009-07-03 JP JP2009158385A patent/JP5212278B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011129929A (ja) * | 2009-12-21 | 2011-06-30 | Taiwan Semiconductor Manufacturing Co Ltd | 電界効果トランジスタの金属ゲート構造 |
| US8779530B2 (en) | 2009-12-21 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate structure of a field effect transistor |
| US9129953B2 (en) | 2009-12-21 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a gate structure |
| US9431505B2 (en) | 2009-12-21 | 2016-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of making a gate structure |
| JP2017118134A (ja) * | 2009-12-30 | 2017-06-29 | インテル コーポレイション | トランジスタ及びその製造方法 |
| US11887891B2 (en) | 2009-12-30 | 2024-01-30 | Intel Corporation | Self-aligned contacts |
| US9892967B2 (en) | 2009-12-30 | 2018-02-13 | Intel Corporation | Self-aligned contacts |
| US11600524B2 (en) | 2009-12-30 | 2023-03-07 | Intel Corporation | Self-aligned contacts |
| US10141226B2 (en) | 2009-12-30 | 2018-11-27 | Intel Corporation | Self-aligned contacts |
| US10930557B2 (en) | 2009-12-30 | 2021-02-23 | Intel Corporation | Self-aligned contacts |
| US10629483B2 (en) | 2009-12-30 | 2020-04-21 | Intel Corporation | Self-aligned contacts |
| KR101781620B1 (ko) * | 2010-09-01 | 2017-09-25 | 삼성전자주식회사 | 모오스 트랜지스터의 제조방법 |
| US10763209B2 (en) | 2014-08-19 | 2020-09-01 | Intel Corporation | MOS antifuse with void-accelerated breakdown |
| JP2017528907A (ja) * | 2014-08-19 | 2017-09-28 | インテル・コーポレーション | ボイドにより破壊を加速させたｍｏｓ型アンチヒューズ |
| KR102068091B1 (ko) * | 2016-11-29 | 2020-01-20 | 인피니언 테크놀로지스 오스트리아 아게 | 반도체 디바이스 및 전력 반도체 디바이스 제조 방법 |
| KR20180061055A (ko) * | 2016-11-29 | 2018-06-07 | 인피니언 테크놀로지스 오스트리아 아게 | 반도체 디바이스 및 전력 반도체 디바이스 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009290221A (ja) | 2009-12-10 |
| JP5212278B2 (ja) | 2013-06-19 |
| JP4367523B2 (ja) | 2009-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11289581B2 (en) | Method for manufacturing insulated gate field effect transistor | |
| JP4501965B2 (ja) | 半導体装置の製造方法 | |
| US7977751B2 (en) | Insulated gate field effect transistor and a method of manufacturing the same | |
| JP5434360B2 (ja) | 半導体装置及びその製造方法 | |
| JP4770885B2 (ja) | 半導体装置 | |
| JP5326274B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5212278B2 (ja) | 絶縁ゲート電界効果トランジスタ及びその製造方法 | |
| JP2006269768A (ja) | 半導体装置とその製造方法 | |
| JP2008263168A (ja) | 半導体装置およびその製造方法 | |
| TWI756416B (zh) | 半導體裝置與其形成方法 | |
| JP2006173432A (ja) | 半導体装置およびその製造方法 | |
| JP2007288096A (ja) | 半導体装置及びその製造方法 | |
| JP4771024B2 (ja) | 半導体装置の製造方法 | |
| JP6076584B2 (ja) | 半導体装置及びその製造方法 | |
| TWI761980B (zh) | 半導體裝置結構及其形成方法 | |
| JP4859884B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008288329A (ja) | 半導体装置 | |
| JP2011181781A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2004289072A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090507 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4367523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |