JP2008199017A - チャックアセンブリ及びそれを用いた高密度プラズマ装置 - Google Patents

チャックアセンブリ及びそれを用いた高密度プラズマ装置 Download PDF

Info

Publication number
JP2008199017A
JP2008199017A JP2008026699A JP2008026699A JP2008199017A JP 2008199017 A JP2008199017 A JP 2008199017A JP 2008026699 A JP2008026699 A JP 2008026699A JP 2008026699 A JP2008026699 A JP 2008026699A JP 2008199017 A JP2008199017 A JP 2008199017A
Authority
JP
Japan
Prior art keywords
chuck
density plasma
plate
semiconductor substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008026699A
Other languages
English (en)
Inventor
Sokon Ri
相根 李
Min Ho Choi
▲敏▼鎬 崔
Sung-Uk Park
成旭 朴
Jin-Sung Kim
鎭成 金
Jong-Suk Park
鍾碩 朴
Dae-Hyun Kim
大玄 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008199017A publication Critical patent/JP2008199017A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】高密度プラズマ工程中のプラズマによるウエハ裏の膜質ダメージを減少することができるチャックアセンブリ及びそれを用いた高密度プラズマ装置を提供する。
【解決手段】チャックアセンブリ150は、上面に半導体基板90が載置されて外周部に複数のピンホールが形成されたチャック151と、チャック151の上面に載置された半導体基板90がチャック151から離脱することを防止するための基板ガイド159と、チャック151下部に配置された固定プレート158と、固定プレート158に固定されてピンホール152aにそれぞれ嵌め込まれるように設けられ、チャック151の上面に隣接する位置まで延長形成されたリフトピン157と、固定プレート158を貫通してチャック151を下降及び上昇させるチャックリフタ156と、を含む。これにより、高密度プラズマ工程中のプラズマによるウエハ裏の膜質ダメージを減少することができる。
【選択図】図2

Description

本発明は、半導体素子を製造するための装置に関し、特に、静電気引力を利用して半導体基板をホールディングするチャックアセンブリ及びそれを用いた高密度プラズマ装置(Chuck assembly and high density plasma equipment having the same)に関するものである。
一般に、半導体素子の製造工程は、半導体基板上に絶縁膜、半導体膜または導電膜のような物質膜を蒸着する工程を含み、前記物質膜は化学気相蒸着装置などを用いて形成する。
一方、半導体素子は、集積度が増加するにつれてトレンチ素子分離工程のような技術が広く用いられている。前記トレンチ素子分離工程の主な技術は、半導体基板の所定領域をエッチングして狭くて深いトレンチ領域を形成することと、前記トレンチ領域を優れた段差塗布性を有する絶縁膜で埋め込まれることを含む。
近年、前記トレンチ領域のようにリセス(recess)された領域を埋め込む絶縁膜として高密度プラズマ酸化膜が広く用いられているが、前記高密度プラズマ酸化膜を形成する工程は、蒸着工程とエッチング工程とを切り替えながら繰り返し実施することによって行うことができる。その結果、前記高密度プラズマ酸化膜は、前記トレンチ領域をボイド(void)なしに埋め込むことができ、前記半導体素子間は優れた絶縁性を有する。
通常、高密度プラズマ酸化膜を形成する高密度プラズマ装置はチャンバ、前記チャンバ内部にプラズマを生成するためのプラズマ生成ユニット、前記チャンバ内部に多種類のガスを順に供給するガス供給ライン、前記チャンバ内部に設けられて半導体基板を静電気引力によりホールディングするチャック、前記チャックに形成されているピンホールの内部にそれぞれ配置され、前記チャックの上部に上昇された後に前記チャック内部に下降されて、外部から移送される半導体基板を前記チャックの上面に載置する複数のリフトピンを含む。
外部から移送される半導体基板は、複数のリフトピンによって前記チャックの上面に載置され、前記チャンバ内部には多種類のガスが順に供給されると同時に、プラズマが生成され、蒸着及びエッチング工程が切り替えられて繰り返して実施される。よって、前記半導体基板上には高密度プラズマ酸化膜が形成される。
一方、前記のような工程を行う場合、プラズマは、前記半導体基板の上側だけでなく、前記チャックに接触しない前記半導体基板の裏(Backside)エッジ部側にも生成し、前記半導体基板の裏面膜質にダメージを与える。特に、従来の高密度プラズマ装置内のリフトピンの上側部位、すなわち、リフトピンの昇降のためにチャックに形成されたピンホールの部位は、チャックの上面とリフトピンの上面との間隔が大きく、半導体基板の他の裏面エッジ部に比べて間隔が最も広いので、プラズマはこのリフトピンの上側部位にも生成されて半導体基板の裏面膜質にダメージを与える。
その結果、前記高密度プラズマ酸化膜形成工程以後にディフュージョン工程を連続的に行うと、前記半導体基板のダメージを受けた部分は膜質ダメージが加速されて、結局は米模様の欠け現象、すなわち、ライスディパクト(defect)を引き起こすことになる。
大韓民国特許公開第10-2003-0061556号明細書
本発明の目的は、高密度プラズマ工程中のプラズマによるウエハ裏の膜質ダメージを減少することができるチャックアセンブリ及びそれを用いた高密度プラズマ装置を提供することにある。
本発明の第1観点から、上面に半導体基板が載置されて外周部に複数のピンホールが形成されたチャックと、前記チャックの上面に載置された半導体基板が前記チャックから離脱することを防止するために前記チャックの外側面に配置された基板ガイド、前記チャックの下部に配置された固定プレートと、前記固定プレートに固定され、前記ピンホールにそれぞれ嵌め込まれるように前記固定プレートの上側方向に設けられ、その上面は前記チャックの上面に隣接する位置まで延長形成されたリフトピン、及び前記固定プレートを貫通して前記チャックの下部に結合されて前記チャックを下降及び上昇させるチャックリフタを含むチャックアセンブリが提供される。
他の態様において、前記基板ガイドは前記チャックを取り囲むように配置することができる。
もう一つの態様において、前記ピンホールは前記基板ガイドと前記チャックとの間に形成することができる。
もう一つの態様において、前記リフトピンの上面と前記チャックの上面との間の間隔は0.2〜0.5mmとすることができる。
もう一つの態様おいて、前記ピンホールに嵌め込まれた部分の前記リフトピンの直径は、前記リフトピンの中心が前記ピンホールの中心に位置した場合、その外面が前記ピンホールの内面に隣接するように位置する大きさに形成することができる。すなわち、前記ピンホールの直径が4.8mmである場合、前記ピンホールに嵌め込まれる部分の前記リフトピンの直径は3.79〜4.0mmとすることができる。
もう一つの態様において、前記チャックは静電気引力によりその上部に載置される半導体基板をホールディングする静電チャックとすることができる。
もう一つの態様において、前記チャックは内部に静電電極が設けられた載置プレートと前記載置プレートの下部に配置されるクーリングプレートを含むことができる。
もう一つの態様において、前記リフトピンは、前記半導体基板を支持する基板支持部、前記基板支持部の下部に配置されて、前記固定プレートに固定されるプレート固定部及び前記基板支持部と前記プレート固定部を連結する連結部を含むことができる。この場合、前記リフトピンは前記基板支持部の直径と、前記基板支持部の下部に配置される前記連結部の直径と、前記連結部の下部に配置される前記プレート固定部の直径とが順に小さくなるように形成可能である。
本発明の第2観点によれば、上面に半導体基板が載置されて、外周部に複数のピンホールが形成されたチャック、前記チャックの上面に載置された半導体基板が前記チャックから離脱することを防止するために前記チャックの外側面に配置され、前記チャックの上面よりも高く位置している第1上面と前記第1上面の内側に配置され、前記チャックの上面よりも低く位置している第2上面を備えて段差となるように形成された基板ガイド、前記チャックの下部に配置された固定プレート、前記固定プレートに固定され、前記ピンホールにそれぞれ嵌め込まれるように前記固定プレートの上側方向に設けられ、その上面は前記チャックの上面と前記基板ガイドの第2上面との間に位置するリフトピン及び前記固定プレートを貫通して前記チャックの下部に結合され、前記チャックを下降及び上昇させるチャックリフタを含むチャックアセンブリが提供される。
他の態様において、前記リフトピンの上面と前記チャックの上面との間の間隔は0.2〜0.5mmとすることができる。
本発明の第3観点によれば、プラズマが形成されるチャンバ、前記チャンバ内部に配置され、上面に半導体基板が載置され、外周部に複数のピンホールが形成されたチャック、前記チャックの上面に載置された半導体基板が前記チャックから離脱することを防止するために前記チャックの外側面に配置された基板ガイド、前記チャックの下部に配置され、前記チャンバに固定された固定プレート、前記固定プレートに固定され、前記ピンホールにそれぞれ嵌め込まれるように前記固定プレートの上側方向に設けられ、その上面は前記チャックの上面に隣接した位置まで延長形成されたリフトピン、及び前記チャンバと前記固定プレートを貫通して前記チャックの下部に結合され、前記チャックを下降及び上昇させるチャックリフタを含む高密度プラズマ装置が提供される。
(発明の効果)
本発明によれば、高密度プラズマ装置内のリフトピンの上側部位、すなわち、リフトピンの昇降のためにチャックに形成されたピンホールの部位はチャックの上面とリフトピンの上面とが隣接するように位置し、それらの間には極めて狭い間隔だけが形成されるので、半導体基板の裏面のエッジ部に生成するプラズマは非常に少なくなり、前記プラズマにより前記半導体基板の裏面膜質に与えるダメージはほぼないか最小にすることができる。
以下、本発明の実施形態を図面に基づいて説明する。
(第1実施形態)
図1は本発明による高密度プラズマ装置の第1実施形態を示す断面図である。
図1を参照すると、本発明の第1実施形態による高密度プラズマ装置100はプラズマを形成する工程が行われるチャンバ110を備える。チャンバ110はその上部が開口されたチャンバ本体112と、チャンバ本体112の上部に結合されてチャンバ本体112を密閉するチャンバリッド120と、チャンバ本体112とチャンバリッド120との間に介在する連結部材140を含む。
チャンバ本体112の中央部には工程中に半導体基板90をホールディングするチャックアセンブリ150が設けられている。そして、チャンバ本体112の端部にはチャンバ110内部の反応副産物やガスなどを外部に排出する真空パンピングライン115が設けられている。また、チャンバ本体112の端部にはチャンバ本体112の内部に洗浄ガスを供給する洗浄ガス供給ライン160が設けることができる。
チャンバリッド120は、ドーム(dome)状に形成され、その内部にプラズマ80が形成されるプラズマ形成空間を提供する。そして、チャンバリッド120の外部には、その内部にプラズマ生成のためのコイル122が設けられている。コイル122はプラズマ80が生成できるように所定電力を印加するプラズマ電源124に接続される。また、チャンバリッド120の外部にはチャンバカバー130が設けられている。チャンバカバー130はチャンバリッド120の外部に設けられたコイル122をカバーしてコイル122を保護する。
連結部材140は、チャンバ本体112とチャンバリッド120間に介在し、チャンバ本体112とチャンバリッド120間を連結する。連結部材140はチャンバ本体112とチャンバリッド120間を絶縁するアイソレータとすることができる。そして、連結部材140にはチャンバ本体112内部に多様な工程ガスを供給するガス供給ライン170、180を設けることができる。
図2は、本発明の第1実施形態における高密度プラズマ装置に用いられるチャックアセンブリを示す斜視図であり、図3は、図2のチャックアセンブリの切断線I−I’による断面図であり、図4及び図5は、本発明によるチャックアセンブリを用いて半導体基板をローディングする方法を説明するための断面図である。そして、図6は、図5のA部分を拡大した断面図であって、図7は、図6のBの方向からチャックアセンブリを見た平面図であり、図8は本発明の第1実施形態によるチャックアセンブリに用いられるリフトピンを示す側面図である。
図1から図8を参照すると、本発明の第1実施形態によるチャックアセンブリ150は、チャンバ本体112内部に配置され、上面に半導体基板90が載置されてその外周部に複数のピンホール152aが形成されたチャック151、チャック151の外側面に配置された基板ガイド159、チャック151の下部に配置された固定プレート158、固定プレート158に固定されてピンホール152aにそれぞれ嵌め込まれるように固定プレート158の上側方向に設けられたリフトピン157、及びチャンバ本体112と固定プレート158を貫通してチャック151の下部に結合されたチャックリフタ156を含む。
チャック151は、静電気引力によりその上部に載置される半導体基板90をホールディングする静電チャックとすることができる。第1実施形態において、チャック151は内部に静電電極153が設けられた円板状の載置プレート152と、載置プレート152の下部に配置されて載置プレート152のように円板状になっているクーリングプレート155を含む。クーリングプレート155の直径は載置プレート152の直径よりも多少大きくすることができる。この場合、クーリングプレート155は後述する基板ガイド159に結合され、載置プレート152は基板ガイド159と所定間隔に離隔することができる。
また、静電電極153は載置プレート152と半導体基板90間に静電気引力が発生できるように、静電電極153に所定電力を印加する静電電源154が接続される。載置プレート152は静電電極153に所定電力が印加されると、半導体基板90との間に静電気引力が発生し、誘電体となる。例えば、載置プレート152はAl23で形成されることができる。クーリングプレート155は載置プレート152に載置される半導体基板90を冷却させる役割をし、熱伝導性が優れた材質で形成される。例えば、クーリングプレート155は銅(Cu)材質で形成可能である。
基板ガイド159は、チャック151を取り囲むようにチャック151の外側面に配置され、チャック151の上面に載置された半導体基板90がチャック151から離脱することを防止する役割を担う。基板ガイド159はチャック151を取り囲む形象、すなわち、リング状とすることができる。そして、基板ガイド159は、チャック151の上面152bよりも多少高く位置する第1上面159aと第1上面159aの内側に配置され、チャック151の上面152bよりも多少低く位置している第2上面159cを備えて段差となるように形成される。このとき、第2上面159cは前記チャック151の上面152bよりも約0.15〜0.45mm程度低い位置に形成可能である。
一方、チャック151の外周部に形成されたピンホール152aは基板ガイド159とチャック151との間に形成可能であり、チャック151の中心から等しく離隔された距離、すなわち、同一の円周上に形成可能である。
固定プレート158はチャック151の下部に配置されてチャンバ本体112に固定される。固定プレート158は円板状に形成可能である。
リフトピン157は固定プレート158に固定されて、固定プレート158の上側方向に設けられ、その上面157dはチャック151の上面152bに隣接した位置、すなわち、チャック151の上面152bにほぼ近く、チャック151の上面152bよりも低い位置まで延長形成される。第1実施形態において、リフトピン157の上面157dは、基板ガイド159の第2上面159cの高さと等しいか、または第2上面159cの高さよりも多少低い位置、すなわち、リフトピン157の上面157dとチャック151の上面152bとの間の間隔(図6のH)が約0.2〜0.5mm程度である位置まで延長形成することができる。
そして、リフトピン157は図8に示すように多段になるように形成することができる。すなわち、リフトピン157は半導体基板90を支持する基板支持部157b、基板支持部157bの下部に配置されて固定プレート158に固定されるプレート固定部157a、及び基板支持部157bとプレート固定部157aを連結する連結部157cで構成することができ、この場合、直径は上側から下側方向において順に小さく形成することができる。言い換えれば、リフトピン157は基板支持部157bの直径D2と、基板支持部157bの下部に配置される前記連結部157cの直径D3と、連結部157cの下部に配置される前記プレート固定部157aの直径D4とが順に小さく形成することができる(D2>D3>D4)。
ピンホール152aに嵌め込まれた部分のリフトピン157の直径D2、D3は、リフトピン157の中心がピンホール152aの中心に位置する場合、その外面がピンホール152aの内面に隣接するように位置する大きさとして形成することができる。第1実施形態において、高密度プラズマ装置100が200mmの半導体基板90、すなわち、200mmのウエハを処理する装置であって、ピンホール152aの直径D1が約4.8mmである場合、ピンホール152aに嵌め込まれる部分のリフトピン157の直径D2、D3は約3.79〜4.0mmとすることができる。
また、高密度プラズマ装置100が200mmの半導体基板90、すなわち、200mmのウエハを処理する装置の場合、基板支持部157bの長さ、すなわち図8のL2は約16〜18mmとすることができ、連結部157cの長さ、すなわち図8のL3は約48〜52mmとすることができ、プレート固定部157aの長さ、すなわち図8のL4は約17.5〜19.5mmとすることができる。したがって、リフトピン157の全長、すなわち図8のL1は約83.5〜87.5mmとすることができる。
チャックリフタ156は、チャンバ本体112と固定プレート158とを貫通してチャック151の下部に結合され、チャック151を下降及び上昇させる役割を担う。この場合、リフトピン157は固定プレート158に固定されているので、チャックリフタ156によりチャック151が下降すると、リフトピン157の上端部はチャック151の上部に突出することになる。反対に、チャックリフタ156によりチャック151が上昇すると、リフトピン157の上端部はチャック151の上昇によりチャック151に形成されているピンホール152aの内部に入って行くことになる。
(第2実施形態)
本発明の第2実施形態における高密度プラズマ装置に用いられるチャックアセンブリの断面図を図9に示し、図9のC部分を拡大した断面図を図10に示す。
図9と図10を参照すると、本発明の第2実施形態によるチャックアセンブリ250は前述の第1実施形態のチャックアセンブリ150と多くの部分で類似する。したがって、以下では、本発明の第2実施形態のチャックアセンブリ250については、第1実施形態のチャックアセンブリ150との異なっている部分を主に説明する。
図9と図10に示すように、本発明の第2実施形態によるチャックアセンブリ250は、チャンバ本体112内部に配置され、上面152bに半導体基板90が載置され、その外周部に複数のピンホール152aが形成されたチャック151、チャック151の外側面に配置される基板ガイド259、チャック151の下部に配置される固定プレート158、固定プレート158に固定され、ピンホール152aにそれぞれ嵌め込まれるように固定プレート158の上側方向に設置されたリフトピン257、及びチャンバ本体112と固定プレート158とを貫通してチャック151の下部に結合されるチャックリフタ156を含む。
基板ガイド259は、チャック151を取り囲むようにチャック151の外側面に配置され、チャック151の上面に載置された半導体基板90がチャック151から離脱することを防止する役割を担う。基板ガイド259はチャック151を取り囲むことができる形象、すなわち、リング状とすることができる。そして、基板ガイド259はチャック151の上面152bよりも多少高く位置している第1上面259aと第1上面259aの内側に配置されてチャック151の上面152bよりも多少低く位置している第2上面259cを備えて段差となるように形成することもできる。このとき、第2上面259cはチャック151の上面よりも約0.15〜0.45mm程度低い位置に形成可能である。259bは第1上面259aと第2上面259cを連結する第1内面を指称するものであって、259dは第2上面259cに接続する第2内面を指称するものである。
リフトピン257は、固定プレート158に固定されていて、ピンホール152aにそれぞれ嵌め込まれるように固定プレート158の上側方向に設けられ、その上面257dはチャック151の上面152bに隣接している位置、すなわち、チャック151の上面152bと基板ガイド259の第2上面259cとの間に位置する。このとき、リフトピン257の上面257dはその上面257dとチャック151の上面152bとの間の間隔、すなわち図10のH’が約0.2〜0.5mm程度である位置まで延長形成することができる。
また、リフトピン257は、図9と図10に示すように多段となるように形成可能である。すなわち、リフトピン257は、半導体基板90を支持する基板支持部257b、基板支持部257bの下部に配置されて固定プレート158に固定されるプレート固定部257a及び基板支持部257bとプレート固定部257aとを連結する連結部257cで構成することができ、このときの直径は上側から下側方向に順に小さくなるように形成可能である。言い換えれば、リフトピンは、基板支持部257bの直径と、基板支持部257bの下部に配置される連結部257cの直径と、連結部257cの下部に配置されるプレート固定部257aの直径が順に小さくなるように形成可能である。
リフトピン257の基板支持部257bは、ピンホール152aの内部のうち第1内面259bとチャック151との間に配置することができ、リフトピン257の連結部257cは、ピンホール152aの内部のうち第2内面259dとチャック151との間に配置することができる。そして、このときの基板支持部257bと連結部257cの直径は、それぞれリフトピン257の中心がピンホール152aの中心に位置する場合、その外面がピンホール152aの内面に隣接するように位置する大きさに形成可能である。
以下に、図1から図8を参照して本発明による高密度プラズマ装置100の作用及び効果を具体的に説明する。
まず、基板移送装置(図示せず)などにより外部から半導体基板90が移送されると、チャックリフタ156は、支持していたチャック151を所定距離分下降させる。このとき、チャック151に用意されている各ピンホール152aの内部にはそれぞれリフトピン157が配置されていて、また、そのリフトピン157の上面157dはそれぞれがチャック151の上面152bに隣接するように位置した状態であるので、チャック151が下降された場合、リフトピン157はチャック151の上側に所定高さ分に突出される。
その後、前記基板移送装置はチャック151の上側に所定高さ分に突出したリフトピン157の上面157dに半導体基板90をローディングさせる。
次に、チャックリフタ156は、支持していたチャック151を所定高さ分上昇させる。これにより、チャック151の上側に所定高さ分に突出したリフトピン157は、チャック151の上昇によりチャック151に用意されたピンホール152aの内部に入って行きながら本来に設置された位置、すなわち、その上面157dがチャック151の上面152bに隣接する位置に復帰することになって、リフトピン157の上面157dにローディングされた半導体基板90はチャック151の上面に載置された後、チャック151の静電気引力によってチャック151の上面にホールディングされる。
その後、半導体基板90がチャック151の上面にホールディングされると、チャンバ110内部には多種類の工程ガスが順に供給されるとともにプラズマ80が生成されて蒸着及びエッチング工程が切り替えながら繰り返し実施される。これによって、半導体基板90上には高密度プラズマ酸化膜が形成される。
前記の工程を行う場合、高密度プラズマ装置100内のリフトピン157の上側部位、すなわち、リフトピン157の昇降のためにチャック151に形成されるピンホール152aの部位は、チャック151の上面152bとリフトピン157の上面157dとが隣接するように位置し、チャック151の上面152bとリフトピン157の上面157dとの間に非常に狭い間隔、すなわち図6のHだけが形成される。よって、前記のような工程を行う場合、半導体基板90裏面のエッジ部から生成されるプラズマは非常に少ないので、前記プラズマにより半導体基板90裏面の膜質に与えられるダメージはほぼないか、最小化される。その結果、高密度プラズマの酸化膜形成工程後にディフュージョン工程を連続的に行う場合にも、半導体基板90裏面では米模様の欠け現象、すなわち、ライスディパクトが最小になるか、全く発生しない。
図11は、本発明の高密度プラズマ装置を用いてチャック上面とリフトピン上面との間の間隔を調節しながら高密度プラズマ工程を行い、引き続いてディフュージョン工程を行った後の半導体基板の裏面を検査した写真である。
図11を参照すると、本発明の高密度プラズマ装置を用いて工程を行う場合、チャック上面とリフトピン上面との間の間隔、すなわち図6のHが約0.2〜0.5mmの場合、半導体基板の裏面膜質においてライスディパクトが最小になるか全く発生していないことが分かる。つまり、チャックの上面とリフトピンの上面との間の間隔が約0.2〜0.5mm離隔された本発明高密度プラズマ装置を用いて工程を行う場合、半導体基板の裏面膜質に与えるダメージ問題をあらかじめ防止することができる。
本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された発明が完成されていることを示すと共に、当業者に本発明の思想を十分に伝えるために提供するものである。
以上、本発明の好ましい実施形態を説明したが、本発明は前記の実施形態に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。本発明は前述した説明によって限定されることはなく、特許請求の範囲に記載された事項によってのみ限定される。
本発明の第1実施形態による高密度プラズマ装置を示す断面図である。 本発明の第1実施形態による高密度プラズマ装置に用いられるチャックアセンブリを示す斜視図である。 図2のチャックアセンブリの切断線I−I’による断面図である。 本発明の第1実施形態によるチャックアセンブリを用いて半導体基板をローディングする方法を説明するための断面図である。 本発明の第1実施形態によるチャックアセンブリを用いて半導体基板をローディングする方法を説明するための断面図である。 図5のA部分を拡大した断面図である。 図6のB方向からチャックアセンブリを見た平面図である。 本発明の第1実施形態によるチャックアセンブリに用いられるリフトピンを示す側面図である。 本発明の第2実施形態によるチャックアセンブリを示す断面図である。 図9のC部分を拡大した断面図である。 本発明の高密度プラズマ装置を用いてチャックの上面とリフトピンの上面との間の間隔を調節しながら高密度プラズマ工程を行った後、後続ディフュージョン工程を行った後の半導体基板の裏面の検査写真である。
符号の説明
90:半導体基板、100:高密度プラズマ装置、110:チャンバ、112:チャンバ本体、150:チャックアセンブリ、151:チャック、152:載置プレート、152a:ピンホール、152b:チャンバ上面、153:静電電極、154:静電電源、155:クーリングプレート、156:チャックリフタ、157:リフトピン、158:固定プレート、159:基板ガイド

Claims (20)

  1. 上面に半導体基板が載置されて外周部に複数のピンホールが形成されたチャックと、
    前記チャックの上面に載置された半導体基板が前記チャックから離脱することを防止する前記チャックの外側面に配置された基板ガイドと、
    前記チャックの下部に配置された固定プレートと、
    前記固定プレートに固定され、前記ピンホールにそれぞれ嵌め込まれるように前記固定プレートの上側方向に設けられ、上面は前記チャックの上面に隣接している位置まで延長形成されたリフトピンと、
    前記固定プレートを貫通して前記チャックの下部に結合され、前記チャックを下降及び上昇させるチャックリフタと、
    を含むことを特徴とするチャックアセンブリ。
  2. 前記基板ガイドは、前記チャックを取り囲むように配置することを特徴とする請求項1に記載のチャックアセンブリ。
  3. 前記ピンホールは、前記基板ガイドと前記チャックとの間に形成することを特徴とする請求項1に記載のチャックアセンブリ。
  4. 前記リフトピンの上面と前記チャックの上面との間の間隔は、0.2〜0.5mmであることを特徴とする請求項1に記載のチャックアセンブリ。
  5. 前記ピンホールに嵌め込まれる部分の前記リフトピンの直径は、前記リフトピンの中心が前記ピンホールの中心に位置する場合、前記リフトピンの外面が前記ピンホールの内面に隣接するように位置する大きさに形成することを特徴とする請求項1に記載のチャックアセンブリ。
  6. 前記ピンホールの直径が4.8mmの場合、前記ピンホールに嵌め込まれる部分の前記リフトピンの直径が3.79〜4.0mmであることを特徴とする請求項5に記載のチャックアセンブリ。
  7. 前記チャックは、静電気引力により、前記チャック上部に載置される半導体基板をホールディングする静電チャックであることを特徴とする請求項1に記載のチャックアセンブリ。
  8. 前記チャックは、内部に静電電極が設けられた載置プレートと、前記載置プレートの下部に配置されるクーリングプレートとを含み、
    前記リフトピンは、前記半導体基板を支持する基板支持部、前記基板支持部の下部に配置されて前記固定プレートに固定されるプレート固定部、及び前記基板支持部と前記プレート固定部を連結する連結部を含むことを特徴とする請求項1に記載のチャックアセンブリ。
  9. 前記リフトピンは、前記基板支持部の直径と、前記基板支持部の下部に配置される前記連結部の直径と、前記連結部の下部に配置される前記プレート固定部の直径とが順に小さくなるように形成することを特徴とする請求項8に記載のチャックアセンブリ。
  10. 上面に半導体基板が載置され、外周部に複数のピンホールが形成されたチャックと、
    前記チャックの上面に載置された半導体基板が前記チャックから離脱することを防止するために前記チャックの外側面に配置され、前記チャックの上面よりも高く位置している第1上面と前記第1上面の内側に配置されて前記チャックの上面よりも低く位置している第2上面を備えて段差されるように形成された基板ガイドと、
    前記チャックの下部に配置された固定プレートと、
    前記固定プレートに固定され、前記ピンホールにそれぞれ嵌め込まれるように前記固定プレートの上側方向に設けられ、上面は前記チャックの上面と前記基板ガイドの第2上面との間に位置したリフトピンと、
    前記固定プレートを貫通して前記チャックの下部に結合され、前記チャックを下降及び上昇させるチャックリフタと、
    を含むことを特徴とするチャックアセンブリ。
  11. 前記リフトピンの上面と前記チャックの上面との間の間隔は、0.2〜0.5mmであることを特徴とする請求項10に記載のチャックアセンブリ。
  12. プラズマが形成されるチャンバと、
    前記チャンバ内部に配置され、上面に半導体基板が載置され、外周部に複数のピンホールが形成されたチャックと、
    前記チャックの上面に載置された半導体基板が前記チャックから離脱することを防止するために前記チャックの外側面に配置された基板ガイドと、
    前記チャックの下部に配置され、前記チャンバに固定された固定プレートと、
    前記固定プレートに固定され、前記ピンホールにそれぞれ嵌め込まれるように前記固定プレートの上側方向に設けられ、上面は前記チャックの上面に隣接した位置まで延長形成されたリフトピンと、
    前記チャンバと前記固定プレートを貫通して前記チャックの下部に結合され、前記チャックを下降及び上昇させるチャックリフタと、
    を含むことを特徴とする高密度プラズマ装置。
  13. 前記基板ガイドは、前記チャックを取り囲むように配置されることを特徴とする請求項12に記載の高密度プラズマ装置。
  14. 前記ピンホールは、前記基板ガイドと前記チャックとの間に形成することを特徴とする請求項12に記載の高密度プラズマ装置。
  15. 前記リフトピンの上端部と前記チャックの上面との間の間隔は、0.2〜0.5mmであることを特徴とする請求項12に記載の高密度プラズマ装置。
  16. 前記ピンホールに嵌め込まれる部分の前記リフトピンの直径は、前記リフトピンの中心が前記ピンホールの中心に位置した場合、前記リフトピンの外面が前記ピンホールの内面に隣接するように位置した大きさに形成されたことを特徴とする請求項12に記載の高密度プラズマ装置。
  17. 前記ピンホールの直径が4.8mmの場合、前記ピンホールに嵌め込まれる部分の前記リフトピンの直径は3.79〜4.0mmであることを特徴とする請求項16に記載の高密度プラズマ装置。
  18. 前記チャックは、静電気引力により、前記チャック上部に載置される半導体基板をホールディングする静電チャックであることを特徴とする請求項12に記載の高密度プラズマ装置。
  19. 前記チャックは、内部に静電電極が設けられた載置プレートと、前記載置プレートの下部に配置されるクーリングプレートとを含み、
    前記リフトピンは、前記半導体基板を支持する基板支持部、前記基板支持部の下部に配置されて前記固定プレートに固定されるプレート固定部及び前記基板支持部と前記プレート固定部を連結する連結部を含むことを特徴とする請求項12に記載の高密度プラズマ装置。
  20. 前記リフトピンは、前記基板支持部の直径と、前記基板支持部の下部に配置される前記連結部の直径と、前記連結部の下部に配置される前記プレート固定部の直径とが順に小さくなるように形成することを特徴とする請求項19に記載の高密度プラズマ装置。
JP2008026699A 2007-02-12 2008-02-06 チャックアセンブリ及びそれを用いた高密度プラズマ装置 Pending JP2008199017A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014453A KR100854500B1 (ko) 2007-02-12 2007-02-12 척 어셈블리 및 이를 구비한 고밀도 플라즈마 설비

Publications (1)

Publication Number Publication Date
JP2008199017A true JP2008199017A (ja) 2008-08-28

Family

ID=39646247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008026699A Pending JP2008199017A (ja) 2007-02-12 2008-02-06 チャックアセンブリ及びそれを用いた高密度プラズマ装置

Country Status (5)

Country Link
US (1) US20080190367A1 (ja)
JP (1) JP2008199017A (ja)
KR (1) KR100854500B1 (ja)
CN (1) CN101312144A (ja)
DE (1) DE102008008077A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014160790A (ja) * 2013-01-24 2014-09-04 Tokyo Electron Ltd 基板処理装置及び載置台
JP2022542091A (ja) * 2019-07-30 2022-09-29 アプライド マテリアルズ インコーポレイテッド エッチングチャンバのための低接触面積基板支持体

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101955214B1 (ko) * 2010-12-21 2019-03-08 엘지디스플레이 주식회사 진공증착장비
US9410249B2 (en) * 2014-05-15 2016-08-09 Infineon Technologies Ag Wafer releasing
CN104538341B (zh) * 2014-12-17 2017-06-27 中国地质大学(北京) 一种真空腔室静电卡盘调节装置
US20180033673A1 (en) * 2016-07-26 2018-02-01 Applied Materials, Inc. Substrate support with in situ wafer rotation
CN107768300B (zh) * 2016-08-16 2021-09-17 北京北方华创微电子装备有限公司 卡盘、反应腔室及半导体加工设备
JP6688715B2 (ja) * 2016-09-29 2020-04-28 東京エレクトロン株式会社 載置台及びプラズマ処理装置
JP2020177967A (ja) * 2019-04-16 2020-10-29 東京エレクトロン株式会社 基板処理装置
JP2021012944A (ja) * 2019-07-05 2021-02-04 東京エレクトロン株式会社 基板処理装置及び基板の受け渡し方法
USD931240S1 (en) 2019-07-30 2021-09-21 Applied Materials, Inc. Substrate support pedestal

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271286A (ja) * 1991-02-22 1992-09-28 Fujitsu Ltd 静電チャック
JP3488334B2 (ja) * 1996-04-15 2004-01-19 京セラ株式会社 静電チャック
KR100459788B1 (ko) * 2002-01-14 2004-12-04 주성엔지니어링(주) 2단 웨이퍼 리프트 핀
KR20060032088A (ko) * 2004-10-11 2006-04-14 삼성전자주식회사 반도체 제조장치의 웨이퍼 리프트 유닛
KR20070017255A (ko) * 2005-08-06 2007-02-09 삼성전자주식회사 플라즈마 장치의 반도체 기판 고정 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014160790A (ja) * 2013-01-24 2014-09-04 Tokyo Electron Ltd 基板処理装置及び載置台
JP2022542091A (ja) * 2019-07-30 2022-09-29 アプライド マテリアルズ インコーポレイテッド エッチングチャンバのための低接触面積基板支持体
JP7477593B2 (ja) 2019-07-30 2024-05-01 アプライド マテリアルズ インコーポレイテッド エッチングチャンバのための低接触面積基板支持体

Also Published As

Publication number Publication date
KR20080075369A (ko) 2008-08-18
CN101312144A (zh) 2008-11-26
DE102008008077A1 (de) 2008-08-28
US20080190367A1 (en) 2008-08-14
KR100854500B1 (ko) 2008-08-26

Similar Documents

Publication Publication Date Title
JP2008199017A (ja) チャックアセンブリ及びそれを用いた高密度プラズマ装置
KR101174816B1 (ko) 플라즈마 처리 장치의 포커스 링 및 이를 구비한 플라즈마 처리 장치
KR101876501B1 (ko) 인-시츄 제거 가능한 정전 척
KR100505035B1 (ko) 기판을 지지하기 위한 정전척
JP4878109B2 (ja) 基板移載システムおよび基板移載方法
JP2022164770A (ja) プラズマ処理装置およびリングアセンブリ
US20130287529A1 (en) Method and apparatus for independent wafer handling
US20070258184A1 (en) Electrostatic chuck of high density plasma deposition apparatus
JP2011114178A (ja) プラズマ処理装置及びプラズマ処理方法
KR102092150B1 (ko) 기판처리장치 및 방법
JP2008160056A (ja) リフトピン、それを有する基板処理装置及びそれを用いた基板処理
JP7004589B2 (ja) 昇降機構、載置台及びプラズマ処理装置
KR20210111702A (ko) 기판 지지대, 플라즈마 처리 시스템 및 환상 부재의 장착 방법
EP2541590B1 (en) Plasma processing device
TWI801390B (zh) 用於高溫處理腔室的靜電吸座及其形成方法
JP4518712B2 (ja) トレイ式マルチチャンバー基板処理装置
JP7345289B2 (ja) 基板処理装置、基板処理システム及び基板搬送方法
KR102058034B1 (ko) 리프트 핀 유닛 및 이를 구비하는 기판 지지 유닛
TWI436448B (zh) 夾盤結構與半導體製程設備
CN112599469A (zh) 基板处理装置及基板处理方法
KR20110058058A (ko) 정전척
KR200398832Y1 (ko) 반도체 제조 설비의 기판 서셉터
JP4622890B2 (ja) ウエハ処理装置
US20230064141A1 (en) Substrate processing apparatus including electrostatic chuck, substrate processing method, and method of manufacturing electrostatic chuck
KR20040026427A (ko) 리프트 핀 및 이를 이용한 기판 리프팅 방법