JP2008160056A - リフトピン、それを有する基板処理装置及びそれを用いた基板処理 - Google Patents
リフトピン、それを有する基板処理装置及びそれを用いた基板処理 Download PDFInfo
- Publication number
- JP2008160056A JP2008160056A JP2007166205A JP2007166205A JP2008160056A JP 2008160056 A JP2008160056 A JP 2008160056A JP 2007166205 A JP2007166205 A JP 2007166205A JP 2007166205 A JP2007166205 A JP 2007166205A JP 2008160056 A JP2008160056 A JP 2008160056A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- passage
- chuck
- lift pin
- head portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 105
- 239000012495 reaction gas Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000005229 chemical vapour deposition Methods 0.000 claims description 15
- 238000003672 processing method Methods 0.000 claims description 10
- 239000006227 byproduct Substances 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 6
- 230000004308 accommodation Effects 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 24
- 239000010408 film Substances 0.000 description 26
- 238000004140 cleaning Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
- C23C16/4582—Rigid and flat substrates, e.g. plates or discs
- C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
- C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
【課題】 本発明はリフトピン、それを具備する基板処理装置及びそれを用いた基板処理方法を提供する。
【解決手段】 リフトピンは反応ガスを用いて加工される対象体が安置されるチャックに形成される通路に沿って昇降するロード部、及び前記ロード部の上端に形成され前記対象体と接触し前記通路内部に前記反応ガスの流入を遮断するように前記通路を遮蔽するヘッド部を含む。リフトピンのヘッド部がチャックの通路上端を遮断することで、反応ガス通路内に流入されることが防止される。
【選択図】 図１
【解決手段】 リフトピンは反応ガスを用いて加工される対象体が安置されるチャックに形成される通路に沿って昇降するロード部、及び前記ロード部の上端に形成され前記対象体と接触し前記通路内部に前記反応ガスの流入を遮断するように前記通路を遮蔽するヘッド部を含む。リフトピンのヘッド部がチャックの通路上端を遮断することで、反応ガス通路内に流入されることが防止される。
【選択図】 図１
Description
本発明はリフトピン、それを具備する基板処理装置及びそれを用いた基板処理方法に関する。より詳細には、本発明は基板をチャックに安置させるために前記基板を昇降させることができるリフトピン、このようなリフトピンを具備する基板処理装置及びこのような基板処理装置を用いる基板処理方法に関する。
一般的に、半導体装置は薄膜蒸着工程、フォット工程、エッチング工程、拡散工程などを通じて製造される。基板上に膜を形成するための蒸着工程としては、スパッタリング工程、電気メッキ工程、蒸発工程、化学気相蒸着工程（ＣＶＤ）、分子ビームエピタキシ工程、原子層蒸着（ＡＬＤ）工程などを挙げることができる。
化学気相蒸着工程は優れた特性を有する膜を形成することができるので、基板上に要求される膜を形成するための工程として幅広く用いられている。化学気相蒸着工程は通常的に低圧化学気相蒸着（ＬＰＣＶＤ）工程、常圧化学気相蒸着（ＡＰＣＶＤ）工程、低温化学気相蒸着（ＬＴＣＶＤ）工程、プラズマ強化化学気相蒸着（ＰＥＣＶＤ）工程などで分類することができる。
従来の化学気相蒸着ＣＶＤ工程を実施するための化学気相蒸着装置は半導体基板が搬入されるチャンバ、チャンバ内の下部に配置され半導体基板が安置される静電チャック、前記静電チャック上部に配置され反応ガスを前記半導体基板上に提供するシャワーヘッド、そして、前記静電チャックに垂直方向に沿って形成された通路内に挿入され前記半導体基板を昇降させるリフトピンを含む。このような従来の化学気相蒸着装置は、例えば、特許文献１に開示されている。
従来の化学気相蒸着装置のリフトピンは静電チャックに備えられた通路に沿って昇降することができるように前記通路より若干小さい直径を有する。特に、従来の化学気相蒸着装置のリフトピンは一定の直径を有するのでこのようなリフトピンと前記通路の内壁との間に微細な隙間が形成される。これにより、反応ガスを用いて基板上に膜を蒸着する工程の間反応ガスが隙間を通じて前記通路内に流入される。また、前記膜を形成する間発生される反応副産物も前記隙間を通じて通路内に流入される。その結果、前記通路内壁上に所望しない膜が形成される。前記通路内壁に形成された所望しない膜は蒸着工程中に半導体基板に致命的な悪影響をかけるパーティクルで作用するようになる。さらに、所望しない膜が通路内壁に継続的に形成される場合、前記通路の直径が減少され前記リフトピンの昇降動作にも支障を与えるようになる。
大韓民国公開特許２００５−４２９６５号明細書
本発明の目的は、チャック通路内に反応ガスの流入を遮断することができるリフトピンを提供することにある。
本発明の他の目的は、前述したリフトピンを具備する基板処理装置を提供することにある。
本発明の他の目的は、前述したリフトピンを具備する基板処理装置を提供することにある。
本発明のさらなる目的は、前述した基板処理装置を用いる基板処理方法を提供することにある。
本発明の一側面によるリフトピンは反応ガスを用いて加工される対象体が安置されるチャックに形成された通路に沿って昇降するロード部、及び前記ロード部の上端に形成され前記対象体と接触し前記通路内部に前記反応ガスの流入を遮断するように前記通路の上端を遮蔽する形状を有するヘッド部を含む。
本発明の一実施例によると、前記ヘッド部は前記通路の上端周辺を成す前記チャックの表面に突き合わせられる底面を有することができる。
本発明の他の実施例によると、前記チャックには前記通路の上端と連通され前記ヘッド部を収容する収容溝が形成され、前記ヘッド部は前記収容溝の内面と離隔された側面を有することができる。
本発明の他の実施例によると、前記チャックには前記通路の上端と連通され前記ヘッド部を収容する収容溝が形成され、前記ヘッド部は前記収容溝の内面と離隔された側面を有することができる。
本発明のさらなる実施例によると、前記チャックには前記通路の上端と連通され前記ヘッド部を収容する収容溝が形成され、前記ヘッド部は前記収容溝の内面に密着される側面を有することができる。
本発明のさらなる他の実施例によると、前記ヘッド部はアーチ形断面、三角形の断面、長方形の断面、梯形の断面またはじょうご形の断面形状を有することができる。
本発明の他の見地による基板処理装置は基板が搬入されるチャンバと、前記チャンバ内に配置され前記基板が安着され、垂直方向に沿って通路が形成されたチャックと、前記チャックの上部に配置され前記基板上に反応ガスを提供するシャワーヘッドと、前記チャックの通路内に昇降可能に配置され、前記基板を昇降させるリフトピンと、を含み、前記リフトピンは前記通路に沿って昇降するロード部、及び前記ロード部の上端に形成され前記通路内部に前記反応ガスの流入を遮断するように前記通路の上端を遮蔽する形状を有するヘッド部を含む。
本発明の他の見地による基板処理装置は基板が搬入されるチャンバと、前記チャンバ内に配置され前記基板が安着され、垂直方向に沿って通路が形成されたチャックと、前記チャックの上部に配置され前記基板上に反応ガスを提供するシャワーヘッドと、前記チャックの通路内に昇降可能に配置され、前記基板を昇降させるリフトピンと、を含み、前記リフトピンは前記通路に沿って昇降するロード部、及び前記ロード部の上端に形成され前記通路内部に前記反応ガスの流入を遮断するように前記通路の上端を遮蔽する形状を有するヘッド部を含む。
本発明の一実施例によると、前記チャックは前記ヘッド部を収容する収容溝を有することができる。前記収容溝の深さは前記ヘッド部の厚さと同一であるかまたは前記厚さより深いことができる。また、収容溝は前記ヘッド部の側面と突き合わせられるか離隔された内面を有することができる。
本発明の他の見地による基板処理方法は、チャンバ内に基板を搬入させる段階、チャックの通路に沿って昇降するリフトピンを用いて前記基板を前記チャック上に安着させる段階、前記リフトピンのヘッド部に前記チャックの通路を遮断する段階、前記チャンバ内に導入された反応ガスを用いて前記基板を処理する段階、及び前記処理段階中に発生された反応副産物を前記チャンバから排出させる段階を含む。
本発明の一実施例によると、前記処理段階は前記チャンバ内に前記反応ガスを導入する段階、及び前記反応ガスからプラズマを発生させ、前記基板上に膜を形成する段階を含むことができる。
本発明のさらに他の実施例によると、前記処理方法は前記リフトピンを用いて前記半導体基板を前記チャックから上昇させる段階、及び前記半導体基板を前記チャンバから搬出させる段階をさらに含むことができる。
本発明の実施例によると、リフトピンのヘッド部がチャックの通路を遮断するようになることで、反応ガスが前記通路内に流入されることが防止される。従って、前記通路内壁に所望しない膜が形成されることを根源的に防止することができる。結果的に、基板上に膜を形成する工程の間前記基板に致命的な悪影響を及ぶパーティクルの発生を抑制させることができる。また、前記チャックの通路を洗浄するための周期が増えるので、洗浄工程に対する費用も節減しながら前記チャックの寿命も延長させることができる。
以下、添付図面を参照して、本発明の好ましい実施例をより詳細に説明する。
本発明は多様な変更を加え、多様な形態を有することができ、特定実施例を図面に例示して本文に詳細に説明する。しかし、これは本発明を特定の開示形態に対して限定するのではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むと理解されるべきである。
本発明は多様な変更を加え、多様な形態を有することができ、特定実施例を図面に例示して本文に詳細に説明する。しかし、これは本発明を特定の開示形態に対して限定するのではなく、本発明の思想及び技術範囲に含まれる全ての変更、均等物乃至代替物を含むと理解されるべきである。
第１、第２などの用語は多用な構成要素を説明するに使用されることができるが、前記構成要素は前記用語によって限定されてはいけない。前記用語は一つの構成要素を他の構成要素から区別する目的としてのみ使用される。例えば、本発明の権利範囲から離脱されないまま第１構成要素は第２構成要素として命名されることができ、類似に第２項請求項用語も第１構成要素として命名されることができる。
ある構成要素が他の構成要素に‘連結されている’とか‘接続されている’と言及されるときには、その他の構成要素に直接的に連されているかまたは接続されていることもできるが、中間に他の構成要素が存在することができると理解されるべきである。反面、ある構成要素が他の構成要素に‘直接連されている’とか‘直接接続されている’とで言及されるときには、中間に他の構成用語が存在しないこととして理解されるべきである。構成要素間の関係を説明する他の表面、即ち、‘〜の間に’と‘すぐ〜の間に’または‘〜に隣接する’と‘〜に直接隣接する’なども同様に解釈されるべきである。
図１は本発明の実施例によるリフトピンを示す断面図であり、図２は図１のII部位を拡大して示した断面図である。
図１及び図２を参照すると、リフトピン１００はロード部１１０及びヘッド部１２０を含む。
図１及び図２を参照すると、リフトピン１００はロード部１１０及びヘッド部１２０を含む。
ロード部１１０はチャック２１０に対して直交する方向に沿って形成された通路２１６に昇降可能に挿入される。ロード部１１０は通路２１６より若干短い直径を有する。ロード部１１０の直径は一定である。ロード部１１０は長い円筒形状を有する。
ヘッド部１２０はロード部１１０上に形成される。ヘッド部１２０はチャック２１０上に対象物、例えば、半導体基板を安置させるか、または半導体基板をチャック２１０から上昇させる。従って、ヘッド部１２０は半導体基板の底面と接触する。ここで、ヘッド部１２０に起因して半導体基板の底面に染みのような欠陥が発生されることを防止するために、ヘッド部１２０と半導体基板と間の接触面積は最大に減少させることが有利である。
本発明の実施例において、ヘッド部１２０は大略アーチ形または半球形の構造を有することができる。また、ヘッド部１２０はアーク形または半円形断面形状を有することができる。特に、アーチ形ヘッド部１２０は通路２１６の上端を閉鎖させる程度の大きさを有することができる。例えば、アーチ形ヘッド部１２０の底面は通路２１６の上端面積より広い面積を有することができる。従って、アーチ形ヘッド部１２０は通路２１６の上部を密閉して、基板のような対象体上に膜を形成するために使用される反応ガスが通路２１６内に流入されることを防止することができる。
本発明の実施例において、チャック２１０の表面にはアーチ形ヘッド部１２０を収容する収容溝２１７が形成される。収容溝２１７は通路２１６の上端と連通される。ここで、対象体がチャック２１０の表面に安置されなければならないので、アーチ形ヘッド部１２０はチャック２１０の表面より突出されてはいけない。従って、収容溝２１７はアーチ形ヘッド部１２０の厚さより深いか少なくともヘッド部１２０の厚さと実質的に同一の深さを有することができる。例えば、収容溝２１７は大略長方形の断面形状を有することができる。この場合、アーチ形ヘッド部１２０は長方形収容溝２１７の内面から離隔された外側面を有することができる。即ち、長方形収容溝２１７はアーチ形ヘッド部１２０の底面より広い幅を有することができる。
通路２１６の下部に連通される空間２１８がチャック２１０の下部に提供される。前記空間２１８にはリフトピン１００の下部、即ち、ロード部１１０の下端を支持するホルダー（図示せず）が収容される。空間２１８と通と２１６の内壁上に前記反応ガスによる所望しない膜が形成される場合、ヘッド部１２０が通路２１６の上端を遮断するので、前記反応ガスが通路２１６を通じて空間２１８内に流入されることが防止されることができる。結果的に、このような所望しない膜が通路２１６と空間２１８の内壁に形成されることを効果的に防止することができる。
本発明の実施例によると、リフトピン１００のヘッド部１２０が通路２１６の上端を遮断するので、反応ガスが通路２１６と空間２１８内に流入されることが防止される。従って、通路２１６及び空間２１８内に流入された反応ガスに起因して、所望しない膜がチャック２１０の通路２１６と空間２１８の内壁に形成される現象を防止することができる。
図３は本発明の他の実施例によるリフトピンを示す断面図である。図３に示されたリフトピン１００ａはヘッド部１２０ａの形状を除いては図１及び図２を参照して説明したリフトピン１００と実質的に類似であるか同一の構成を有することができる。
図３を参照すると、リフトピン１００ａのヘッド部１２０ａは梯形形状の断面を有することができる。梯形のヘッド部１２０ａは通路２１６の上端を遮断させる程度の面積の底面を有する。従って、梯形ヘッド部１２０ａは上辺より下辺の長い正梯形形状を有する。即ち、梯形ヘッド部１２０ａは通路２１６の上端幅より広い幅を有する。
本発明の実施例において、梯形ヘッド部１２０ａは収容溝２１７に昇降可能に収容される。この場合、収容溝２１７は四角形の断面形状を有することができる。特に、梯形ヘッド部１２０ａの外側面が長方形収容溝２１７の内側面から離隔されるように、梯形ヘッド部１２０ａは長方形収容溝２１７の底辺より狭い幅を有する。
図４は本発明のさらに他の実施例によるリフトピンを示す断面図である。
図４に示されたリフトピン１００ｂはヘッド部１２０ｂの形状を除いては図１及び図２を参照して説明したリフトピン１００と実質的に同一であるか類似した構成を有する。
図４に示されたリフトピン１００ｂはヘッド部１２０ｂの形状を除いては図１及び図２を参照して説明したリフトピン１００と実質的に同一であるか類似した構成を有する。
図４を参照すると、リフトピン１００ｂのヘッド部１２０ｂは三角形の断面のような多角形断面形状を有することができる。三角形ヘッド部１２０ｂは通路２１６の上端を遮断させる程度の面積の底辺を有する。即ち、三角形ヘッド部１２０ｂは通路２１６の上端幅より広い幅を有することができる。
本発明の実施例において、三角形ヘッド部１２０ｂは長方形収容溝２１７に昇降可能に収容される。特に、三角形ヘッド部１２０ｂの外側面が長方形収容溝２１７の内側面から離隔されるように三角形ヘッド部１２０ｂは長方形収容溝２１７の底面より狭い幅を有することができる。
図５及び図６は本発明のさらに他の実施例によるリフトピンを示す断面図である。図５及び図６に示したリフトピン１００ｃはヘッド部１２０ｃの形状を除いては図１及び図２を参照して説明したリフトピン１００と実質的に同一であるか実質的に類似した構成を有する。
図５を参照すると、リフトピン１００ｃのヘッド部１２０ｃは長方形の断面のような多角形の断面形状を有することができる。長方形ヘッド部１２０ｃはチャック２１０の通路２１６の上端を遮断させる程度の面積の底面を有することで、対象体上に膜を形成する間反応ガスが通路２１６に流入されることを防止することができる。即ち、長方形ヘッド部１２０ｃは通路２１６の上端幅より広い幅を有しチャック２１０の通路２１６及び空間２１８上に所望しない膜が形成されることを防止することができる。
本発明の他の実施例によると、図６に示されたように、長方形ヘッド部１２０ｃは長方形収容溝２１７ｃの内側面に密着される外側面を有することができる。即ち、長方形収容溝２１７ｃは昇降される長方形ヘッド部１２０ｃと干渉されない程度で長方形ヘッド部１２０ｃより若干大きい幅を有する。長方形収容溝２１７ｃと長方形ヘッド部１２０ｃが密着されるので、通路２１６内に反応ガスの流入をより効果的に防止することができる。
図７は本発明のさらに他の実施例によるリフトピンを示す断面図である。
図７に示されたリフトピン１００ｄはヘッド部１２０ｄの形状を除いては図１及び図２を参照して説明したリフトピン１００と実質的に類似であるか実質的に同一の構成を有する。また、チャック２１０はヘッド部１２０ｄの構造により調節された収容溝２１７ｄを具備する。
図７に示されたリフトピン１００ｄはヘッド部１２０ｄの形状を除いては図１及び図２を参照して説明したリフトピン１００と実質的に類似であるか実質的に同一の構成を有する。また、チャック２１０はヘッド部１２０ｄの構造により調節された収容溝２１７ｄを具備する。
図７を参照すると、リフトピン１００ｄのヘッド部１２０ｄはじょうご形の断面を有する。即ち、ヘッド部１２０ｄの下部より広い幅を有する上部を有することができる。じょうご形ヘッド部１２０ｄはチャック２１０の通路２１６を遮蔽させる程度の面積の底面を有する。即ち、じょうご形ヘッド部１２０ｄは通路２１６の上部幅より広い下部幅を有することができる。
本発明の実施例において、じょうご形ヘッド部１２０ｄはじょうご形収容溝２１７ｄに昇降可能に収容される。じょうご形ヘッド部１２０ｄはじょうご形収容溝２１７ｄの内側面に密着される外側面を有する。即ち、じょうご形収容溝２１７ｄは昇降されるじょうご形ヘッド部１２０ｄと干渉されない程度のじょうご形ヘッド部１２０ｄより大きい幅を有する。じょうご形収容溝２１７ｃとじょうご形ヘッド部１２０ｃが密着されるので、通路２１６内に反応ガスの流入をより効果的に防止することができる。
図８は本発明の実施例による基板処理装置を示す断面図である。
図８において、反応ガスを用いて半導体基板上に要求される膜を形成する化学気相蒸着ＣＶＤ装置を基板処理装置２００の例として説明する。しかし、本発明による基板処理装置２００がこのような化学気相蒸着装置に限定されるのではない。
図８において、反応ガスを用いて半導体基板上に要求される膜を形成する化学気相蒸着ＣＶＤ装置を基板処理装置２００の例として説明する。しかし、本発明による基板処理装置２００がこのような化学気相蒸着装置に限定されるのではない。
図８を参照すると、基板処理装置２００はチャンバ２３０、チャック２１０、シャワーヘッド２２０、及びリフトピン１００を含む。
チャンバ２３０は基板が搬入される内部空間を有する。前記基板はシリコン基板。ゲルマニウム基板、シリコン−ゲルマニウム基板などのような半導体基板を含むことができる。前記基板上に要求される膜を形成するための反応ガスが流入される流入口２４０がチャンバ２３０の上部に形成される。前記基板上に膜を形成する蒸着工程の後発生される反応副産物と残留する反応ガスを排出するための排気口（図示せず）がチャンバ２３０の下部に形成される。
チャンバ２３０は基板が搬入される内部空間を有する。前記基板はシリコン基板。ゲルマニウム基板、シリコン−ゲルマニウム基板などのような半導体基板を含むことができる。前記基板上に要求される膜を形成するための反応ガスが流入される流入口２４０がチャンバ２３０の上部に形成される。前記基板上に膜を形成する蒸着工程の後発生される反応副産物と残留する反応ガスを排出するための排気口（図示せず）がチャンバ２３０の下部に形成される。
チャック２１０はチャンバ２３０の内部空間下部に配置される。チャック２１０は静電気を用いて基板を支持する静電チャックを含むことができる。チャック２１０は前記基板が安置される表面を有するプレート２１２及びプレート２１２の底面に設置され前記基板を加熱するためのヒータ２１４を含む。電源（図示せず）がプレート２１２に連結されることができる。従って、プレート２１２は前記反応ガスからプラズマを発生させるための下部電極役割を実施することができる。ここで、チャック２１０は図１を参照して説明したチャックと実質的に類似するか実質的に同一の構成を有することができる。また、チャック２１０は図３乃至図７を参照して説明したチャックと実質的に類似するか実質的に同一の構成を有することもできる。
リフトピン１００がチャック２１０の通路に昇降可能に挿入される。本発明の実施例によると、リフトピン１００は図１及び図２を参照して説明したリフトピンと実質的に類似するか実質的に同一の構成を有する。本発明の他の実施例において、リフトピン１００は図３乃至図７を参照して説明したリフトピンと実質的に同一の構成を有することができる。
シャワーヘッド２２０はチャック２１０の上部に配置される。シャワーヘッド２２０は流入口２４０と連通され、反応ガスをチャック２１０に支持された前記基板上に均一に提供する役割をする。また、シャワーヘッド２２０には電源（図示せず）と電気的に連結され、前記基板上に膜を形成する間シャワーヘッド２２０は下部電極と共にプラズマを発生させるための上部電極役割をする。
以下、前述した基板処理装置を用いる基板処理方法について添付された図面を参照して詳細に説明する。
図９は本発明の実施例による基板を処理する方法を順次に示す流れ図である。図９において、基板処理方法は図８に例示的に示した基板処理装置を用いて実施されることができる。
図９は本発明の実施例による基板を処理する方法を順次に示す流れ図である。図９において、基板処理方法は図８に例示的に示した基板処理装置を用いて実施されることができる。
図８及び図９を参照すると、段階Ｓ３１０で、半導体基板のような基板をチャンバ２３０内にローディングさせる。前記基板は、例えば、ロボットアームのように移送装置を用いてチャンバ２３０内に搬入されることができる。
段階Ｓ３２０において、チャック２１０の通路内でリフトピン１００が上昇してヘッド部１２０が前記基板の底面に接触される。即ち、前記基板がリフトピン１００のヘッド部１２０上に安置される。
段階Ｓ３３０において、チャック２１０の通路内でリフトピン１００が下降して前記基板をチャック２１０上に安置させる。
段階Ｓ３４０において、リフトピン１００のヘッド部１２０がチャック２１０の収容溝２１７内に収容される。これにより、ヘッド部１２０がチャック２１０の通路を閉鎖するようになる。
段階Ｓ３４０において、リフトピン１００のヘッド部１２０がチャック２１０の収容溝２１７内に収容される。これにより、ヘッド部１２０がチャック２１０の通路を閉鎖するようになる。
段階Ｓ３５０において、反応ガスが流入口２４０を通じてチャンバ２３０内に導入される。提供された反応ガスはシャワーヘッド２２０を通じてチャンバ２３０内に均一に分布される。
Ｓ３６０において、シャワーヘッド２２０とチャック２１０に電圧を印加して均一に分布された反応ガスからチャンバ２３０内にプラズマを発生させる。前記プラズマはチャック２１０上に位置する前記基板上に提供され、前記基板上に所望する膜が形成される。このような膜蒸着工程中に、ヘッド部１２０はチャック２１０の通路の上端を遮断している。従って、チャンバ２３０内に残留する反応ガスや反応副産物が前記通路内に流入されることが防止される。
段階Ｓ３７０において、前記基板上に膜を形成する工程が完了されると、反応副産物と残留反応ガスを前記排気口を通じてチャンバ２３０から排出させる。前記反応副産物と残留反応ガスは真空パンプを用いてチャンバ２３０から除去されることができる。
段階Ｓ３８０において、排気動作が完了された後、リフトピン１００を上昇させ前記基板をチャック２１０から上昇させる。ここで、前記反応副産物と残留反応ガスは前記排気口を通じてチャンバ２３０から排出されたので、リフトピン１００のヘッド部１２０がチャック２１０の通路を開放しても、前記通路内には前記反応副産物や残留反応ガスが流入されない。
段階３９０において、ロボットアームのような移送装置を用いて前記基板をチャンバ２３０から搬出させる。
一方、前述した本発明の実施例においては、リフトピンが半導体基板製造用静電チャックに使用されることとして例示したが、本発明の実施例によるリフトピンは半導体基板だけではなく液晶表示装置用基板のような他の対象体が安置される設備にも適用されることができる。
一方、前述した本発明の実施例においては、リフトピンが半導体基板製造用静電チャックに使用されることとして例示したが、本発明の実施例によるリフトピンは半導体基板だけではなく液晶表示装置用基板のような他の対象体が安置される設備にも適用されることができる。
本発明の実施例によると、リフトピンのヘッド部がチャックの通路を遮断することで、反応ガスが前記通路内に流入されることが防止される。従って、前記通路内側に所望しない膜が形成されることを根源的に防止することができる。結果的に、基板上に膜を形成する工程の間前記基板に致命的な悪影響を及ぶパーティクルの発生を抑制させることができる。また、前記チャックの通路を洗浄するための周期が増えるので、洗浄工程に対する費用も節減し前記チャックの寿命も延長させることができる。
以上、本発明の実施例によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離脱することなく、本発明を修正または変更できる。
１００…リフトピン、１１０…ロード部、１２０…ヘッド部、２１０…チャック、２１４…ヒータ、２１６…通路、２１７…収容溝、２２０…シャワーヘッド、２３０…チャンバ。
Claims (18)
- 反応ガスを用いて加工される対象体が安置されるチャックに形成された通路に沿って昇降するロード部と、
前記ロード部の上端に形成され前記対象体と接触し、前記通路内部に前記反応ガスの流入を遮断するように前記通路の上端を遮蔽するヘッド部と、
を含むことを特徴とするリフトピン。 - 前記ヘッド部は、前記通路の上端周辺を成す前記チャックの表面に突き合わせられる下部を有することを特徴とする請求項１記載のリフトピン。
- 前記チャックには前記通路の上端と連通され前記ヘッド部を収容する収容溝が形成され、前記ヘッド部は前記収容溝の内面から離隔される側面を有することを特徴とする請求項１記載のリフトピン。
- 前記チャックには前記通路の上端と連通され前記ヘッド部を収容する収容溝が形成され、前記ヘッド部は前記収容溝の内面に密着される側面を有することを特徴とする請求項１記載のリフトピン。
- 前記ヘッド部の上部は、前記ヘッド部の下部より小さいことを特徴とする請求項１記載のリフトピン。
- 前記ヘッド部は、アーチ形の断面、半円形の断面、三角形の端面、長方形の断面、梯形の断面またはじょうご形の断面形状を有することを特徴とする請求項５記載のリフトピン。
- 基板が搬入されるチャンバと、
前記チャンバ内に配置され前記基板が安置され、前記基板に直交する方向に沿って形成された通路を有するチャックと、
前記チャックの上部に配置され前記基板上に反応ガスを提供するシャワーヘッドと、
前記チャックの通路内に昇降可能に配置され、前記基板を昇降させるリフトピンと、を含み、
前記リフトピンは前記通路に沿って昇降するロード部、及び前記ロード部の上端に形成され前記通路内部に前記反応ガスの流入を遮断するように前記通路を遮断するヘッド部を含むことを特徴とする基板処理装置。 - 前記リフトピンのヘッド部の上部は、前記ヘッド部の下部より小さいことを特徴とする請求項７記載の基板処理装置。
- 前記ヘッド部は、アーチ形の断面、半円形の断面、多角形の断面、またはじょうご形の断面形状を有することを特徴とする請求項８記載の基板処理装置。
- 前記チャックは、前記ヘッド部を収容する収容溝を含むことを特徴とする請求項７記載の基板処理装置。
- 前記収容溝の深さは、前記ヘッド部の厚さと同一であるかまたは前記厚さより深いことを特徴とする請求項１０記載の基板処理装置。
- 前記収容溝は、前記ヘッド部の側面と突き合わせられる内面を有することを特徴とする請求項１０記載の基板処理装置。
- 前記収容溝は、前記ヘッド部の側面から離隔された内面を有することを特徴とする請求項１０記載の基板処理装置。
- 前記チャックは、静電チャックを含むことを特徴とする請求項７記載の基板処理装置。
- 前記チャンバは、化学気相蒸着チャンバを含むことを特徴とする請求項７記載の基板処理装置。
- チャンバ内に基板を搬入させる段階と、
チャックの通路に沿って昇降するリフトピンを用いて前記基板を前記チャック上に安置させる段階と、
前記リフトピンのヘッド部に前記チャックの通路を遮断する段階と、
前記チャンバ内に導入された反応ガスを用いて前記基板を処理する段階と、
前記処理段階中に発生された反応副産物を前記チャンバから排出させる段階と、
を含むことを特徴とする基板処理方法。 - 前記処理段階は、
前記チャンバ内に前記反応ガスを導入する段階と、
前記反応ガスからプラズマを発生させ、前記基板上に膜を形成する段階と、を含むことを特徴とする請求項１６記載の基板処理方法。 - 前記リフトピンを用いて前記半導体基板を前記チャックから上昇させる段階と、
前記半導体基板を前記チャンバから搬出させる段階と、をさらに含むことを特徴とする請求項１６記載の基板処理方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060132393A KR20080058568A (ko) | 2006-12-22 | 2006-12-22 | 리프트 핀 및 이를 갖는 기판 처리 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008160056A true JP2008160056A (ja) | 2008-07-10 |
Family
ID=39541079
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007166205A Withdrawn JP2008160056A (ja) | 2006-12-22 | 2007-06-25 | リフトピン、それを有する基板処理装置及びそれを用いた基板処理 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20080149032A1 (ja) |
| JP (1) | JP2008160056A (ja) |
| KR (1) | KR20080058568A (ja) |
| CN (1) | CN101205606A (ja) |
| TW (1) | TW200827481A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200034855A (ko) * | 2018-09-21 | 2020-04-01 | 세메스 주식회사 | 기판의 열처리 장치 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9011602B2 (en) * | 2009-01-29 | 2015-04-21 | Lam Research Corporation | Pin lifting system |
| NL2009689A (en) * | 2011-12-01 | 2013-06-05 | Asml Netherlands Bv | Support, lithographic apparatus and device manufacturing method. |
| EP2752870A1 (en) * | 2013-01-04 | 2014-07-09 | Süss Microtec Lithography GmbH | Chuck, in particular for use in a mask aligner |
| KR102097109B1 (ko) * | 2013-01-21 | 2020-04-10 | 에이에스엠 아이피 홀딩 비.브이. | 증착 장치 |
| US10195704B2 (en) * | 2013-03-15 | 2019-02-05 | Infineon Technologies Ag | Lift pin for substrate processing |
| US9828672B2 (en) | 2015-03-26 | 2017-11-28 | Lam Research Corporation | Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma |
| KR20180001629A (ko) * | 2016-06-24 | 2018-01-05 | 세메스 주식회사 | 기판 처리 장치 및 기판 처리 방법 |
| KR102053593B1 (ko) * | 2017-11-29 | 2019-12-09 | 주식회사 테스 | 리프트핀유닛의 이동방법 및 기판처리장치 |
| US10760158B2 (en) * | 2017-12-15 | 2020-09-01 | Lam Research Corporation | Ex situ coating of chamber components for semiconductor processing |
| CN110896045B (zh) | 2018-09-12 | 2022-12-30 | 中微半导体设备(上海)股份有限公司 | 一种升举顶针组件，静电夹盘及其所在的处理装置 |
| DE102019007194A1 (de) * | 2019-10-16 | 2021-04-22 | Vat Holding Ag | Verstellvorrichtung für den Vakuumbereich mit Druckmessfunktionalität |
| USD1009817S1 (en) * | 2021-09-28 | 2024-01-02 | Applied Materials, Inc. | Shadow ring lift pin |
| CN114141691B (zh) * | 2021-12-14 | 2022-06-17 | 北京北方华创微电子装备有限公司 | 半导体工艺设备 |
-
2006
- 2006-12-22 KR KR1020060132393A patent/KR20080058568A/ko not_active Application Discontinuation
-
2007
- 2007-06-18 US US11/764,482 patent/US20080149032A1/en not_active Abandoned
- 2007-06-25 JP JP2007166205A patent/JP2008160056A/ja not_active Withdrawn
- 2007-06-25 TW TW096122962A patent/TW200827481A/zh unknown
- 2007-07-30 CN CNA200710135863XA patent/CN101205606A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20200034855A (ko) * | 2018-09-21 | 2020-04-01 | 세메스 주식회사 | 기판의 열처리 장치 |
| KR102108296B1 (ko) * | 2018-09-21 | 2020-05-12 | 세메스 주식회사 | 기판의 열처리 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080149032A1 (en) | 2008-06-26 |
| CN101205606A (zh) | 2008-06-25 |
| TW200827481A (en) | 2008-07-01 |
| KR20080058568A (ko) | 2008-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008160056A (ja) | リフトピン、それを有する基板処理装置及びそれを用いた基板処理 | |
| US9991153B2 (en) | Substrate support bushing | |
| JP4191137B2 (ja) | 基板処理装置のクリーニング方法 | |
| KR101445562B1 (ko) | 종형 열처리 장치 | |
| US20110303152A1 (en) | Support structure, processing container structure and processing apparatus | |
| KR20190035548A (ko) | 기판 처리 장치, 반응관, 반도체 장치의 제조 방법 및 기록 매체 | |
| KR102232633B1 (ko) | 처리 장치 및 커버 부재 | |
| JP2010153467A (ja) | 基板処理装置および半導体装置の製造方法 | |
| US11685992B2 (en) | Substrate processing apparatus, quartz reaction tube and method of manufacturing semiconductor device | |
| CN110121764A (zh) | 衬底处理装置、反应管、半导体器件的制造方法及程序 | |
| US20110309562A1 (en) | Support structure and processing apparatus | |
| JP2009132991A (ja) | 窒化アルミニウム又は酸化ベリリウムのセラミックカバーウェハ | |
| TW526559B (en) | Gas supplying device and treating device | |
| KR20170077013A (ko) | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 | |
| JP2016004834A (ja) | 真空処理装置 | |
| KR20200121771A (ko) | 기판 처리 장치 및 반도체 장치의 제조 방법 | |
| JP5303984B2 (ja) | 成膜装置及び成膜方法 | |
| KR20070098025A (ko) | 반도체 소자 제조용 장비 | |
| TW201313943A (zh) | 成膜裝置 | |
| KR20210081214A (ko) | 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체 | |
| KR102327270B1 (ko) | 지지 유닛, 기판 처리 장치, 그리고 기판 처리 방법 | |
| JP5708843B2 (ja) | 支持体構造及び処理装置 | |
| KR102058034B1 (ko) | 리프트 핀 유닛 및 이를 구비하는 기판 지지 유닛 | |
| JP2006274316A (ja) | 基板処理装置 | |
| KR20240056777A (ko) | 기판 처리 장치, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091028 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091028 |