JP2008198635A - パワーモジュール用基板の製造方法 - Google Patents

パワーモジュール用基板の製造方法 Download PDF

Info

Publication number
JP2008198635A
JP2008198635A JP2007029078A JP2007029078A JP2008198635A JP 2008198635 A JP2008198635 A JP 2008198635A JP 2007029078 A JP2007029078 A JP 2007029078A JP 2007029078 A JP2007029078 A JP 2007029078A JP 2008198635 A JP2008198635 A JP 2008198635A
Authority
JP
Japan
Prior art keywords
ceramic
power module
laser
base material
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007029078A
Other languages
English (en)
Other versions
JP5050549B2 (ja
Inventor
Hirokazu Kato
浩和 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2007029078A priority Critical patent/JP5050549B2/ja
Publication of JP2008198635A publication Critical patent/JP2008198635A/ja
Application granted granted Critical
Publication of JP5050549B2 publication Critical patent/JP5050549B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0029Etching of the substrate by chemical or physical means by laser ablation of inorganic insulating material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】熱サイクル使用時の反りによってセラミックス板に割れが生ずるのを抑制。
【解決手段】半導体チップがはんだ接合される回路層をセラミックス板11にろう付けしてなるパワーモジュール用基板の製造方法において、略板状のセラミックス母材20の少なくとも一方の表面21にレーザ光を照射して溝状のスクライブライン31を形成するレーザ加工工程と、前記レーザ加工工程において前記スクライブライン31の内面31aに形成されて前記レーザ光の熱によってガラス質に変性された熱変性層33を除去するエッチング工程と、セラミックス母材20をスクライブライン31に沿って個々のセラミックス板11に分割する分割工程とを実施する。
【選択図】図2

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられるパワーモジュール用基板の製造方法に関するものである。
従来、この種のパワーモジュール用基板の製造方法には、例えば特許文献1,2のように、略板状に形成されたセラミックス母材の表面にレーザ光を照射して溝状のスクライブラインを形成するレーザ加工工程と、セラミックス母材を折り曲げる等してスクライブラインに外力を付加してセラミックス母材を個々のセラミックス板に分割する分割工程と、セラミックス母材又はセラミックス板に回路層をろう付けするろう付け工程とを有する方法がある。
特開2000−86367号公報 特開2003−142785号公報
ところで、上述したパワーモジュール用基板の製造方法のように、レーザを用いてスクライブラインを形成する場合には、スクライブラインからなるセラミックス板の角部に微小なクラックが発生する。すなわち、レーザ加工工程においてレーザ光を照射して形成されたスクライブラインの内面には、レーザ光の熱によってガラス化(アモルファス化)された熱変性層が形成されるため、レーザ加工工程後の冷却によってこの熱変性層の略全域に上述した微小なクラックが無数に発生することになる。
このような微小なクラックがセラミックス板に存在する場合には、熱サイクル使用時にパワーモジュール全体が反ったときに、微小なクラックを起点としてセラミックス板が割れ易くなる虞がある。
本発明はこのような事情を考慮してなされたもので、熱サイクル使用時の反りによってセラミックス板に割れが生ずるのを抑制できるパワーモジュール用基板の製造方法を提供することを目的とする。
上記の目的を達するために、この発明は以下の手段を提供している。
本発明のパワーモジュール用基板の製造方法は、半導体チップがはんだ接合される回路層をセラミックス板にろう付けしてなるパワーモジュール用基板の製造方法であって、略板状のセラミックス母材の少なくとも一方の表面にレーザ光を照射して溝状のスクライブラインを形成するレーザ加工工程と、前記レーザ加工工程において前記スクライブラインの内面に形成されて前記レーザ光の熱によってガラス質に変性された熱変性層を除去するエッチング工程と、前記セラミックス母材を前記スクライブラインに沿って個々の前記セラミックス板に分割する分割工程とを備えることを特徴とする。
この発明によれば、エッチング工程においてガラス質の熱変性層が除去されるため、熱変性層に基づいてここに発生する微小なクラックも除去することができる。したがって、熱サイクル使用時にパワーモジュール全体が反ったときに、スクライブラインからなるセラミックス板の角部に発生する微小なクラックに基づいて、セラミックス板に割れが生じることを抑制できる。
また、レーザ光を照射して形成されるスクライブラインは、断面視形状で略V字状に形成することができるため、上述のようにレーザ加工工程を実施した場合、分割工程を経て得られるセラミックス板の一方の表面とこれに隣り合う側面との角部には、スクライブラインによって一方の表面から側面に向けて傾斜する傾斜面が形成されることになる。このように、傾斜面を形成したセラミックス板の角部は鋭利とならないため、この角部に衝撃が付与されても、上記角部に欠けが生じることを抑制できる。
また、本発明のパワーモジュール用基板の製造方法は、前記レーザ加工工程において、前記セラミックス母材の他方の表面にも前記レーザ光を照射して、前記一方の表面に形成された一のスクライブラインと前記セラミックス母材の厚さ方向に重なる他のスクライブラインを形成することを特徴とする。
この発明によれば、分割工程を経て得られるセラミックス板の全ての角部に、セラミックス板の一方の表面及び他方の表面からそれぞれ側面に向けて傾斜する傾斜面が形成されることになる。
すなわち、傾斜面の形成によってセラミックス板の全ての角部が鋭利とならないため、セラミックス板に衝撃が付与されても、全ての角部に欠けが生じることを抑制できる。したがって、分割工程後のパワーモジュール用基板やパワーモジュールの製造に際してセラミックス板のハンドリングを容易としながら、セラミックス板やこれを備えるパワーモジュール用基板、パワーモジュールの歩留まり向上を図ることができる。
本発明によれば、熱サイクル使用時にパワーモジュール全体の反りによってセラミックス板に割れが生じることを抑制できる。
以下、図1から図3を参照し、本発明の実施形態について説明する。図1は、本発明の一実施形態に係るパワーモジュール用基板の製造方法によって製造されるパワーモジュールを示す全体図である。
このパワーモジュール10は、セラミックス板11において、その表面(一方の表面)11aに回路層12がろう付けされると共に、裏面(他方の表面)11bに金属層13がろう付けされたパワーモジュール用基板14と、回路層12の表面にはんだ層15を介してはんだ接合された半導体チップ16と、金属層13の表面にろう付けされたヒートシンク17とを備えている。
ここで、これらの各部材を形成する材質としては、例えば、セラミックス板11ではAlN、Al、Si若しくはSiC等が挙げられ、回路層12、金属層13およびヒートシンク17では純Al、純Cu、Al合金若しくはCu合金等が挙げられる。
また、セラミックス板11と回路層12および金属層13とをそれぞれろう付けするろう材では、例えばAl−Si系等のAl系のろう材が挙げられる。なお、回路層12および金属層13は、純度が99.98wt%以上の純Al若しくはAl合金、または純度が99.999wt%の純Cuで形成されるのが望ましい。
このセラミックス板11は、例えば一辺が30mm以上60mm以下の平面視正方形とされると共に、その厚さが0.2mm以上1.0mm以下とされている。回路層12の厚さは例えば0.4mm以上0.6mm以下とされ、金属層13の厚さは例えば0.4mm以上3.6mm以下とされている。
次に、以上のように構成されたパワーモジュール用基板14の製造方法について説明する。
本実施形態では、はじめに、略板状のセラミックス母材20の表面(一方の表面)21に回路層12をろう付けすると共に、セラミックス母材20の裏面(他方の表面)22うち回路層12とセラミックス母材20の厚さ方向に重なる位置に金属層13をろう付けする(ろう付け工程)。
次いで、図2に示すように、セラミックス母材20の表面21及び裏面22にレーザ光を照射して溝状のスクライブライン31,32を形成する(レーザ加工工程)。このレーザ加工工程では、例えばCOレーザ、YAG(イットリウム・アルミニウム・ガーネット)レーザ、YVO4(イットリウム・バナデート)レーザ、YLF(イットリウム・リチウム・フロライド)レーザ等を使用することができる。
このレーザ加工工程においては、レーザ光をセラミックス母材20の表面21や裏面22のうち回路層12や金属層13をろう付けした周辺部分に照射することで、回路層12や金属層13の外周縁に沿って延びるスクライブライン31,32が格子状に形成されることになる。また、セラミックス母材20の表面21に形成される一のスクライブライン31は、裏面22に形成される他のスクライブライン32とセラミックス母材20の厚さ方向に重なるように形成される。
各スクライブライン31,32は、断面視形状で略V字状に形成されており、その内面31a,32aにはレーザ光の熱によってガラス質に変性された熱変性層33,34が形成されている。ここで、各スクライブライン31,32に形成される熱変性層33,34の厚さ寸法は、照射するレーザ光の波長が短い程薄くなる。
また、各スクライブライン31,32の開き角度θ1,θ2は、照射するレーザ光の波長を長くする等してより高温のレーザ光を照射する、また、同一波長でもレーザ光の焦点をずらすことで大きくすることができる。したがって、この開き角度θ1,θ2は、例えば使用するレーザの種類や加工条件を変更することで容易に変化させることができる。
通常のYAGレーザやYVO4レーザ、YLFレーザ等のように波長の短いレーザ光を照射するものでは、波長の長いレーザ光を照射するCOレーザの場合よりも開き角度θ1,θ2が小さくなってしまうが、このようなレーザ等を使用する場合でも、レーザ出力を上げたり加工条件を変更する等して、開き角度θ1,θ2を拡大することが可能である。
なお、例えばセラミックス母材20の厚さ寸法が0.64mmである場合には、このレーザ加工工程において形成される各スクライブライン31,32の深さ寸法を0.05mm以上0.15mm以下とすることが好ましい。ただし、本実施形態のようにセラミックス母材20の表面21及び裏面22の両方にそれぞれスクライブライン31,32を形成する場合には、これら2つのスクライブライン31,32の深さ寸法の合計を0.06mm以上0.16mm以下としてもよい。
また、例えば波長10μmのレーザ光をCOレーザから照射して深さ寸法が0.12mmのスクライブライン31,32を形成した場合には、熱変性層33,34の厚さ寸法が約35μmとなり、スクライブライン31,32の開き角度θ1,θ2が20°となる。
上記レーザ加工工程後には、スクライブライン31,32にエッチング処理を施して、図3に示すように、スクライブライン31,32の内面31a,32aに形成された熱変性層33,34を除去する(エッチング工程)。このエッチング工程において熱変性層33,34の除去に要する時間は、熱変性層33,34の厚さ寸法が薄い程短くなる。したがって、パワーモジュール基板14の製造効率向上を考慮する場合には、レーザ加工工程における各スクライブライン31,32の形成時に、YAGレーザを用いる等して照射するレーザ光の波長を短くすることがより好ましい。
なお、例えばセラミックス母材20の材質がAlNである場合には、フッ硝酸(例えば、硝酸750ml/l、水250ml/l及び重フッ化アンモニウム60g/lからなる溶液)をエッチング液として用いて上記エッチング処理を行えばよい。そして、例えばこのエッチング処理を室温(例えば25℃)で10分間行った場合には、例えば上述した厚さ35μmの熱変性層33,34を十分に除去することができる。
最後に、スクライブライン31,32に沿ってセラミックス母材20を個々のセラミックス板11に分割する(分割工程)ことで、図1に示すパワーモジュール用基板14の製造が完了する。
以上のようにして製造されたパワーモジュール用基板14において、セラミックス板11の側面11cは分割工程において分断されるセラミックス母材20の分断部分によって形成されている。そして、セラミックス板11の全ての角部41,42には、略V字状のスクライブライン31,32によってセラミックス板11の表面11a及び裏面11bからそれぞれ側面11cに向けて傾斜する傾斜面11d,11eが形成されている。
次に、このパワーモジュール用基板14を構成するセラミックス板11の評価について以下に説明する。ここでは、評価対象となる具体的なセラミックス板11として、レーザ加工工程において、COレーザから波長10μmのレーザ光を照射したもの(実施例1)、通常のYAGレーザから第2高調波(波長532nm)のレーザ光を照射したもの(実施例2)、通常のYAGレーザから第3高調波(波長355nm)のレーザ光を照射したもの(実施例3)通常のYAGレーザから第4高調波(波長266nm)のレーザ光を照射したもの(実施例4)を取り上げた(表1参照)。
まず、上述した製造方法で形成されたセラミックス板11の抗折強度を測定した結果を表1に示す。ここで、抗折強度は、セラミックス板11の裏面11bの両端の2点を支持した状態でセラミックス板11の表面11aの中央の1点を押圧する3点曲げ試験を行うことで測定されるものである。
また、上述した製造方法からエッチング工程を除いて形成されたセラミックス板を各実施例1〜4に対応する比較例1〜4として取り上げ、同様に抗折強度を測定した結果も表1に示す。
Figure 2008198635
そして、表1に示すように、同一波長のレーザ光について比較すると、実施例1〜4のセラミックス板11の抗折強度は、いずれも上記比較例1〜4のセラミックス板の抗折強度よりも高くなっており、エッチング処理により熱変性層33,34を除去することでセラミックス板11の抗折強度が向上していることが確認された。
つまり、比較例1〜4のセラミックス板では、スクライブライン31,32からなる角部41,42に熱変性層33,34が残存するため、熱変性層33,34に微小なクラックが無数に生じ、これに基づいて抗折強度が低下する。これに対して、実施例1〜4のセラミックス板11の角部41,42には熱変性層33,34が残存しないため、上述した微小なクラックの発生が抑制されて抗折強度が低下しない。
また、抗折強度について実施例1〜4のセラミックス板11同士を比較すると、レーザ加工工程において照射するレーザ光の波長が短い程、抗折強度が向上することが分かる。これは、レーザ光の波長が短い程レーザ加工工程で形成される熱変性層33,34が薄くなって微小なクラックの形成が抑制されるためである。
また、上述した製造方法で製造されたパワーモジュール用基板14を用いて500個のパワーモジュール10を製造した後、これら500個のパワーモジュール10のうち、セラミックス板11の角部41,42に欠けが生じた不良品の割合を表1の実施例1〜4及び比較例1〜4に関してそれぞれ調べた。
その結果、表1に示すように、同一波長のレーザ光について比較すると、実施例1〜4のセラミックス板11を備えたパワーモジュール10における不良品の割合は、いずれも比較例1〜4のセラミックス板を備えたパワーモジュールにおける不良品の割合よりも小さくなっていることが分かる。これは、比較例1〜4のセラミックス板では角部に生じる無数の微小なクラックに基づいて欠けが生じやすくなるのに対し、実施例1〜4のセラミックス板11では微小なクラックの発生が抑制されているために欠けの発生も抑制できることを示している。
また、上述した不良品の割合について実施例1〜4のセラミックス板11を備えたパワーモジュール10同士を比較すると、レーザ加工工程において照射するレーザ光の波長が長い程、欠けの発生を抑制できることが分かる。これは、レーザ光の波長が短い程、スクライブライン31,32の開き角度θ1,θ2が小さくなることで、セラミックス板11の表面11aや裏面11bに対する傾斜面11d,11eの傾斜角度が大きくなって、セラミックス板11の表面11aや裏面11bと傾斜面11d,11eとの角部が鋭利となり、この部分において欠けが発生しやすくなるためである。
したがって、レーザ加工工程においては開き角度θ1,θ2が大きくなるようにスクライブライン31,32を形成することがより好ましく、具体的には開き角度θ1,θ2を15°以上に設定することが好ましい。ただし、分割工程においてスクライブライン31,32に沿って容易にセラミックス母材20を分断することを考慮すると、開き角度θ1,θ2は60°以下に設定されることが好ましい。
なお、上述したように、抗折強度については照射するレーザ波長を短くする程、また不良品の割合についてはレーザ波長を長くする程、良好な結果が得られるが、これら両者を併せて考慮する場合には、第2高調波のレーザ光を使用することが最も好ましい。
これは、同一波長のレーザ光について、実施例1〜4と比較例1〜4の抗折強度を比較すると、比較例2に対する実施例2の抗折強度の上昇率が約29%と最も高くなっているためである。また、同一波長のレーザ光について、実施例1〜4と比較例1〜4の不良品の割合を比較しても、比較例2に対する実施例2の不良品の割合の低下率が約0.7%と最も大きくなっているためである。
したがって、第2高調波のレーザ光を使用することで、エッチング工程の実施に伴う抗折強度の向上を効果的に図りながら、セラミックス板11の角部における欠けの発生を効果的に抑制することができる。
以上説明したように、本実施形態によるパワーモジュール用基板14の製造方法によれば、エッチング工程においてガラス質の熱変性層33,34が除去されるため、熱変性層33,34に基づいてここに発生する微小なクラックも除去することができる。したがって、セラミックス板11の抗折強度を向上させて、熱サイクル使用時にパワーモジュール10全体の反ったときに、スクライブライン31,32からなるセラミックス板11の角部41,42に発生する微小なクラックに基づいてセラミックス板11に割れが生じることを抑制できる。
なお、レーザ加工工程でCOレーザのように波長の長いレーザ光を照射する場合には、スクライブライン31,32が高温で形成されるために熱変性層33,34の厚さも大きくなってしまうが、エッチング工程で熱変性層33,34を除去することで、レーザ加工工程で使用するレーザの種類やレーザ光の波長に関係なく、上述した微小なクラックの発生を容易に抑制することができる。
さらに、セラミックス板11の全ての角部41,42に傾斜面11d,11eが形成されることで、傾斜面11d,11eが無い場合と比較してセラミックス板11の全ての角部41,42が鋭利とならないため、セラミックス板11に衝撃が付与されても、上記角部41,42に欠けが生じることを抑制できる。したがって、分割工程後のパワーモジュール10の製造に際してセラミックス板11のハンドリングを容易としながら、セラミックス板11やこれを備えるパワーモジュール用基板14、パワーモジュール10の歩留まり向上を図ることができる。
また、上述したことから、セラミックス板11の角部41,42は鋭利とならないように、表面11aや裏面11b、側面11cに対する傾斜面11d,11eの傾斜角度をより小さくすることがより好ましく、そのためには、レーザ加工工程において形成されるスクライブライン31,32の開き角度θ1,θ2を大きくすることがより望ましい。
ここで、COレーザを用いる場合には、YAGレーザ等の他のレーザと比較して安価に波長の長いレーザ光を高い出力で照射することができるため、より高温でスクライブライン31,32を形成することが容易に可能となり、これによってスクライブライン31,32の開き角度θ1,θ2を容易に拡大することができる。したがって、傾斜面11d,11eの傾斜角度をより小さくして、上記角部41,42に欠けが生じることを容易に抑制することができる。
なお、本発明の技術的範囲は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、パワーモジュール10を構成する各部材の材質や寸法は前記実施形態に限られるものではない。
さらに、パワーモジュール用基板14に金属層13を設けるとしたが、この金属層13は設けなくてもよい、また、パワーモジュール10にヒートシンク17を設けたが、このヒートシンク17は設けなくてもよい。
また、パワーモジュール用基板14の製造方法においては、その各工程が上記実施形態の順番で実施されることに限らず、少なくともレーザ加工工程、エッチング工程及び分割工程が順番に実施されればよい。すなわち、ろう付け工程は、例えばレーザ加工工程とエッチング工程との間に実施されるとしてもよいし、例えばエッチング工程と分割工程との間に実施されるとしても構わない。
さらに、ろう付け工程は、例えば分割工程の終了後に実施されるとしてもよい。このように分割工程後にろう付け工程を実施してパワーモジュール用基板14を製造する際には、個々のセラミックス板11を運搬する等してこれに衝撃が付与されることがあるが、この場合でも上記実施形態と同様に、セラミックス板11のハンドリングを容易としながら、セラミックス板11やパワーモジュール用基板14、パワーモジュール10の歩留まり向上を図ることができる。
また、エッチング工程においては、例えば熱変性層33,34の除去に加えて、熱変性層33,34を除いたスクライブライン31,32の内面31a,32aもエッチング処理されるとしてもよい。
この場合には、熱変性層33,34の下側にまで尖った形状の微小なクラックが形成されていたとしても、エッチング処理により熱変性層33,34の下側の微小なクラックを除去、若しくは、このクラックの形状を滑らかに形成することができるため、セラミックス板11の抗折強度の向上を図ることもできる。
さらに、セラミックス板11の欠けを考慮しない場合には、レーザ加工工程においてセラミックス母材20の表面21若しくは裏面22の一方のみにスクライブライン31,32を形成するとしても構わない。なお、この場合、例えばセラミックス母材20の厚さ寸法を0.64mmとすると、スクライブライン31,32の深さ寸法を0.05mm以上0.15mm以下とすることが好ましい。この場合でも、エッチング工程でスクライブライン31,32の熱変性層33,34が除去されるため、熱サイクル使用時の反りに基づいてセラミックス板11に割れが生じることを防止できる。
また、エッチング工程は、レーザ加工工程と分割工程との間に行われるとしたが、少なくともレーザ加工工程後に行われれば良く、例えば分割工程後に行われるとしても構わない。
本発明の一実施形態に係るパワーモジュール用基板の製造方法によって製造されるパワーモジュールを示す全体図である。 本発明の一実施形態に係るパワーモジュール用基板の製造方法のレーザ加工工程の終了後におけるセラミックス母材を示す拡大断面図である。 本発明の一実施形態に係るパワーモジュール用基板の製造方法のエッチング工程の終了後におけるセラミックス母材を示す拡大断面図である。
符号の説明
10 パワーモジュール
11 セラミックス板
11a 表面(一方の表面)
11b 裏面(他方の表面)
12 回路層
14 パワーモジュール用基板
16 半導体チップ
20 セラミックス母材
21 表面(一方の表面)
22 裏面(他方の表面)
31 一のスクライブライン
31a,32a 内面
32 他のスクライブライン
33,34 熱変性層

Claims (2)

  1. 半導体チップがはんだ接合される回路層をセラミックス板にろう付けしてなるパワーモジュール用基板の製造方法であって、
    略板状のセラミックス母材の少なくとも一方の表面にレーザ光を照射して溝状のスクライブラインを形成するレーザ加工工程と、
    前記レーザ加工工程において前記スクライブラインの内面に形成されて前記レーザ光の熱によってガラス質に変性された熱変性層を除去するエッチング工程と、
    前記セラミックス母材を前記スクライブラインに沿って個々の前記セラミックス板に分割する分割工程とを備えることを特徴とするパワーモジュール用基板の製造方法。
  2. 前記レーザ加工工程において、前記セラミックス母材の他方の表面にも前記レーザ光を照射して、前記一方の表面に形成された一のスクライブラインと前記セラミックス母材の厚さ方向に重なる他のスクライブラインを形成することを特徴とする請求項1に記載のパワーモジュール用基板の製造方法。
JP2007029078A 2007-02-08 2007-02-08 パワーモジュール用基板の製造方法 Active JP5050549B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007029078A JP5050549B2 (ja) 2007-02-08 2007-02-08 パワーモジュール用基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007029078A JP5050549B2 (ja) 2007-02-08 2007-02-08 パワーモジュール用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008198635A true JP2008198635A (ja) 2008-08-28
JP5050549B2 JP5050549B2 (ja) 2012-10-17

Family

ID=39757342

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007029078A Active JP5050549B2 (ja) 2007-02-08 2007-02-08 パワーモジュール用基板の製造方法

Country Status (1)

Country Link
JP (1) JP5050549B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278172A (ja) * 2009-05-28 2010-12-09 Denki Kagaku Kogyo Kk 多数個取り回路基板、回路基板、及びそれを用いたモジュール
KR101388741B1 (ko) * 2012-10-04 2014-04-25 삼성전기주식회사 전력 모듈용 기판 및 그 제조방법
JP2015185606A (ja) * 2014-03-20 2015-10-22 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
US20170156211A1 (en) * 2015-11-30 2017-06-01 Cree Fayetteville, Inc. Method and Device for a High Temperature Vacuum-Safe Solder Stop Utilizing Laser Processing of Solderable Surfaces for an Electronic Module Assembly
JP2019127408A (ja) * 2018-01-24 2019-08-01 三菱マテリアル株式会社 セラミックス−金属接合体の製造方法、製造装置及びセラミックス−金属接合体
CN110651535A (zh) * 2017-06-27 2020-01-03 三菱综合材料株式会社 陶瓷-金属层接合体的制造方法、陶瓷电路基板的制造方法及接合金属板的陶瓷母材板
WO2022176716A1 (ja) * 2021-02-18 2022-08-25 デンカ株式会社 セラミック板、及びセラミック板の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0359660A (ja) * 1989-07-28 1991-03-14 Konica Corp 感光材料処理装置
JPH03291185A (ja) * 1990-04-04 1991-12-20 Mitsubishi Electric Corp セラミックスの加工方法
JP2000086367A (ja) * 1998-09-14 2000-03-28 Denki Kagaku Kogyo Kk 接合体及びそれを用いた回路基板
JP2003142785A (ja) * 2001-11-08 2003-05-16 Denki Kagaku Kogyo Kk 回路基板の多数個取り母版及びその製造方法
JP2005101164A (ja) * 2003-09-24 2005-04-14 Matsushita Electric Works Ltd 回路板の製造方法及び回路板
JP2006036602A (ja) * 2004-07-28 2006-02-09 Kyocera Corp セラミック部材およびその製造方法、ならびにこれを用いた電子部品

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0359660A (ja) * 1989-07-28 1991-03-14 Konica Corp 感光材料処理装置
JPH03291185A (ja) * 1990-04-04 1991-12-20 Mitsubishi Electric Corp セラミックスの加工方法
JP2000086367A (ja) * 1998-09-14 2000-03-28 Denki Kagaku Kogyo Kk 接合体及びそれを用いた回路基板
JP2003142785A (ja) * 2001-11-08 2003-05-16 Denki Kagaku Kogyo Kk 回路基板の多数個取り母版及びその製造方法
JP2005101164A (ja) * 2003-09-24 2005-04-14 Matsushita Electric Works Ltd 回路板の製造方法及び回路板
JP2006036602A (ja) * 2004-07-28 2006-02-09 Kyocera Corp セラミック部材およびその製造方法、ならびにこれを用いた電子部品

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278172A (ja) * 2009-05-28 2010-12-09 Denki Kagaku Kogyo Kk 多数個取り回路基板、回路基板、及びそれを用いたモジュール
KR101388741B1 (ko) * 2012-10-04 2014-04-25 삼성전기주식회사 전력 모듈용 기판 및 그 제조방법
JP2015185606A (ja) * 2014-03-20 2015-10-22 三菱マテリアル株式会社 パワーモジュール用基板の製造方法
US20170156211A1 (en) * 2015-11-30 2017-06-01 Cree Fayetteville, Inc. Method and Device for a High Temperature Vacuum-Safe Solder Stop Utilizing Laser Processing of Solderable Surfaces for an Electronic Module Assembly
US10076800B2 (en) * 2015-11-30 2018-09-18 Cree Fayetteville, Inc. Method and device for a high temperature vacuum-safe solder stop utilizing laser processing of solderable surfaces for an electronic module assembly
US11135669B2 (en) 2015-11-30 2021-10-05 Cree, Inc. Method and device for a high temperature vacuum-safe solder resist utilizing laser ablation of solderable surfaces for an electronic module assembly
CN110651535A (zh) * 2017-06-27 2020-01-03 三菱综合材料株式会社 陶瓷-金属层接合体的制造方法、陶瓷电路基板的制造方法及接合金属板的陶瓷母材板
EP3648555A4 (en) * 2017-06-27 2021-03-10 Mitsubishi Materials Corporation METHOD FOR PRODUCING A CERAMIC METAL LAYER ARRANGEMENT, METHOD FOR PRODUCING A CERAMIC CIRCUIT BOARD AND CERAMIC BASE MATERIAL PLATE CONNECTED TO A METAL PLATE
TWI762663B (zh) * 2017-06-27 2022-05-01 日商三菱綜合材料股份有限公司 陶瓷-金屬層接合體的製造方法、陶瓷電路基板的製造方法及金屬板接合陶瓷母材板
JP2019127408A (ja) * 2018-01-24 2019-08-01 三菱マテリアル株式会社 セラミックス−金属接合体の製造方法、製造装置及びセラミックス−金属接合体
JP7020137B2 (ja) 2018-01-24 2022-02-16 三菱マテリアル株式会社 セラミックス-金属接合体の製造方法、製造装置及びセラミックス-金属接合体
WO2022176716A1 (ja) * 2021-02-18 2022-08-25 デンカ株式会社 セラミック板、及びセラミック板の製造方法
JP7165842B1 (ja) * 2021-02-18 2022-11-04 デンカ株式会社 セラミック板、及びセラミック板の製造方法

Also Published As

Publication number Publication date
JP5050549B2 (ja) 2012-10-17

Similar Documents

Publication Publication Date Title
JP5050549B2 (ja) パワーモジュール用基板の製造方法
JP6930573B2 (ja) 窒化珪素系セラミックス集合基板
JP6425606B2 (ja) ウエーハの生成方法
US20140106129A1 (en) Ceramic assembled board, method of manufacturing the same, ceramic substrate and ceramic circuit substrate
JP5899513B2 (ja) 基板製造方法、および改質層形成装置
JP2013075802A (ja) 強化ガラス板切断方法
US20150217399A1 (en) Workpiece cutting method
JP5037082B2 (ja) レーザ加工方法及びレーザ加工装置
JP2008198905A (ja) セラミックス基板及びセラミックス回路基板の製造方法並びに集合基板と半導体モジュール
JP6398243B2 (ja) パワーモジュール用基板の製造方法
JP2013247147A (ja) 加工対象物切断方法、加工対象物、及び、半導体素子
JP2009269057A (ja) レーザ加工方法及びレーザ加工装置
JP2008041945A (ja) パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール
TW201907457A (zh) 具有低非晶形相之陶瓷金屬基板
JP6587205B2 (ja) 窒化珪素セラミックス集合基板及びその製造方法、並びに窒化珪素セラミックス焼結基板の製造方法
US20220161366A1 (en) Method of manufacturing nitride ceramic substrate and nitride ceramic base material
JP2013175667A (ja) 多数個取りセラミック回路基板
JP6792794B2 (ja) 窒化珪素セラミックス集合基板の製造装置及び窒化珪素セラミックス集合基板の製造方法
JP2013063453A (ja) レーザ加工方法
TW201921601A (zh) 發光元件之製造方法
JP7277782B2 (ja) 半導体素子の製造方法
JP6819897B2 (ja) 発光素子の製造方法
JP2011159827A (ja) 透明基板の改質領域形成方法
JP5625794B2 (ja) パワーモジュール用基板の製造方法
JP2010278172A (ja) 多数個取り回路基板、回路基板、及びそれを用いたモジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110317

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

R150 Certificate of patent or registration of utility model

Ref document number: 5050549

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3