JP2008198341A - 半導体記憶装置のデータエラー測定回路 - Google Patents
半導体記憶装置のデータエラー測定回路 Download PDFInfo
- Publication number
- JP2008198341A JP2008198341A JP2008027722A JP2008027722A JP2008198341A JP 2008198341 A JP2008198341 A JP 2008198341A JP 2008027722 A JP2008027722 A JP 2008027722A JP 2008027722 A JP2008027722 A JP 2008027722A JP 2008198341 A JP2008198341 A JP 2008198341A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- output
- parity
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1032—Simple parity
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【解決手段】本発明は、データとパリティデータを比較して修正データを出力するデータエラー修正手段、テスト選択信号に応答し、前記データ又は修正データを選択データとして出力するデータ選択手段、及び前記選択データと前記パリティデータが入力され、前記テスト選択信号に応答してテスト結果信号を出力するテスト結果出力手段を含む。
【選択図】図2
Description
前記ECCは、半導体記憶装置に入力されるデータに関する情報をパリティデータに格納し、出力されるデータを前記パリティデータと比較して、出力されるデータが1ビットのエラーを有する場合、それを修正して出力することによって半導体記憶装置のデータ入出力に対する信頼度を高める役割をする。
8ビットの第1データdata0<0:7>と第2データdata1<0:7>が半導体記憶装置に入力される時、前記第1データdata0<0:7>の情報は第1パリティデータparb_data0<0:3>に格納し、前記第2データdata1<0:7>の情報は第2パリティデータparb−data1<0:3>に格納する。
データエラー修正手段10は、半導体記憶装置に入力される第1データdata0<0:7>と第2データdata1<0:7>の情報を有する第1パリティデータparb_data0<0:3>と第2パリティデータparb_data1<0:3>が入力されると、半導体記憶装置から出力される前記第1データdata0<0:7>と前記第2データdata1<0:7>の1ビットのデータエラーを修正して、第1修正データdata_cor0<0:7>と第2修正データdata_cor1<0:7>として出力する。この時、前記第1パリティデータparb_data0<0:3>は、半導体記憶装置に入力される前記第1データdata0<0:7>の選択された各ビットのハイ値が奇数であるか偶数であるかに関する情報を有する。これは、第2パリティデータparb_data1<0:3>と前記第2データdata1<0:7>との関係も同様である。
データ選択手段100は、テスト選択信号Test_selがイネーブルになれば、第1及び第2データ(data0<0:7>,data1<0:7>)を第1及び第2選択データ(data_sel0<0:7>,data_sel1<0:7>)として出力する。また、前記データ選択手段100は、前記テスト選択信号Test_selがディセーブルになれば、第1及び第2修正データ(data_cor0<0:7>,data_cor1<0:7>)を前記第1及び第2選択データ(data_sel0<0:7>,data_sel1<0:7>)として出力する。
テスト結果出力手段200は、テスト選択信号Test_selに応答し、第1選択データdata_sel0<0:7>と第1パリティデータparb_data0<0:3>の各ビットを比較して第1比較信号com1を出力する第1比較部210、前記テスト選択信号Test_selに応答し、第2選択データdata_sel1<0:7>と前記第2パリティデータparb_data1<0:3>の各ビットを比較して第2比較信号com2を出力する第2比較部220、及び読み取り命令時、前記第1及び第2比較信号(com1,com2)が入力されると、テスト結果信号Test_outを出力するテスト結果出力部230を含む。
前記第1出力制御部232は、前記読み取り状態信号IOSTBと前記第3信号組合部231の出力信号が入力される第8ナンドゲートND 18、前記第8ナンドゲートND 18信号を反転させて出力する第8インバータIV15を含む。
半導体記憶装置をテストする場合、第1データdata0<0:7>と第2データdata1<0:7>の各ビットのデータ値をすべてロー値にして半導体記憶装置に入力する。この時、第1パリティデータparb_data0<0:3>と第2パリティデータparb_data1<0:3>はすべてロー値を有する。前記第1及び第2パリティデータparb_data0<0:3>,parb_data1<0:3>がすべてロー値を有する理由は次の通りである。前記第1及び第2パリティデータparb_data0<0:7>,parb_data1<0:7>は、前記第1及び第2データdata0<0:7>,data1<0:7>のうちから選択されたビットのデータ値がハイ値であるビットの個数に応じて、すなわちハイ値を有するビット数が奇数であればハイ値を有し、偶数であればロー値を有する。
データエラー修正手段10は、前記第1及び第2データdata0<0:7>,data1<0:7>と前記第1及び第2パリティデータparb_data0<0:3>,parb_data1<0:3>が入力され、前記第1及び第2データdata0<0:7>,data1<0:7>の各ビットがロー値であれば、前記第1及び第2データdata0<0:7>,data1<0:7>を前記第1及び第2修正データdata_cor0<0:7>,data_cor1<0:7>として出力する。また、前記第1データdata0<0:7>又は前記第2データdata1<0:7>のうちの1つのビットがハイ値を有する場合、それを修正してすべてロー値を有する前記第1及び第2修正データdata0<0:7>,data1<0:7>として出力する。しかし、前記第1データdata0<0:7>又は前記第2データdata1<0:7>のうちの2つ以上のビットがハイ値を有する場合、前記第1及び第2修正データdata_cor0<0:7>,data_cor1<0:7>はすべてロー値を有することができない。
データ選択手段100には前記テスト選択信号Test_selがハイ値として入力される。したがって、前記第1スイッチング部110はターンオフになり、第2スイッチング部120はターンオンになる。つまり、前記第1及び第2データdata0<0:7>,data1<0:7>は反転して、前記第1及び第2選択データdata_sel0<0:7>,data_sel1<0:7>として出力される。
100…データ選択手段
200…テスト結果出力手段
Claims (16)
- データとパリティデータを比較して修正データを出力するデータエラー修正手段と、
テスト選択信号に応答し、前記データ又は修正データを選択データとして出力するデータ選択手段と、
前記選択データと前記パリティデータが入力され、前記テスト選択信号に応答してテスト結果信号を出力するテスト結果出力手段と
を含むことを特徴とする半導体記憶装置のデータエラー測定回路。 - 前記データ選択手段は、
前記テスト選択信号に応答し、前記修正データを前記選択データとして出力する第1スイッチング部と、
前記テスト選択信号に応答し、前記データを前記選択データとして出力する第2スイッチング部と
を含み、
前記第1スイッチング部と前記第2スイッチング部の出力端が接続されたノードから前記選択データが出力される
ことを特徴とする請求項1に記載の半導体記憶装置のデータエラー測定回路。 - 前記第1及び第2スイッチング部は、前記テスト選択信号に応じ、
前記第1スイッチング部がターンオンになった場合、前記第2スイッチング部はターンオフとなり、
前記第1スイッチング部がターンオフになった場合、前記第2スイッチング部はターンオンとなる
ことを特徴とする請求項2に記載の半導体記憶装置のデータエラー測定回路。 - 前記選択データは、第1選択データ及び第2選択データを含み、
前記パリティデータは、第1パリティデータ及び第2パリティデータを含み、
前記テスト結果出力手段は、
前記テスト選択信号に応答して前記第1選択データ及び前記第1パリティデータのエラーを検出し、その結果を第1比較信号として出力する第1比較部と、
前記テスト選択信号に応答して前記第2選択データ及び前記第2パリティデータのエラーを検出し、その結果を第2比較信号として出力する第2比較部と、
読み取り命令時、前記第1比較信号と前記第2比較信号に応答して前記テスト結果信号を出力するテスト結果出力部と
を含むことを特徴とする請求項1に記載の半導体記憶装置のデータエラー測定回路。 - 前記第1比較部は、
前記第1選択データの各ビットを比較するデータビット比較部と、
前記第1パリティデータの各ビットを比較するパリティビット比較部と、
前記テスト選択信号に応答し、前記パリティビット比較部の出力信号を出力するパリティオプション部と、
前記データビット比較部及び前記パリティオプション部の出力信号を組み合わせて、前記第1比較信号を出力する信号組合部と
を含むことを特徴とする請求項4に記載の半導体記憶装置のデータエラー測定回路。 - 前記データビット比較部は、前記第1選択データの各ビットがすべてハイ値を有すればロー値を出力することを特徴とする請求項5に記載の半導体記憶装置のデータエラー測定回路。
- 前記パリティビット比較部は、前記第1パリティデータの各ビットがすべてロー値を有すればロー値を出力することを特徴とする請求項5に記載の半導体記憶装置のデータエラー測定回路。
- 前記パリティオプション部は、前記テスト選択信号に応答し、前記パリティビット比較部の出力信号を出力するか一定レベルの信号を出力することを特徴とする請求項5に記載の半導体記憶装置のデータエラー測定回路。
- 前記第2比較部は、
前記第2選択データの各ビットを比較するデータビット比較部と、
前記第2パリティデータの各ビットを比較するパリティビット比較部と、
前記テスト選択信号に応答し、前記パリティビット比較部の出力信号を出力するパリティオプション部と、
前記データビット比較部と前記パリティオプション部の出力信号を組み合わせて第2比較信号を出力する信号組合部と
を含むことを特徴とする請求項4に記載の半導体記憶装置のデータエラー測定回路。 - 前記データビット比較部は、前記第2選択データの各ビットがすべてハイ値を有すればロー値を出力することを特徴とする請求項9に記載の半導体記憶装置のデータエラー測定回路。
- 前記パリティビット比較部は、前記第2パリティデータの各ビットがすべてロー値を有すればロー値を出力することを特徴とする請求項9に記載の半導体記憶装置のデータエラー測定回路。
- 前記パリティオプション部は、前記テスト選択信号に応答し、前記パリティビット比較部の出力信号を出力するか一定レベルの信号を出力することを特徴とする請求項9に記載の半導体記憶装置のデータエラー測定回路。
- 前記テスト結果出力部は、
前記第1比較信号と前記第2比較信号が入力される信号組合部と、
前記読み取り命令時、前記信号組合部の出力信号を前記テスト結果信号として出力するための第1及び第2出力制御部と、
前記第1及び第2出力制御部の出力信号を前記テスト結果信号として出力する信号生成部と
を含むことを特徴とする請求項4に記載の半導体記憶装置のデータエラー測定回路。 - 前記第1出力制御部は、読み取り状態信号に応答し、前記信号組合部の出力信号を前記テスト結果信号として出力することを特徴とする請求項13に記載の半導体記憶装置のデータエラー測定回路。
- 前記第2出力制御部は、読み取り状態信号に応答し、前記信号組合部の出力信号を前記テスト結果信号として出力することを特徴とする請求項13に記載の半導体記憶装置のデータエラー測定回路。
- 前記信号生成部は、
ドレーン端には接地端が接続され、ゲート端には前記第1出力制御部の出力信号が入力される第1トランジスタと、
ソース端には外部電圧が印加され、ゲート端には前記第2出力制御部の出力信号が入力され、ドレーン端には前記第1トランジスタのソース端が接続される第2トランジスタと
を含み、
前記第1トランジスタと前記第2トランジスタが接続されたノードから前記テスト結果信号を出力する
ことを特徴とする請求項13に記載の半導体記憶装置のデータエラー測定回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070014067A KR100803373B1 (ko) | 2007-02-09 | 2007-02-09 | 반도체 메모리 장치의 데이터 에러 측정 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008198341A true JP2008198341A (ja) | 2008-08-28 |
Family
ID=39343251
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008027722A Pending JP2008198341A (ja) | 2007-02-09 | 2008-02-07 | 半導体記憶装置のデータエラー測定回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8370708B2 (ja) |
JP (1) | JP2008198341A (ja) |
KR (1) | KR100803373B1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102238706B1 (ko) | 2014-11-28 | 2021-04-09 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 포함하는 메모리 시스템 |
CN106328209B (zh) * | 2015-06-30 | 2020-01-21 | 中国科学院电子学研究所 | 存储器单粒子多位翻转容错方法及电路 |
CN114121121B (zh) * | 2022-01-27 | 2022-04-26 | 合肥悦芯半导体科技有限公司 | 一种测试电路 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5693192A (en) * | 1979-12-25 | 1981-07-28 | Fujitsu Ltd | Diagnosis system |
JPS6011952A (ja) * | 1983-07-01 | 1985-01-22 | Mitsubishi Electric Corp | 誤り訂正機構付半導体メモリ装置 |
JPH01260699A (ja) * | 1988-04-12 | 1989-10-17 | Nec Corp | 記憶回路 |
JP2004234770A (ja) * | 2003-01-31 | 2004-08-19 | Renesas Technology Corp | 半導体記憶装置とテスト方法 |
JP2006172649A (ja) * | 2004-12-17 | 2006-06-29 | Fujitsu Ltd | 半導体メモリ |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06325595A (ja) * | 1991-03-27 | 1994-11-25 | Nec Kyushu Ltd | 誤り訂正回路付きprom装置 |
JP2821278B2 (ja) * | 1991-04-15 | 1998-11-05 | 日本電気アイシーマイコンシステム株式会社 | 半導体集積回路 |
KR100460708B1 (ko) * | 1997-09-23 | 2005-05-24 | 삼성전자주식회사 | 반도체 메모리 테스트용 에러체크 및 정정회로 |
KR100266748B1 (ko) * | 1997-12-31 | 2000-10-02 | 윤종용 | 반도체 메모리 장치 및 그 장치의 에러 정정 방법 |
JP3199021B2 (ja) * | 1998-03-19 | 2001-08-13 | 日本電気株式会社 | 半導体メモリ装置、該半導体メモリ装置の検査方法及び使用方法 |
US6370668B1 (en) * | 1999-07-23 | 2002-04-09 | Rambus Inc | High speed memory system capable of selectively operating in non-chip-kill and chip-kill modes |
US6754858B2 (en) * | 2001-03-29 | 2004-06-22 | International Business Machines Corporation | SDRAM address error detection method and apparatus |
US7308621B2 (en) * | 2002-04-30 | 2007-12-11 | International Business Machines Corporation | Testing of ECC memories |
US6826113B2 (en) * | 2003-03-27 | 2004-11-30 | International Business Machines Corporation | Synchronous dynamic random access memory device having memory command cancel function |
JP4336168B2 (ja) | 2003-09-08 | 2009-09-30 | 株式会社ルネサステクノロジ | Ecc機能付き半導体記憶装置 |
JP2005242797A (ja) * | 2004-02-27 | 2005-09-08 | Oki Electric Ind Co Ltd | エラー訂正回路 |
JP2006012360A (ja) | 2004-06-29 | 2006-01-12 | Toshiba Corp | 半導体記憶装置 |
US7546517B2 (en) * | 2004-08-03 | 2009-06-09 | President And Fellows Of Harvard College | Error-correcting circuit for high density memory |
KR100632952B1 (ko) * | 2004-09-30 | 2006-10-11 | 삼성전자주식회사 | 정전으로 인한 프로그램 페일의 유무를 판별할 수 있는방법 및 장치 |
US7257762B2 (en) * | 2004-10-07 | 2007-08-14 | Lsi Corporation | Memory interface with write buffer and encoder |
US7373583B2 (en) * | 2005-05-19 | 2008-05-13 | Infineon Technologies North America Corp. | ECC flag for testing on-chip error correction circuit |
JP2007149222A (ja) | 2005-11-28 | 2007-06-14 | Toshiba Lsi System Support Kk | 半導体メモリおよびメモリシステム |
US7779334B2 (en) * | 2006-06-26 | 2010-08-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory having an ECC system |
-
2007
- 2007-02-09 KR KR1020070014067A patent/KR100803373B1/ko not_active IP Right Cessation
- 2007-12-21 US US11/962,819 patent/US8370708B2/en active Active
-
2008
- 2008-02-07 JP JP2008027722A patent/JP2008198341A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5693192A (en) * | 1979-12-25 | 1981-07-28 | Fujitsu Ltd | Diagnosis system |
JPS6011952A (ja) * | 1983-07-01 | 1985-01-22 | Mitsubishi Electric Corp | 誤り訂正機構付半導体メモリ装置 |
JPH01260699A (ja) * | 1988-04-12 | 1989-10-17 | Nec Corp | 記憶回路 |
JP2004234770A (ja) * | 2003-01-31 | 2004-08-19 | Renesas Technology Corp | 半導体記憶装置とテスト方法 |
JP2006172649A (ja) * | 2004-12-17 | 2006-06-29 | Fujitsu Ltd | 半導体メモリ |
Also Published As
Publication number | Publication date |
---|---|
US20080195909A1 (en) | 2008-08-14 |
KR100803373B1 (ko) | 2008-02-13 |
US8370708B2 (en) | 2013-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI631570B (zh) | 錯誤檢查糾正解碼方法與裝置 | |
JP3898682B2 (ja) | 半導体集積回路 | |
US7672162B2 (en) | Non-volatile memory device, memory system, and LSB read method | |
US10199122B2 (en) | Short detection and inversion | |
US10803971B2 (en) | Device for supporting error correction code and test method thereof | |
US8316279B2 (en) | Method of estimating and correcting errors in memory cells | |
US9396079B2 (en) | Semiconductor memory device and semiconductor system including the same | |
US8730743B2 (en) | Repair method and integrated circuit using the same | |
JP2007102942A (ja) | 不揮発性半導体記憶装置及びそれを用いた不揮発性メモリシステム | |
CN110046056B (zh) | 检测并校正数据错误的存储器件及其操作方法 | |
US20090049350A1 (en) | Error correction code (ecc) circuit test mode | |
US20090187809A1 (en) | Integrated circuit including an ecc error counter | |
US20100318874A1 (en) | Electronic memory device and method for error correcting thereof | |
US7688640B2 (en) | Flash memory device and method for driving the same | |
US20180349222A1 (en) | Semiconductor device and memory module | |
US8717829B2 (en) | System and method for soft error detection in memory devices | |
US8593886B2 (en) | Semiconductor system including semiconductor device | |
KR100803373B1 (ko) | 반도체 메모리 장치의 데이터 에러 측정 회로 | |
US10665297B2 (en) | Memory systems for memory devices and methods of operating the memory systems | |
US9299403B2 (en) | Semiconductor devices and semiconductor systems including the same | |
KR20170133545A (ko) | 반도체장치 및 반도체시스템 | |
KR102389722B1 (ko) | 반도체 메모리 장치 | |
TWI748507B (zh) | 資料存取系統及操作資料存取系統的方法 | |
TW202223882A (zh) | 用於物理不可複製功能品質檢查的內建自我測試電路以及內建自我測試方法 | |
US11010234B2 (en) | Memory device and error detection method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110202 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110712 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121025 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130321 |