JP2008186988A - 半導体チップの実装構造、及び半導体チップの実装方法 - Google Patents

Abstract

【課題】 異なる材料や異なる構成のバンプを形成する手間やコストを余分にかけること
なく、超音波接合時におけるバンプの潰れすぎを防止することができる半導体チップの実
装構造を提供すること。
【解決手段】 圧力と超音波振動とを加えて基板２０に接合された半導体チップ１の実装
構造であって、半導体チップ１における基板２０との接合面にスペーサ用バンプ６と接合
用バンプ５とが配列され、スペーサ用バンプ６が接合用バンプ５よりも遅れたタイミング
で基板２０に圧接されて接合されている。
【選択図】 図２

Description

本発明は半導体チップの実装構造、及び半導体チップの実装方法に関し、より詳細には
超音波接合が適用される半導体チップの実装構造、及び半導体チップの実装方法に関する
。

半導体チップのフリップチップ実装では、加熱を伴う加圧によって、半導体チップに形
成されたバンプと基板上に形成されたランド（接合部）とを接合する方法が一般的に採用
されている。また、半導体チップの特性上、接合時に熱を加えることが適切でない場合に
は、常温下で半導体チップを加圧すると共に超音波を印加して、半導体チップを基板に実
装する方法も行われている。

このような半導体チップの実装時には、実装ツールにて加圧力と時間とを制御して、バ
ンプの潰し代（半導体チップと基板との隙間）を制御しているが、近年の半導体チップの
小型化に伴って、接合時にバンプが潰れすぎてしまう等の問題が発生し易くなってきてお
り、実装ツールによる加圧力や超音波の印加条件等の管理を適切に行うことが難しくなっ
てきている。

そこで、超音波接合時における半導体チップのバンプの潰れすぎを防止するために、下
記の特許文献１には、チップ本体のバンプ形成面に信号用スタッドバンプと非信号用スタ
ッドバンプとが形成され、前記非信号用スタッドバンプが、前記信号用スタッドバンプよ
り硬度の高い材料で構成されている半導体チップ素子が開示されており、さらに、特許文
献１には、チップ本体のバンプ形成面にメッキバンプを形成し、該メッキバンプに重ねて
スタッドバンプを形成する構成も記載されている。

特許文献１記載の半導体チップ素子によれば、超音波接合時における前記非信号用スタ
ッドバンプの潰れの程度を小さくすることができ、また、超音波接合時に潰れにくいメッ
キバンプを使用することにより、チップ本体の下面側に広い間隙を確保することができる
としている。

しかしながら、特許文献１に記載された半導体チップ素子の実装構造によると、半導体
チップ素子に異なる材質や異なる構成のバンプを形成する手間やコストが余分にかかって
しまうという問題があった。
特開２００１−１８９３３９号公報

課題を解決するための手段及びその効果

本発明は上記課題に鑑みなされたものであって、異なる材質や異なる構成のバンプを形
成する手間やコストを余分にかけることなく、超音波接合時におけるバンプの潰れすぎを
防止することができる半導体チップの実装構造、及び半導体チップの実装方法を提供する
ことを目的としている。

本発明者は、異なる材質や異なる構成のバンプを形成する手間やコストをかけることな
く、超音波接合時におけるバンプの潰れすぎを防止することが可能な方法を鋭意検討した
結果、超音波接合時における超音波の振動力が、基板へのバンプの接合点の増加により低
下する傾向を見い出した。

このことから、加圧及び超音波の印加による接合途中において、基板へ圧接されるバン
プの数が増えるように、半導体チップのバンプの形状や基板の構成を工夫することにより
、硬度の異なる材料からなるバンプやメッキバンプをわざわざ形成する手間やコストを余
分にかけなくても、バンプの潰れすぎを容易に防止できることを見い出し、本発明を完成
するに至った。

すなわち、本発明に係る半導体チップの実装構造（１）は、上記知見に基づきなされた
発明であり、圧力と超音波振動とを加えて基板に接合された半導体チップの実装構造であ
って、前記半導体チップにおける前記基板との接合面にスペーサ用バンプと接合用バンプ
とが配列され、前記スペーサ用バンプが前記接合用バンプよりも遅れたタイミングで前記
基板に圧接されて接合されていることを特徴としている。

上記半導体チップの実装構造（１）によれば、前記スペーサ用バンプが前記接合用バン
プよりも遅れたタイミングで前記基板に圧接されて接合されているので、前記スペーサ用
バンプによる前記基板への接点が接合中に増えることにより、前記半導体チップに加わる
圧力と超音波の振動力を弱めることができ、前記接合用バンプの潰れすぎを防止すること
ができる。

したがって、硬度の異なる材料やメッキ等が施された異なる構成のバンプを形成する手
間やコストを余分にかけることなく、超音波接合時におけるバンプの潰れすぎを簡易に防
止することができる半導体チップの実装構造とすることができる。また、実装ツールにお
ける加圧力等の調整マージンに余裕を持たせることができ、加圧力等の実装条件の管理が
容易となり、高価な実装ツールを用いなくても、前記接合用バンプの潰し代の制御を精度
良く行うことが可能となる。

なお、前記スペーサ用バンプが前記接合用バンプよりも遅れたタイミングで前記基板に
圧接された形態にするためには、前記スペーサ用バンプを前記接合用バンプよりも高さの
低いバンプで構成したり、又は前記基板上における前記半導体チップの接合用バンプと対
向する位置にランドを設ける一方、前記基板上における前記半導体チップのスペーサ用バ
ンプと対向する位置にランドを設けない構成などを採用すればよく、異なる材料や異なる
構成のバンプを形成する手間やコストを余分にかける必要がなく、低コスト化を図ること
ができる。

また、本発明に係る半導体チップの実装方法（１）は、半導体チップの基板との接合面
に、接合用バンプと、該接合用バンプよりも高さの低いスペーサ用バンプとを形成するス
テップと、基板上に、これら接合用バンプとスペーサ用バンプとが形成された半導体チッ
プを搭載し、加圧すると共に超音波振動を加えて基板に接合するステップとを含んでいる
ことを特徴としている。

また、本発明に係る半導体チップの実装方法（２）は、半導体チップの基板との接合面
に、接合用バンプとスペーサ用バンプとを形成するステップと、前記スペーサ用バンプが
接合される位置にランドが設けられていない基板上に、これら接合用バンプとスペーサ用
バンプとが形成された半導体チップを搭載し、加圧すると共に超音波振動を加えて接合す
るステップとを含んでいることを特徴としている。

上記半導体チップの実装方法（１）、（２）によれば、前記スペーサ用バンプが前記接
合用バンプよりも遅れたタイミングで前記基板に圧接されて接合されるので、前記スペー
サ用バンプによる前記基板への接点が接合中に増えることにより、前記半導体チップに加
わる圧力と超音波の振動力を弱めることができ、前記接合用バンプの潰れすぎを防止する
ことができる。

したがって、硬度の異なる材料やメッキ等が施された異なる構成のバンプを形成する手
間やコストを余分にかけることなく、超音波接合時におけるバンプの潰れすぎを簡易に防
止することができ、また、実装ツールにおける加圧力等の調整マージンに余裕を持たせる
ことができ、加圧力等の実装条件の管理が容易となり、高価な実装ツールを用いなくても
、前記接合用バンプの潰し代の制御を精度良く行うことが可能となる。

以下、本発明に係る半導体チップの実装構造、及び半導体チップの実装方法の実施の形
態を図面に基づいて説明する。以下の実施の形態では、本発明に係る半導体チップの実装
構造、及び半導体チップの実装方法が車載用のレーダ装置の構成部品に適用された場合に
ついて説明する。

図１（ａ）に示しているように車載用のレーダ装置Ｒは、車両Ｍの前方部分に搭載され
、前方方向に対してミリ波信号を放射して、対象物からの反射波を測定し、該対象物との
距離や相対速度などを検知する装置である。

図１（ｂ）は、レーダ装置Ｒの要部を概略的に示したブロック図であり、レーダ装置Ｒ
は、送受信モジュール部５０と本体部６０とを含んで構成されている。送受信モジュール
部５０は、誘電体基板などからなる基板２０上に配置された複数の半導体チップ１と、こ
れら半導体チップ１に対応して形成されたアンテナ部５１とを含んで構成されている。半
導体チップ１は、例えば、ミリ波信号発生回路、増幅器、及びミキサー等を含んで構成さ
れる送受信チャネルの送受信部（図示せず）が１つ又は２つ以上形成されたモノシリック
マイクロ波集積回路（ＭＭＩＣ）から構成されている。

また、本体部６０は、送受信チャネルの制御を行うためのチャネル制御回路６１、各半
導体チップ１から出力されるビート信号を選択してＡ／Ｄ変換器６２に出力するためのセ
レクタ６３、Ａ／Ｄ変換器６２で変換されたディジタル・ビート信号の高速フーリエ変換
を行うＦＦＴ回路６４、メモリ６５、及びこれら各部を制御するＣＰＵ６６を含んで構成
されている。ＣＰＵ６６では、ＦＦＴ回路６４から取り込んだ受信反射信号の周波数スペ
クトルを解析することにより、各受信チャネルごとに反射波を発生させた物体までの距離
を算出することが可能となっている。

次に実施の形態（１）に係る半導体チップの実装構造、及び実装方法について説明する
。図２は、実施の形態（１）に係る半導体チップの実装構造、及び実装方法を説明するた
めの図であり、（ａ）は実装前、（ｂ）、（ｃ）は実装途中、（ｄ）は実装後の状態を模
式的に示した部分断面図である。

図中１は、半導体チップを示しており、半導体チップ１は、モノシリックマイクロ波集
積回路（ＭＭＩＣ）としての機能を備えた半導体回路基板２と、半導体回路基板２の下面
にポリイミド薄膜層が積層されて形成された多層配線部３とを含んで構成されている。

また、多層配線部３には、層間を接続するバイア、これらバイアと接続された導体パタ
ーンや接地導体層などから構成される高周波信号の伝送路（いずれも図示せず）が形成さ
れており、多層配線部３の下面（バンプ形成面）には、複数のバンプ下地金属層４が形成
され、これらバンプ下地金属層４には、多層配線部３に形成されたバイアと接続されたＡ
ｕ製の接合用バンプ５や接合用バンプ５よりも高さの低いＡｕ製のスペーサ用バンプ６が
形成されている。これら接合用バンプ５、スペーサ用バンプ６は、半導体チップ１のバン
プ形成面に所定間隔を設けて、合わせて２００個程度分散された状態で形成されており、
スペーサ用バンプ６の配置位置や個数は、半導体チップ１の形状や接合用バンプ５の配置
個数等を考慮して、接合用バンプ５の潰れすぎを防止できるように設定されている。

なお、半導体チップ１が、縦横数ミリ〜１０ミリ角程度の大きさのものである場合、接
合用バンプ５やスペーサ用バンプ６の直径は、例えば４０〜５０μｍ程度、接合用バンプ
５の高さは３０μｍ程度に設定され、スペーサ用バンプ６の高さは、接合用バンプ５の潰
し代（接合後の高さ（例えば、１５〜２０μｍ））を考慮して、それよりも若干大きめの
値に設定するのが好ましく、これら接合用バンプ５、スペーサ用バンプ６の間隔は、２０
０μｍ程度に設定されている。

また、図中２０は、半導体チップ１が実装される基板を示しており、基板２０上におけ
る半導体チップ１の搭載箇所には、半導体チップ１に形成された接合用バンプ５やスペー
サ用バンプ６が接合されるランド２１が形成されている。なお、ランド２１は、接合用バ
ンプ５やスペーサ用バンプ６との接合を良好なものとするために、銅箔にＡｕメッキが施
されたものとするのが好ましい。

このように構成された半導体チップ１を基板２０に実装する場合、まず、テーブル（図
示せず）上に固定された基板２０上に、バンプ形成面を下に向けた状態で半導体チップ１
を配置し（図２（ａ）参照）、次に半導体チップ１の接合用バンプ５、スペーサ用バンプ
６をそれぞれ対応する基板２０のランド２１上に位置合わせして搭載する（図２（ｂ）参
照）。

この状態では、半導体チップ１の接合用バンプ５は、基板２０上のランド２１に当接し
た状態であるが、半導体チップ１のスペーサ用バンプ６は、接合用バンプ５よりも高さが
低いため、ランド２１に接してない状態となっている。

そして、常温下で半導体チップ１を実装ツール（図示せず）を用いて基板２０側に加圧
すると共に超音波の印加を開始すると、接合用バンプ５が押しつぶされるように変形し始
め、スペーサ用バンプ６との高さの差分Δｈほど押しつぶされると、次にスペーサ用バン
プ６が、基板２０上のランド２１に圧接される（図２（ｃ）参照）。

スペーサ用バンプ６が、基板２０上のランド２１に圧接されることにより、半導体チッ
プ１と基板２０との接点が増加し、接合用バンプ５に加わる圧力と超音波の振動力とが低
下し、この状態以降、接合用バンプ５の潰れ方（変形量）が抑制されることとなる。

その後、加圧と超音波の印加を終えると、図２（ｄ）に示したように、スペーサ用バン
プ６が、接合用バンプ５の潰れすぎを防止するスペーサとなって、接合用バンプ５の潰れ
代が制御された形態で、半導体チップ１を基板２０に実装することができる。

なお、スペーサ用バンプ６が接合用バンプ５よりも遅れたタイミングで基板２０に圧接
されて接合されていることは、スペーサ用バンプ６の潰れ方（変形量）が、接合用バンプ
５の潰れ方（変形量）よりも少なくなっている状態から把握することが可能であり、例え
ば、これらの状態は、顕微鏡もしくは断面ＳＥＭ（走査型電子顕微鏡）観察等により確認
することが可能である。

上記実施の形態（１）に係る半導体チップの実装構造によれば、スペーサ用バンプ６が
、接合用バンプ５よりも高さの低いバンプで構成されていることにより、スペーサ用バン
プ６が接合用バンプ５よりも遅れたタイミングで基板２０に圧接されて接合されているの
で、スペーサ用バンプ６による基板２０への接点が接合途中に増えることにより、その後
の接合用バンプ５に加わる圧力と超音波の振動力とを弱めることができ、接合用バンプ５
の潰れすぎを防止することができる。

したがって、異なる材料や異なる構成のバンプを形成する手間やコストを余分にかける
ことなく、超音波接合時における接合用バンプ５の潰れすぎを簡易に防止することができ
る半導体チップの実装構造とすることができる。
また、実装ツールでの加圧力等の調整マージンに余裕を持たせることができ、加圧力等
の実装条件の管理が容易となり、高価な実装ツールを用いなくても、接合用バンプ５の潰
し代の制御が精度良く行うことが可能な実装方法とすることができる。

なお、上記実施の形態（１）では、スペーサ用バンプ６を接合用バンプ５と同じ材料（
Ａｕ）で形成している場合について説明したが、スペーサ用バンプ６を、Ａｕよりも硬い
金属や合金で形成してもよい。

図３は、実施の形態（２）に係る半導体チップの実装構造を説明するための図であり、
（ａ）は実装前、（ｂ）、（ｃ）は実装途中、（ｄ）は実装後の状態を模式的に示した部
分断面図である。但し、図２に示した半導体チップの実装構造と同一機能を有する構成部
品には同一符号を付し、ここではその説明を省略する。

実施の形態（１）に係る半導体チップの実装構造では、半導体チップ１に形成されたス
ペーサ用バンプ６を、接合用バンプ５よりも高さの低いバンプで構成することにより、ス
ペーサ用バンプ６が接合用バンプ５よりも遅れたタイミングで基板２０に圧接されて接合
されている構成となっているが、実施の形態（２）に係る半導体チップの実装構造では、
スペーサ用バンプ６ａと接合用バンプ５ａとは同じ高さのもので構成する一方、基板２０
Ａ上における半導体チップ１Ａの接合用バンプ５ａと対向する位置にはランド２１ａを設
け、基板２０Ａ上における半導体チップ１Ａのスペーサ用バンプ６ａと対向する位置には
ランドを設けない構成とし、ランド２１ａの有無により、スペーサ用バンプ６ａが接合用
バンプ５ａよりも遅れたタイミングで基板２０Ａに圧接されて接合されるように構成され
ている点が相違している。

半導体チップ１Ａは、モノシリックマイクロ波集積回路（ＭＭＩＣ）としての機能を備
えた半導体回路基板２と、半導体回路基板２の下面にポリイミド薄膜層が積層されて形成
された多層配線部３とを含んで構成されている。

また、多層配線部３の下面（バンプ形成面）には、多数のバンプ下地金属層４が形成さ
れ、これらのバンプ下地金属層４には、Ａｕ製の接合用バンプ５ａ、又は接合用バンプ５
ａと同じ高さのＡｕ製のスペーサ用バンプ６ａが形成されている。これら接合用バンプ５
ａ、スペーサ用バンプ６ａは、半導体チップ１のバンプ形成面に、合わせて２００個程度
分散された状態で形成されており、スペーサ用バンプ６ａの配置位置や配置個数は、半導
体チップ１Ａの形状や接合用バンプ５ａの配置個数等を考慮して、接合用バンプ５ａの潰
れすぎを防止できるように設定されている。

なお、半導体チップ１Ａが、縦横数ミリ〜１０ミリ角程度の大きさのものである場合、
接合用バンプ５ａやスペーサ用バンプ６ａの直径は、例えば４０〜５０μｍ程度、接合用
バンプ５ａ、スペーサ用バンプ６の高さは３０μｍ程度に設定するのが好ましい。

また、図中２０Ａは、半導体チップ１Ａが実装される基板を示しており、基板２０Ａ上
における半導体チップ１Ａの接合用バンプ５ａと対向する位置にのみランド２１ａが設け
られ、基板２０Ａ上における半導体チップ１Ａのスペーサ用バンプ６ａと対向する位置に
はランドが設けられていない構成となっている。なお、ランド２１ａは、接合用バンプ５
ａとの接合を良好なものとするために、銅箔にＡｕメッキが施されたものとするのが好ま
しく、ランド２１ａの高さは、接合用バンプ５ａの潰し代（接合後の高さ（例えば、１５
〜２０μｍ））を考慮して設定するのが好ましい。

このように構成された半導体チップ１Ａを基板２０Ａに実装する場合、まず、テーブル
（図示せず）上に固定された基板２０Ａ上に、バンプ形成面を下に向けた状態で半導体チ
ップ１Ａを配置し（図３（ａ）参照）、次に半導体チップ１Ａの接合用バンプ５ａをそれ
ぞれ対応する基板２０Ａのランド２１ａ上に位置合わせして搭載する（図３（ｂ）参照）
。

この状態では、半導体チップ１Ａの接合用バンプ５ａは、基板２０Ａ上のランド２１ａ
に当接した状態であるが、半導体チップ１Ａのスペーサ用バンプ６ａと対向する位置には
ランド２１ａが形成されていないため、スペーサ用バンプ６ａは基板２０Ａ側に接してな
い状態となっている。

そして、常温下で半導体チップ１Ａを実装ツール（図示せず）を使用して基板２０Ａ側
に加圧すると共に超音波の印加を開始すると、接合用バンプ５ａが押しつぶされるように
変形し始め、ランド２１ａの高さΔｈ’ほど押しつぶされると、次にスペーサ用バンプ６
ａが、基板２０Ａ上に圧接される（図３（ｃ）参照）。

スペーサ用バンプ６ａが、基板２０Ａ上に圧接されることにより、半導体チップ１Ａと
基板２０Ａとの接点が増加し、接合用バンプ５ａに加わる圧力と超音波の振動力とが低下
し、この状態以降、接合用バンプ５ａの潰れ方（変形量）が抑制されることとなる。

その後、加圧と超音波の印加を終えると、図３（ｄ）に示したように、スペーサ用バン
プ６ａが、接合用バンプ５ａの潰れすぎを防止するスペーサとなって、接合用バンプ５ａ
の潰れ代が制御された形態で、半導体チップ１Ａを基板２０Ａに実装することができる。

上記実施の形態（２）に係る半導体チップの実装構造によれば、基板２０Ａ上における
半導体チップ１Ａの接合用バンプ５ａと対向する位置には、ランド２１ａが設けられ、ス
ペーサ用バンプ６ａと対向する位置には、ランドが設けられていないことにより、スペー
サ用バンプ６ａが接合用バンプ５ａよりも遅れたタイミングで基板２０Ａに圧接されて接
合されている構成となっているので、スペーサ用バンプ６ａによる基板２０Ａへの接点が
接合中に増えることにより、その後の接合用バンプ５ａに加わる圧力と超音波の振動力と
を弱めることができ、接合用バンプ５ａの潰れすぎを防止することができる。

したがって、スペーサ用バンプ６ａと対向する位置にランドを設けないという構成によ
り、異なる材料や異なる構成のバンプを形成する手間やコストを余分にかけることなく、
超音波接合時における接合用バンプ５ａの潰れすぎを簡易に防止することができる半導体
チップの実装構造とすることができる。
また、実装ツールにおける加圧力等の調整マージンに余裕を持たせることができ、加圧
力等の実装条件の管理が容易となり、高価な実装ツールを用いなくても、接合用バンプ５
ａの潰し代の制御を精度良く行える実装方法とすることができる。

なお、上記実施の形態（２）では、接合用バンプ５ａとスペーサ用バンプ６ａとの高さ
が同じである場合について説明したが、ランド２１ａの高さΔｈ’や接合用バンプ５ａの
潰し代の目標値に応じて、スペーサ用バンプ６ａの高さを、接合用バンプ５ａよりも低く
構成してもよく、さらに、スペーサ用バンプ６ａを、Ａｕよりも硬い金属や合金で形成し
てもよい。

また、上記実施の形態では、半導体チップ１、１Ａとして、車載用レーダ装置への搭載
が可能な半導体回路基板２と多層配線部３とを含んで構成されているものを適用した場合
について説明したが、圧力と超音波振動とを加えて基板に接合するタイプの種々の半導体
チップの実装に適用することができる。

（ａ）、（ｂ）は、本発明の実施の形態（１）に係る半導体チップの実装構造が採用された車載用のレーダ装置を説明するための概略構成図である。 実施の形態（１）に係る半導体チップの実装構造を説明するための図であり、（ａ）は実装前、（ｂ）、（ｃ）は実装途中、（ｄ）は実装後の状態を模式的に示した部分断面図である。 実施の形態（２）に係る半導体チップの実装構造を説明するための図であり、（ａ）は実装前、（ｂ）、（ｃ）は実装途中、（ｄ）は実装後の状態を模式的に示した部分断面図である。

符号の説明

１、１Ａ 半導体チップ
５、５ａ 接合用バンプ
６、６ａ スペーサ用バンプ
２０、２０Ａ 基板
２１、２１ａ ランド

Claims (5)

1. 圧力と超音波振動とを加えて基板に接合された半導体チップの実装構造であって、
   前記半導体チップにおける前記基板との接合面にスペーサ用バンプと接合用バンプとが
   配列され、
   前記スペーサ用バンプが前記接合用バンプよりも遅れたタイミングで前記基板に圧接さ
   れて接合されていることを特徴とする半導体チップの実装構造。
2. 前記スペーサ用バンプが、前記接合用バンプよりも高さの低いバンプで構成されている
   ことを特徴とする請求項１記載の半導体チップの実装構造。
3. 前記基板上における前記半導体チップの接合用バンプと対向する位置には、ランドが設
   けられ、
   前記基板上における前記半導体チップのスペーサ用バンプと対向する位置には、ランド
   が設けられていないことを特徴とする請求項１記載の半導体チップの実装構造。
4. 半導体チップの基板との接合面に、接合用バンプと、該接合用バンプよりも高さの低い
   スペーサ用バンプとを形成するステップと、
   基板上に、これら接合用バンプとスペーサ用バンプとが形成された半導体チップを搭載
   し、加圧すると共に超音波振動を加えて接合するステップとを含んでいることを特徴とす
   る半導体チップの実装方法。
5. 半導体チップの基板との接合面に、接合用バンプとスペーサ用バンプとを形成するステ
   ップと、
   前記スペーサ用バンプが接合される位置にランドが設けられていない基板上に、これら
   接合用バンプとスペーサ用バンプとが形成された半導体チップを搭載し、加圧すると共に
   超音波振動を加えて接合するステップとを含んでいることを特徴とする半導体チップの実
   装方法。

Images