JP2008186953A - 光電変換装置及びその製造方法 - Google Patents
光電変換装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008186953A JP2008186953A JP2007018413A JP2007018413A JP2008186953A JP 2008186953 A JP2008186953 A JP 2008186953A JP 2007018413 A JP2007018413 A JP 2007018413A JP 2007018413 A JP2007018413 A JP 2007018413A JP 2008186953 A JP2008186953 A JP 2008186953A
- Authority
- JP
- Japan
- Prior art keywords
- type layer
- gas
- type
- photoelectric conversion
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F10/00—Individual photovoltaic cells, e.g. solar cells
- H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
- H10F10/17—Photovoltaic cells having only PIN junction potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/121—The active layers comprising only Group IV materials
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/547—Monocrystalline silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Photovoltaic Devices (AREA)
Abstract
【解決手段】それぞれシリコン系半導体からなるp型層4、i型層5及びn型層6をこの順序で基板1上に重ねて備え、i型層は、n型不純物を1.0×1016〜2.0×1017cm-3の濃度で含有する。またp型層、i型層及びn型層の積層はこの順序で同一の成膜室内で繰り返し行われ、i型層はその成膜前に成膜室内を置換ガスによって置換した後に行われる。
【選択図】図1
Description
なお、本明細書において、n導電型、p導電型をそれぞれ「n型」、「p型」と称する。また、n型不純物原子、p型不純物原子をそれぞれ「n型不純物」、「p型不純物」と称する。
以下、種々の実施形態を示す。
この場合、光電変換効率をさらに高めることができる。
n型層を形成した後の成膜室にはn型不純物が残留しているので、この成膜室内でi型層を形成することによってi型層に微量のn型不純物が含有された光電変換装置を得ることができる。
「同一又は別の光電変換装置のn型層」には、例えば、(1)同一の光電変換装置中の同一の光電変換層(光電変換を行う単位であるp型層、i型層及びn型層の組で構成される。)に含まれるn型層、(2)同一の光電変換装置中の異なる光電変換層に含まれるn型層(例えば、2つ以上の光電変換層を有する積層型光電変換装置の場合)、(3)別の光電変換装置の光電変換層に含まれるn型層等が含まれる。
また、「n型層を形成した後の成膜室」には、例えば、(1)n型層を形成した直後の成膜室、(2)n型層を形成し、その後にp型層を形成した後の成膜室等が含まれる。どちらの場合であっても、成膜室内にn型不純物が残留していることには変わりがないからである。
この場合、i型層中のn型不純物濃度を容易に制御することができる。
この場合、光電変換効率が高められた光電変換装置が得られる。
この場合、i型層中のn型不純物濃度をさらに容易に制御することができる。また、p型層へのn型不純物の混入を低減することができる。
この場合、光電変換効率が高められた光電変換装置が得られる。
この場合、n型層へのp型不純物の混入を低減することができる。
この場合、光電変換効率がさらに高められた光電変換装置が得られる。
また、p型層、i型層及びn型層は、それぞれ、1層構造であっても複数層構造であってもよい。複数層構造である場合は、各層は、互いに異なる種類のシリコン系半導体からなってもよい。
1−1.光電変換装置の構造
図1は、本発明の第1実施形態に係る光電変換装置の概略断面図を示す。本実施形態に係る光電変換装置は、基板1上に、第1電極3、p型層4、i型層5、n型層6及び第2電極7を積層した構造である。本実施形態に係る光電変換装置は、基板1及び第1電極3が透光性を有し、基板1側から光を入射するスーパーストレート型と呼ばれる光電変換装置である。
i型層5は、n型不純物を1.0×1016〜2.0×1017cm-3の濃度で含有している。このような濃度でn型不純物を含有させることによって光電変換効率が優れた光電変換装置が得られることが後述する実施例で示された。なお、i型層5中のn型不純物濃度は、例えば、1.0×1016、2.0×1016、3.0×1016、4.0×1016、5.0×1016、6.0×1016、7.0×1016、8.0×1016、9.0×1016、1.0×1017、1.1×1017、1.2×1017、1.3×1017、1.4×1017、1.5×1017、1.6×1017、1.7×1017、1.8×1017、1.9×1017、2.0×1017cm-3である。i型層5中のn型不純物濃度は、ここで例示した数値の何れか2つの間の範囲内であってもよい。
次に、図2を用いて、上記の光電変換装置に含まれる半導体層を形成するためのプラズマCVD装置について説明する。図2は、本実施形態の光電変換装置の製造に用いられるプラズマCVD装置の概略断面図である。
図2のプラズマCVD装置は、密閉可能な成膜室9内に、カソード電極102およびアノード電極103が設置された平行平板型の電極構造を有する。カソード電極102とアノード電極103との電極間距離は、所望の処理条件に従って決定され、数mmから数十mm程度とするのが一般的である。成膜室9外には、カソード電極102に電力を供給する電力供給部108と、電力供給部108とカソード電極102およびアノード電極103との間のインピーダンス整合を行うインピーダンス整合回路105が設置されている。
次に、シングルチャンバ方式での上記光電変換装置の製造方法について説明する。シングルチャンバ方式では、シングルチャンバのプラズマCVD装置を用いて半導体層を形成する。マルチチャンバ方式での上記光電変換装置の製造方法については後述する。
シングルチャンバ方式の一実施形態の光電変換装置の製造方法は、第1電極3が形成された基板1上にp型層4、i型層5及びn型層6をこの順序で同一の成膜室9内で形成し、n型層6上に第2電極7を形成する工程を備える。また、p型層4、i型層5及びn型層6を形成した後の基板を成膜室9から取り出し、別の基板(つまり、第1電極3が形成された基板1)を成膜室9に導入し、その基板上にp型層4、i型層5及びn型層6を形成することを繰り返す。
ここで、同一の成膜室9で形成するとは、同一の成膜室9内にある同一又は異なる電極を用いてp型層4、i型層5及びn型層6を形成することであり、同一の成膜室9内の同一電極を用いてp型層4、i型層5及びn型層6を形成することが望ましい。また、p型層4、i型層5及びn型層6を途中で大気解放することなく連続して形成することが望ましい。
以下、各電極及び半導体層を形成する工程を詳述する。
まず、基板1上に第1電極3を形成する。
基板1としては、プラズマCVD形成プロセスにおける耐熱性及び透光性を有するガラス基板、ポリイミド等の樹脂基板等が使用可能である。
第1電極3としては、SnO2、ITO、ZnOなどの透明導電膜が使用可能である。これらは、CVD、スパッタ、蒸着等の方法により形成することができる。
次に、成膜室9内に第1電極3を形成した基板1を設置し、その後、成膜室9を置換ガスで置換するガス置換工程を実施する。
本実施形態ではp型層4、i型層5及びn型層6が繰り返し形成されるため、前に形成したn型層6が成膜室9内の内壁および電極等に付着しているため、n型不純物がp型層4へ混入することが問題となる。そこで、本実施形態においては、p型層4を形成する前にガス置換工程を行って、p型層4へのn型不純物の混入量を低減する。また、このガス置換工程により、p型層4が形成される基板を成膜室9に搬入したときに外部から成膜室9内に入る不純物の濃度も低減される。
このガス置換工程を行うことにより、p型層4として良質な半導体層を形成することができる。ここで、p型層4には、一般に、p型不純物を1×1020cm-3程度含ませるので、混入したn型不純物濃度が二桁少ない1×1018cm-3程度以下であれば、p型層4としての機能が損なわれることなく、良好な光電変換特性が得られる。
前に形成したn型層6が成膜室9内の内壁および電極等に付着していると、p型層4を形成した後、i型層5を形成する際にも微量のn型不純物が成膜室9内に残留し、i型層5内に取り込まれる。p型層4形成前のガス置換工程の条件を調整することにより、i型層5内に取り込まれる微量のn型不純物の濃度を細かく調整できる。
i型層5のn型不純物濃度は、最終的には、後述するi型層形成前のガス置換工程を行った後に成膜室9内にn型不純物がどの程度残留しているのかによって決まるが、p型層4形成前のガス置換工程においてn型不純物の残留量を制御しておくことによって、i型層5のn型不純物濃度の制御がより容易になる。
ガス置換工程は、例えば、成膜室9内に置換ガスとして例えば水素ガスを導入し(置換ガス導入工程)、成膜室9内の圧力が所定の圧力(例えば100Paから1000Pa程度)に達したときに水素ガスの導入を停止し、さらに、成膜室9内の圧力が所定の圧力(例えば1Paから10Pa程度)になるまで排気する(排気工程)一連のサイクルによって実施することができる。このサイクルは、複数回繰り返しても良い。
次に、第1電極3上にp型層4を形成する。p型層4は、以下の方法で形成することができる。
(1)p型層4が非晶質層である場合
p型層4が非晶質層である場合、p型層4は、例えば以下の形成条件において形成することができる。
まず、成膜室9内を0.001Paまで排気し、基板温度を200℃以下に設定することができる。その後、p型層4を形成する。成膜室9内に混合ガスを導入し、排気系に設けられた圧力調整用バルブ117により成膜室9内の圧力を略一定に保つ。成膜室9内の圧力は、例えば200Pa以上3000Pa以下とする。成膜室9内に導入される混合ガスとしては、例えばシランガス、水素ガス及びジボランガスを含むガスを使用できる。また、p型層に炭素原子やゲルマニウム原子を含有させたい場合は、炭素原子を含むガス(例えばメタンガス)やゲルマニウム原子を含むガス(例えばゲルマンガス)を成膜室9内に導入される混合ガスに含ませる。シランガスに対する水素ガスの流量は、数倍から数十倍程度が望ましい。
上記のようにして所望の厚さのp型層4を形成した後、交流電力の投入を停止し、成膜室9内を真空排気する。
p型層4は、微結晶層である場合も非晶質層である場合に準じた方法で形成することができる。但し、形成時の成膜室9内の圧力は、240Pa以上3600Pa以下であることが望ましく、また、カソード電極102の単位面積あたりの電力密度は0.01W/cm2以上0.5W/cm2以下とすることが望ましい。また、成膜室9内に導入される混合ガス中のシランガスに対する水素ガスの流量は、数十倍から数百倍程度が望ましく、30倍から300倍程度がさらに望ましい。
次に、p型層4形成前のガス置換工程と同様の方法により、ガス置換工程を行う。但し、ガス置換のサイクル回数等の種々の条件は、適宜変更してもよい。
上記工程で形成したp型層4が成膜室9内の内壁および電極等に付着しているため、i型層5へのp型不純物の混入が問題となるが、i型層5を形成する前にガス置換工程を行うことによって、i型層5へのp型不純物の混入を低減することができる。これにより、i型層5として良質な半導体層を形成することができる。
次に、p型層4と同様の方法によりi型層5を形成する。但し、成膜室9内に導入する混合ガスには、例えばシランガス及び水素ガスを含むガスを使用する。また、厚さや成膜条件は、異なってもよい。
i型層5が形成される際、成膜室9内に残留しているn型不純物がi型層5にわずかに混入する。
ところで、本実施形態では、n型不純物に対しては2回のガス置換工程を行い、p型不純物に対しては1回のガス置換工程を行っており、i型層5中のn型不純物濃度の方が小さくなりそうであるが、実際は、p型不純物濃度の方が小さくなる。これは、p型不純物の方がガス置換工程により除去し易いためであると考えられる。
次に、p型層4と同様の方法によりn型層6を形成する。但し、成膜室9内に導入する混合ガスには、例えばシランガス、水素ガス及びホスフィンガスを含むガスを使用する。また、厚さや成膜条件は、異なってもよい。
次に、n型層6上に第2電極7を形成する。第2電極7は、透明導電膜7aと金属膜7bと有しているので、これらを順次形成する。
透明導電膜7aは、SnO2、ITO、ZnOなどからなる。金属膜7bは、銀、アルミニウム等の金属からなる。透明導電膜7aと金属膜7bは、CVD、スパッタ、蒸着等の方法により形成される。透明導電膜7aは、省略することもできる。
以上の工程により、本実施形態の光電変換装置の製造を完了する。
次に、マルチチャンバ方式での上記光電変換装置の製造方法について説明する。ここでは、第1成膜室9Aと第2成膜室9Bの2つの成膜室9を有するプラズマCVD装置を用いて製造する方法を説明する。
本実施形態では、第2成膜室9Bでは、i型層5及びn型層6を繰り返し形成することとなり、n型層6を形成した後の第2成膜室9Bでi型層5を形成するため、第2成膜室9B中の内壁および電極等に付着しているn型不純物をi型層5へ導入することができる。
以下、各電極及び半導体層を形成する工程を詳述する。
まず、上記のシングルチャンバ方式の場合と同様の方法で基板1上に第1電極3を形成する。
次に、第1電極3を形成した基板1を第1成膜室9Aに導入し、上記のシングルチャンバ方式の場合と同様の方法でp型層4を形成する。
次に、p型層4を形成した基板を第2成膜室9Bに移動させた後、第2成膜室9Bに対して「1−3−2.p型層4形成前のガス置換工程」と同様の方法により、ガス置換工程を行う。但し、ガス置換のサイクル回数等の種々の条件は、適宜変更してもよい。
このガス置換工程は、i型層5中のn型不純物濃度を制御するために行われる。i型層5中のn型不純物濃度の好ましい範囲は、上記のシングルチャンバ方式の場合と同様である。
上記のシングルチャンバ方式では、p型層4形成前のガス置換工程とi型層5形成前のガス置換工程の両方の条件を調整することによってi型層5中のn型不純物濃度を制御したが、本実施形態では、i型層5形成前のガス置換工程のみによってi型層5中のn型不純物濃度を制御する。また、本実施形態では、i型層5へのp型不純物の混入を考慮する必要がないので、i型層5形成前のガス置換工程の条件設定が容易である。
次に、第2成膜室9Bにおいて上記のシングルチャンバ方式の場合と同様の方法でi型層5を形成する。
次に、第2成膜室9Bにおいて上記のシングルチャンバ方式の場合と同様の方法でn型層6を形成する。
次に、上記のシングルチャンバ方式の場合と同様の方法で第2電極7を形成し、光電変換装置の製造を完了する。
ここまでは、p型層4、i型層5及びn型層6を一組有する光電変換装置を製造する例を挙げたが、p型層4、i型層5及びn型層6を複数積層し、p型層4、i型層5及びn型層6の組であるpin接合を複数有する光電変換装置(積層型光電変換装置)を製造することもできる。
シングルチャンバ方式で積層型光電変換装置を製造する場合、第1電極3が成膜された基板1を成膜室9内に設置し、成膜室9において複数のpin接合を形成し、成膜室9から基板を取り出した後、プラズマエッチングにより、成膜室9内に付着したシリコン系半導体膜を除去する、これら一連の工程を繰り返し行うことが望ましい。プラズマエッチングは、水素ガス、不活性ガス、フッ素系のクリーニングガスまたはこれらのガスを任意の割合で含む混合ガスをプラズマ化したガスプラズマにより行なうことができるが、残留膜のエッチング速度が比較的速い点で、三フッ化窒素などのフッ素系のクリーニングガスを用いることが好ましい。
たとえば、エッチングガスとして、10体積%〜30体積%の三フッ化窒素ガスと90体積%〜70体積%のアルゴンガスとの混合ガスを導入し、300Pa以下の圧力でプラズマ放電することにより、10nm/s以上のエッチング速度が得られる。このようなカソードのクリーニング後、カソード表面を安定化させるため、カソード表面上にシリコン膜の予備堆積(プリデポ)を行い、再びpin接合半導体層の形成工程を継続することが望ましい。
マルチチャンバ方式で製造する場合、第1電極3が成膜された基板1を第1成膜室9Aに設置し、第1成膜室9Aでのp型層4形成と第2成膜室9Bでのi型層5及びn型層6形成を複数回繰り返すことによって複数のpin接合を形成し、第2成膜室9Bから基板を取り出した後、プラズマエッチングにより、第2成膜室9B内に付着したシリコン系半導体膜を除去する、これら一連の工程を繰り返し行うことが望ましい。プラズマエッチングの条件やその後の電極の処理は、シングルチャンバ方式の場合と同様である。
エッチングをするタイミングが各積層型光電変換装置の複数のpin接合の形成を完了した後であることから、1層目の光電変換層のi型層5にはn型不純物を含むガス(例えばホスフィンガス)を混ぜなければn型不純物を混入できないが、2層目以降の光電変換層のi型層5にはn型不純物を含むガスを混ぜなくてもn型不純物を含有させることができ、結果として良好な光電変換効率を有する積層型光電変換装置を製造することができる。
2−1.光電変換装置の構造
図3には、本実施形態に係る光電変換装置の概略断面図を示す。本実施形態に係る光電変換装置は、基板1上に、第1電極3、n型層6、i型層5、p型層4、及び第2電極7を積層した構造である。本実施形態に係る光電変換装置は、基板1又は第1電極3が透光性を有しない材料で構成されており、透光性を有する第2電極7側から光を入射するサブストレート型と呼ばれる光電変換装置である。基板1又は第1電極3は、第2電極7側から入射し、p型層4、i型層5、n型層6を透過した光を反射する機能を備える。
第1電極3としては、銀、アルミニウム等の金属やSnO2、ITO、ZnOなどの透明導電膜、またはこれらを積層したものが使用される。
n型層6、i型層5及びp型層4の構成は、第1実施形態と同様である。
第2電極7としては、SnO2、ITO、ZnOなどの透明導電膜が使用可能である。
本実施形態に係る光電変換装置は、第1実施形態と同様のプラズマCVD装置を用いて製造することができる。
次に、シングルチャンバ方式での上記光電変換装置の製造方法について説明する。シングルチャンバ方式では、シングルチャンバのプラズマCVD装置を用いて半導体層を形成する。マルチチャンバ方式での上記光電変換装置の製造方法については後述する。
シングルチャンバ方式の一実施形態の光電変換装置の製造方法は、第1電極3が形成された基板1上にn型層6、i型層5及びp型層4をこの順序で同一の成膜室9内で形成し、p型層4上に第2電極7を形成する工程を備える。また、n型層6、i型層5及びp型層4を形成した後の基板を成膜室9から取り出し、別の基板(つまり、第1電極3が形成された基板1)を成膜室9に導入し、その基板上にn型層6、i型層5及びp型層4を形成することを繰り返す。
ここで、同一の成膜室9で形成するとは、同一の成膜室9内にある同一又は異なる電極を用いてn型層6、i型層5及びp型層4を形成することであり、同一の成膜室9内の同一電極を用いてn型層6、i型層5及びp型層4を形成することが望ましい。また、n型層6、i型層5及びp型層4を途中で大気解放することなく連続して形成することが望ましい。
まず、ステンレス等からなる基板1上に第1電極3を形成する。第1電極3は、CVD、スパッタ、蒸着等の方法により形成することができる。第1電極3は、銀、アルミニウム等の金属材料やSnO2、ITO、ZnOなどの透明材料を用いて形成することができる。
次に、成膜室9内に第1電極3を形成した基板1を設置し、その後、成膜室9を置換ガスで置換するガス置換工程を実施する。このガス置換工程は、「1−3−2.p型層4形成前のガス置換工程」と同様の方法により行うことができる。但し、ガス置換のサイクル回数等の種々の条件は、適宜変更してもよい。
本実施形態ではn型層6、i型層5及びp型層4が繰り返し形成されるため、前に形成したp型層4が成膜室9内の内壁および電極等に付着しているため、p型不純物がn型層6へ混入することが問題となる。そこで、本実施形態においては、n型層6を形成する前にガス置換工程を行って、n型層6へのp型不純物の混入量を低減する。また、このガス置換工程により、n型層6が形成される基板を成膜室9に搬入したときに外部から成膜室9内に入る不純物の濃度も低減される。
このガス置換工程を行うことにより、n型層6として良質な半導体層を形成することができる。ここで、n型層6には、一般に、n型不純物を1×1020cm-3程度含ませるので、混入したp型不純物濃度が二桁少ない1×1018cm-3程度以下であれば、n型層6としての機能が損なわれることなく、良好な光電変換特性が得られる。
次に、第1実施形態と同様の方法により第1電極3上にn型層6を形成する。
次に、「1−3−2.p型層4形成前のガス置換工程」と同様の方法により、ガス置換工程を行う。但し、ガス置換のサイクル回数等の種々の条件は、適宜変更してもよい。
このガス置換工程は、i型層5中のn型不純物濃度を制御するために行われる。i型層5中のn型不純物濃度の好ましい範囲は、第1実施形態と同様である。
次に、第1実施形態と同様の方法によりi型層5を形成する。
次に、第1実施形態と同様の方法によりp型層4を形成する。
次に、p型層4上に第2電極7を形成する。第2電極7は、SnO2、ITO、ZnOなどの透明材料を用いて、CVD、スパッタ、蒸着等の方法により形成することができる。
次に、マルチチャンバ方式での光電変換装置の製造方法について説明する。ここでは、第1成膜室9Aと第2成膜室9Bの2つの成膜室9を有するプラズマCVD装置を用いて製造する方法を説明する。
本実施形態では、第1成膜室9Aでは、n型層6及びi型層5を繰り返し形成することとなり、n型層6を形成した後の第1成膜室9Aでi型層5を形成するため、第1成膜室9A中の内壁および電極等に付着しているn型不純物をi型層5へ導入することができる。
以下、各電極及び半導体層を形成する工程を詳述する。
まず、上記のシングルチャンバ方式の場合と同様の方法で基板1上に第1電極3を形成する。
次に、第1電極3を形成した基板1を第1成膜室9Aに導入し、上記のシングルチャンバ方式の場合と同様の方法でn型層6を形成する。
次に、第1成膜室9Aに対して上記のシングルチャンバ方式の場合と同様の方法でガス置換工程を行う。但し、ガス置換のサイクル回数等の種々の条件は、適宜変更してもよい。
次に、第1成膜室9A内で、上記のシングルチャンバ方式の場合と同様の方法でi型層5を形成する。
次に、i型層5を形成した基板を第2成膜室9Bに移動させた後、上記のシングルチャンバ方式の場合と同様の方法でp型層4を形成する。
次に、上記のシングルチャンバ方式の場合と同様の方法で第2電極7を形成し、光電変換装置の製造を完了する。
ここまでは、n型層6、i型層5及びp型層4を一組有する光電変換装置を製造する例を挙げたが、n型層6、i型層5及びp型層4を複数積層し、n型層6、i型層5及びp型層4の組であるpin接合を複数有する光電変換装置(積層型光電変換装置)を製造することもできる。
シングルチャンバ方式で積層型光電変換装置を製造する場合、第1電極3が成膜された基板1を成膜室9内に設置し、成膜室9において複数のpin接合を形成し、成膜室9から基板を取り出した後、プラズマエッチングにより、成膜室9内に付着したシリコン系半導体膜を除去する、これら一連の工程を繰り返し行うことが望ましい。プラズマエッチングの条件やその後の電極の処理は、第1実施形態と同様である。
この工程を実施することにより、複数のpin接合半導体層を形成する毎に、成膜室9内に付着した膜をエッチング除去することにより、pin接合半導体層形成前の成膜室9内の雰囲気を毎回略一定の状態とすることができるため、各pin接合中のi型層内に取り込まれるn型不純物の濃度を略一定とすることができ、積層型光電変換装置の製造歩留まりを向上することができる。
マルチチャンバ方式で製造する場合、第1電極3が成膜された基板1を第1成膜室9Aに設置し、第1成膜室9Aでのn型層6及びi型層5形成と第2成膜室9Bでのp型層4形成を複数回繰り返すことによって複数のpin接合を形成する。複数のpin接合を形成した後、プラズマエッチングにより、第1成膜室9A内に付着したシリコン系半導体膜を除去する、これら一連の工程を繰り返し行うことが望ましい。プラズマエッチングの条件やその後の電極の処理は、第1実施形態の場合と同様である。
以下、本発明の実施例及び比較例について説明する。
実施例1〜5及び比較例1では、図2に示す実施形態1と同様のスーパーストレート型構造の光電変換装置を、図1に示すような成膜室9を1つ有するシングルチャンバ方式のプラズマCVD装置を用いて製造した。ここで用いられるプラズマCVD装置の成膜室9は、成膜室9内の大きさが1m×1m×50cmのサイズである。p型層4、i型層5及びn型層6は、同一の成膜室9内の同一電極を用いて大気解放することなく連続して形成した。また、p型層4形成前及びi型層5形成前にH2ガスを用いたガス置換工程を行った。
まず、SnO2が成膜されたガラス基板をプラズマCVD装置の成膜室9に設置し、基板温度を200℃に設定した。
次に、ガス置換工程を、以下の手順によって行った。まず、成膜室9内の圧力が0.5Paとなるまで真空ポンプを用いて成膜室9内を排気する。次に、成膜室9内に置換ガスとして水素ガスを導入し(置換ガス導入工程)、成膜室9内の圧力が置換ガス導入後圧力mに達したときに水素ガスの導入を停止し、その後、成膜室9内の圧力が置換ガス排気後圧力Mになるまで真空ポンプにより排気する(排気工程)。この置換ガス導入工程及び排気工程からなるサイクルをX回繰り返すことによりガス置換を行った。
実施例1〜5及び比較例1において、置換ガス導入後圧力m、置換ガス排気後圧力M及びサイクル回数Xは、表1のように設定した。
次に、以下の方法でp型層4を形成した。
また、SiH4ガス、H2ガス及びB2H6ガスからなる混合ガスを成膜室9内に導入し、圧力調整用バルブ117により成膜室9内の圧力を略一定に保った。成膜室9内の圧力は、1000Paとした。成膜室9に導入される混合ガスは、SiH4ガス150sccm、B2H6ガス(0.1%水素希釈)30sccm、H2ガス/SiH4ガスの流量比が150倍の条件とした。成膜室9内の圧力が安定した後、カソード電極102に13.56MHzの交流電力を投入し、カソード電極102とアノード電極103との間にプラズマを発生させ、p型層4としてp型微結晶シリコン層を形成した。カソード電極102の単位面積あたりの電力密度は0.15W/cm2とし、膜厚を40nmのp型微結晶シリコン層を形成した。
次に、ガス置換工程を、以下の手順によって行った。まず、成膜室9内の圧力が0.5Paとなるまで真空ポンプを用いて成膜室9内を排気する。次に、成膜室9内に置換ガスとして水素ガスを導入し(置換ガス導入工程)、成膜室9内の圧力が100Paに達したときに水素ガスの導入を停止し、その後、成膜室9内の圧力が10Paになるまで真空ポンプにより排気する(排気工程)。この置換ガス導入工程及び排気工程からなるサイクルを6回繰り返すことによりガス置換を行った。
本ガス置換工程の条件は、i型層5中の略安定した部分のp型不純物ボロン濃度が、2×1016cm-3以下、p型層4/i型層5界面の部分が1×1017cm-3以下となるように設定した。なお、ガス置換工程の置換ガス導入後圧力m、置換ガス排気後圧力M及びサイクル回数Xは、成膜室9の容量や形状、内部の電極構造等によりその最適値が異なることから、各装置毎に調整する必要がある。
次に、p型層4上にi型層5としてi型微結晶シリコン層を形成した。i型微結晶シリコン層は、基板1の温度が200℃、プラズマCVD成膜室9内の圧力が2000Pa、カソード電極単位面積当たりの電力密度が0.15W/cm2、成膜室9に導入される混合ガスが、SiH4ガス250sccm、H2ガス/SiH4ガスの流量比が100倍の条件で形成し、その膜厚を3μmとした。
次に、i型層5上にn型層6としてn型微結晶シリコン層を形成した。n型微結晶シリコン層は、基板1の温度が200℃、プラズマCVD成膜室9内の圧力が2000Pa、カソード電極単位面積当たりの電力密度が0.15W/cm2、成膜室9に導入される混合ガスが、SiH4ガス150sccm、PH3ガス(1%水素希釈)30sccm、H2ガス/SiH4ガスの流量比が150倍の条件で形成し、その膜厚を40nmとした。
次に、スパッタ法により、膜厚50nmのZnO及び膜厚100nmのAgを積層した第2電極7を形成し、光電変換装置を製造した。
比較例2として、実施例2と同一の形成条件を用いて、p型層4、i型層5及びn型層6をそれぞれ別々の成膜室9で形成した光電変換装置を製造した。
実施例1〜5及び比較例1及び2の光電変換装置のそれぞれについて光電変換効率を測定した。
各光電変換装置の受光面積は、1cm2であり、AM1.5(100mW/cm2)照射条件下における電流−電圧特性光電変換効率を測定した。
実施例1〜5及び比較例1及び2の光電変換装置のそれぞれについて二次イオン質量分析法(SIMS)により、i型層5及びn型層6中のn型不純物(リン)濃度を測定した。実施例2と比較例2についての結果を図4に示す。図4によると、i型層5中のリン濃度は、実施例2では3.0×1016cm-3であり、比較例2では7.0×1015cm-3であることが分かる。なお、i型層5中のn型不純物濃度とは、i型層5中で略安定している部分のn型不純物濃度の平均値を意味する。具体的には、i型層5の膜厚が1μm以上の場合には、n型層6とi型層5の界面付近のn型不純物濃度が最大値よりも2桁小さい値になる深さをA点とし、A点からi型層5方向に深さ0.3μmの位置(B点)と、A点からi型層5方向に深さ0.7μmの位置(C点)の間の測定値を平均した値を「i型層5中のn型不純物濃度」とすることができる。また、i型層5の膜厚が1μm以下の場合には、n型層6とi型層5の界面付近のn型不純物濃度が最大値よりも2桁小さい値になる深さをA点とし、p型層4とi型層5の界面付近のp型不純物濃度が最大値よりも2桁小さい値になる深さをD点とし、A点とD点の中間の位置を中心とした±(AD間距離の5%)の範囲のn型不純物濃度の平均値を「i型層5中のn型不純物濃度」とすることができる。
実施例1〜5及び比較例1及び2について、i型層5中のリン濃度と光電変換効率の測定結果を表2にまとめて示す。
シミュレーションによると、非晶質又は微結晶のi型層5中のキャリア濃度が2.0×1015cm-3の場合よりも1.0×1016cm-3程度の場合の方が光電変換装置の開放電圧が高くなっている(K.Yamamoto et al. / Journal of Non-Crystalline Solids 266-269 (2000) 1082-1087参照)。
また、非晶質又は微結晶のi型層5中のn型不純物濃度とキャリア濃度を測定したところ、リン濃度が7.0×1015cm-3のサンプル1の場合にキャリア濃度が1.0×1015cm-3であり、リン濃度が1.0×1017cm-3のサンプル2の場合にキャリア濃度が1.0×1016cm-3であった。なお、リン濃度は、上記実施例と同様の方法で測定した。キャリア濃度は、ホール測定法を用いて測定した。測定試料は、ガラス基板上にi型層5のみ堆積し、その上にファン・デル・ポーの方法に基づき4点の電極を形成した。電極はAlの真空蒸着法により形成した。ホール測定装置は東陽テクニカ社製のRESITEST8300を用いた。
サンプル1のリン濃度は比較例2のリン濃度に近く、サンプル2のリン濃度は実施例1〜5のリン濃度に近い。従って、実施例1〜5において光電変換効率が比較例2よりも高くなったのは、実施例1〜5においてn型不純物添加によってi型層5の内部電界が高まり、その結果、開放電圧が高くなり、光電変換効率が高くなったためであると推測される。
102:カソード電極 103:アノード電極 105:インピーダンス整合回路 106a:電力導入線 106b:電力導入線 107:基板 108:電力供給部 110:ガス導入部 116:ガス排気部 117:圧力調整用バルブ 118:ガス 119:ガス排気口
Claims (9)
- それぞれシリコン系半導体からなるp型層、i型層及びn型層をこの順序で重ねて備え、
前記i型層は、n型不純物を1.0×1016〜2.0×1017cm-3の濃度で含有する光電変換装置。 - 前記p型層、i型層及びn型層の組を複数積層した請求項1に記載の装置。
- それぞれシリコン系半導体からなるp型層、i型層及びn型層をこの順序又はこの逆の順序で積層する工程を備える光電変換装置の製造方法であって、
前記i型層は、同一又は別の光電変換装置のn型層を形成した後の成膜室内で形成される光電変換装置の製造方法。 - 前記n型層を形成した後であって前記i型層を形成する前に前記成膜室内を置換ガスにより置換するi型層形成前ガス置換工程をさらに備える請求項3に記載の方法。
- 前記i型層形成前ガス置換工程は、前記i型層のn型不純物濃度が1.0×1016〜2.0×1017cm-3となるように行われる請求項4に記載の方法。
- 前記p型層、前記i型層及び前記n型層の積層は、この順序で同一の成膜室内で繰り返し行われ、
前記i型層形成前ガス置換工程は、前記p型層を形成した後であって前記i型層を形成する前に行われ、
前記n型層を形成した後であって前記p型層を形成する前に前記成膜室内を置換ガスにより置換するp型層形成前ガス置換工程をさらに備える請求項4に記載の方法。 - 前記i型層形成前ガス置換工程及び前記p型層形成前ガス置換工程は、前記i型層のn型不純物濃度が1.0×1016〜2.0×1017cm-3となるように行われる請求項6に記載の方法。
- 前記p型層、前記i型層及び前記n型層の積層は、前記n型層、前記i型層及び前記p型層の順序で同一の成膜室内で繰り返し行われ、
前記p型層を形成した後であって前記n型層を形成する前に前記成膜室内を置換ガスにより置換するn型層形成前ガス置換工程をさらに備える請求項4又は5に記載の方法。 - 前記p型層、前記i型層及び前記n型層の積層は、前記p型層、前記i型層及び前記n型層の組を複数組連続して積層するように行われる請求項3〜8の何れか1つに記載の方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007018413A JP4630294B2 (ja) | 2007-01-29 | 2007-01-29 | 光電変換装置及びその製造方法 |
US11/970,043 US7915612B2 (en) | 2007-01-29 | 2008-01-07 | Photoelectric conversion device and method of producing the same |
EP08001549.8A EP1953832A3 (en) | 2007-01-29 | 2008-01-28 | Photoelectric conversion device and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007018413A JP4630294B2 (ja) | 2007-01-29 | 2007-01-29 | 光電変換装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009119018A Division JP2009177220A (ja) | 2009-05-15 | 2009-05-15 | 光電変換装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008186953A true JP2008186953A (ja) | 2008-08-14 |
JP4630294B2 JP4630294B2 (ja) | 2011-02-09 |
Family
ID=39535540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007018413A Active JP4630294B2 (ja) | 2007-01-29 | 2007-01-29 | 光電変換装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7915612B2 (ja) |
EP (1) | EP1953832A3 (ja) |
JP (1) | JP4630294B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009177220A (ja) * | 2009-05-15 | 2009-08-06 | Sharp Corp | 光電変換装置の製造方法 |
JP2012512534A (ja) * | 2008-12-18 | 2012-05-31 | フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 基材上での微結晶シリコン堆積方法 |
JP2014060430A (ja) * | 2008-09-19 | 2014-04-03 | Sunpower Corp | 直接パターンによるピンホールフリーのマスク層を利用した太陽電池の製造方法 |
JP2017511593A (ja) * | 2014-03-27 | 2017-04-20 | サンパワー コーポレイション | トレンチのないエミッタ領域を有する太陽電池 |
US10026860B2 (en) | 2006-06-02 | 2018-07-17 | Solaero Technologies Corp. | Metamorphic layers in multijunction solar cells |
US10043992B2 (en) | 2011-09-09 | 2018-08-07 | Samsung Electronics Co., Ltd. | Photodiode |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014209834A2 (en) * | 2013-06-24 | 2014-12-31 | Arizona Board Of Regents On Behalf Of Arizona State University | Method to produce pyrite |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000183377A (ja) | 1998-12-17 | 2000-06-30 | Kanegafuchi Chem Ind Co Ltd | シリコン系薄膜光電変換装置の製造方法 |
JP4358343B2 (ja) | 1999-02-26 | 2009-11-04 | 株式会社カネカ | シリコン系薄膜光電変換装置の製造方法 |
JP4110713B2 (ja) | 2000-06-20 | 2008-07-02 | 富士電機ホールディングス株式会社 | 薄膜太陽電池 |
US6858308B2 (en) * | 2001-03-12 | 2005-02-22 | Canon Kabushiki Kaisha | Semiconductor element, and method of forming silicon-based film |
JP2003142705A (ja) | 2001-11-07 | 2003-05-16 | Mitsubishi Heavy Ind Ltd | 光起電力素子 |
JP2004006537A (ja) | 2002-05-31 | 2004-01-08 | Ishikawajima Harima Heavy Ind Co Ltd | 薄膜形成方法及び装置並びに太陽電池の製造方法並びに太陽電池 |
JP4553891B2 (ja) * | 2006-12-27 | 2010-09-29 | シャープ株式会社 | 半導体層製造方法 |
-
2007
- 2007-01-29 JP JP2007018413A patent/JP4630294B2/ja active Active
-
2008
- 2008-01-07 US US11/970,043 patent/US7915612B2/en not_active Expired - Fee Related
- 2008-01-28 EP EP08001549.8A patent/EP1953832A3/en not_active Withdrawn
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10026860B2 (en) | 2006-06-02 | 2018-07-17 | Solaero Technologies Corp. | Metamorphic layers in multijunction solar cells |
US10553740B2 (en) | 2006-06-02 | 2020-02-04 | Solaero Technologies Corp. | Metamorphic layers in multijunction solar cells |
JP2014060430A (ja) * | 2008-09-19 | 2014-04-03 | Sunpower Corp | 直接パターンによるピンホールフリーのマスク層を利用した太陽電池の製造方法 |
JP2012512534A (ja) * | 2008-12-18 | 2012-05-31 | フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング | 基材上での微結晶シリコン堆積方法 |
JP2009177220A (ja) * | 2009-05-15 | 2009-08-06 | Sharp Corp | 光電変換装置の製造方法 |
US10043992B2 (en) | 2011-09-09 | 2018-08-07 | Samsung Electronics Co., Ltd. | Photodiode |
US11114634B2 (en) | 2011-09-09 | 2021-09-07 | Samsung Electronics Co., Ltd. | Photodiode |
JP2017511593A (ja) * | 2014-03-27 | 2017-04-20 | サンパワー コーポレイション | トレンチのないエミッタ領域を有する太陽電池 |
Also Published As
Publication number | Publication date |
---|---|
EP1953832A3 (en) | 2014-07-02 |
US20080179702A1 (en) | 2008-07-31 |
US7915612B2 (en) | 2011-03-29 |
EP1953832A2 (en) | 2008-08-06 |
JP4630294B2 (ja) | 2011-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8389389B2 (en) | Semiconductor layer manufacturing method, semiconductor layer manufacturing apparatus, and semiconductor device manufactured using such method and apparatus | |
JP4484886B2 (ja) | 積層型光電変換装置の製造方法 | |
JP4797083B2 (ja) | 薄膜太陽電池モジュール | |
JP5259189B2 (ja) | シリコン系薄膜光電変換装置の製造方法 | |
JP4411338B2 (ja) | 薄膜太陽電池モジュール | |
JP4630294B2 (ja) | 光電変換装置及びその製造方法 | |
US6979589B2 (en) | Silicon-based thin-film photoelectric conversion device and method of manufacturing thereof | |
WO2010079770A1 (ja) | 薄膜太陽電池モジュール | |
JP4758496B2 (ja) | 薄膜太陽電池モジュール | |
JP2009177220A (ja) | 光電変換装置の製造方法 | |
JP4411337B2 (ja) | 積層型光電変換装置 | |
JP4758495B2 (ja) | 薄膜太陽電池モジュール | |
JP2009004702A (ja) | 光電変換装置の製造方法 | |
JP5770294B2 (ja) | 光電変換装置およびその製造方法 | |
JP5193981B2 (ja) | 積層型光電変換装置及びその製造方法 | |
JP3658249B2 (ja) | 半導体層の製造方法、光起電力素子の製造方法及び半導体層の製造装置 | |
JP2001291882A (ja) | 薄膜の製造方法 | |
JP2007180364A (ja) | 光電変換素子及びその製造方法並びに薄膜形成装置 | |
JP2009177223A (ja) | 積層型光電変換装置 | |
JP2011101058A (ja) | 薄膜形成装置 | |
JP2005142588A (ja) | 半導体層の製造方法、光起電力素子の製造方法及び半導体層の製造装置 | |
US20100116338A1 (en) | High quality semiconductor material | |
JP2013149839A (ja) | 光電変換装置の製造方法 | |
JP2001036113A (ja) | 光起電力素子、その製造方法、およびその製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090515 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090623 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091005 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101112 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4630294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
SG99 | Written request for registration of restore |
Free format text: JAPANESE INTERMEDIATE CODE: R316G99 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |