JP2008166759A - 不揮発性メモリ素子及びその製造方法 - Google Patents

不揮発性メモリ素子及びその製造方法 Download PDF

Info

Publication number
JP2008166759A
JP2008166759A JP2007323842A JP2007323842A JP2008166759A JP 2008166759 A JP2008166759 A JP 2008166759A JP 2007323842 A JP2007323842 A JP 2007323842A JP 2007323842 A JP2007323842 A JP 2007323842A JP 2008166759 A JP2008166759 A JP 2008166759A
Authority
JP
Japan
Prior art keywords
fins
fin
nonvolatile memory
string selection
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007323842A
Other languages
English (en)
Inventor
Won-Joo Kim
元柱 金
Yoon-Dong Park
允童 朴
Jun-Mo Koo
俊謨 具
Suk-Pil Kim
錫必 金
Sung-Jae Byun
成宰 邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060136836A external-priority patent/KR20080061764A/ko
Priority claimed from KR1020070094901A external-priority patent/KR100784803B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2008166759A publication Critical patent/JP2008166759A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】低いビットラインコンタクト抵抗を有する不揮発性メモリ素子及びその製造方法を提供する。
【解決手段】第１及び第２フィン１０５ａ，１０５ｂを備え、第１導電型を有する半導体基板と、第１及び第２フィンの一端を連結する共通ビットライン電極１６０ａ，１６０ｂと、第１及び第２フィン１０５ａ，１０５ｂの一側面を覆い、第１及び第２フィン上を横切って延びる複数の制御ゲート電極１５０と、共通ビットライン電極１６０ａ，１６０ｂと複数の制御ゲート電極１５０との間に配置され、第１及び第２フィン１０５ａ，１０５ｂの一側面を覆い、第１及び第２フィン上を横切って延びる第１ストリング選択ゲート電極１５５ａと、第１ストリング選択ゲート電極と複数の制御ゲート電極との間に配置され、第１及び第２フィンの一側面を覆い、第１及び第２フィン上を横切って延びる第２ストリング選択ゲート電極１５５ｂと、を備える不揮発性メモリ素子である。
【選択図】図２

Description

本発明は、半導体素子に係り、特に、電荷保存層を利用してデータを保存する不揮発性メモリ素子及びその製造方法に関する。
半導体製品は、その体積が次第に小さくなりつつも、高容量のデータ処理を必要としている。これにより、このような半導体製品に使われる不揮発性メモリ素子の動作速度を向上させ、かつ集積度を高めるための方法が研究されている。例えば、フィン−ＦＥＴ（ｆｉｎ−Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を利用して集積度を高めた半導体素子は、チャンネル面積を広げて動作速度を向上させると同時に、フィンの幅を減少させて集積度を高めうる。
例えば、特許文献１は、フィン−ＦＥＴ及びフィンメモリセルについて開示している。他の例で、特許文献２は、絶縁層上に形成されたフィンを備えるフィン−ＦＥＴについて開示している。
しかし、このようなフィン−ＦＥＴは、低い抵抗のビットラインコンタクトを形成し難い。例えば、Ｄａｖｉｄ Ｍ．Ｆｒｉｅｄらによるフィン−ＦＥＴは、フィンを横切って形成されたビットラインコンタクトを備える。この場合、ビットラインコンタクトとフィンの狭い上面とが接触して、ビットラインコンタクト抵抗が非常に高くなりうる。加えて、ビットラインコンタクトを形成するためにフィンが曲がる構造となって、製造上の困難性がある。
また、Ｂｉｎ Ｙｕらによれば、ソース及びドレイン領域がフィンと連結され、コンタクト面積を確保するように広く形成されている。しかしながら、ソース及びドレイン領域によってフィン間の距離が広くなり、その結果、フィン−ＦＥＴの集積度が低下するという問題が発生する恐れがある。
米国特許第６，６６４，５８２号明細書 米国特許第６，８７６，０４２号明細書
本発明が解決しようとする技術的課題は、前述した問題点を克服するためのものであって、低いビットラインコンタクト抵抗を有する高集積の不揮発性メモリ素子を提供することである。
本発明が解決しようとする他の技術的課題は、低いビットラインコンタクト抵抗を有する高集積の不揮発性メモリ素子の経済的な製造方法を提供することである。
前記課題を達成するための本発明の一形態による不揮発性メモリ素子が以下に提供される。半導体基板は、第１及び第２フィンを備え、第１導電型を有する。共通ビットライン電極は、前記第１及び第２フィンの一端を連結する。複数の制御ゲート電極は、前記第１及び第２フィンの一側面を覆い、前記第１及び第２フィン上を横切って延びる。第１ストリング選択ゲート電極は、前記共通ビットライン電極と前記複数の制御ゲート電極との間に配置され、前記第１及び第２フィンの一側面を覆い、前記第１及び第２フィン上を横切って延びる。第２ストリング選択ゲート電極は、前記第１ストリング選択ゲート電極と前記複数の制御ゲート電極との間に配置され、前記第１及び第２フィンの一側面を覆い、前記第１及び第２フィン上を横切って延びる。そして、前記第１ストリング選択ゲート電極下の前記第１フィンの一部分及び前記第２ストリング選択ゲート電極下の前記第２フィンの一部分は、前記第１導電型と逆である第２導電型を有する。
前記不揮発性メモリ素子は、前記第１フィンと第２フィンとの間を充填する埋め込み絶縁膜をさらに備え、前記第１及び第２フィンの一側面は、前記埋め込み絶縁膜の反対側にそれぞれ限定される。
前記不揮発性メモリ素子は、前記共通ビットライン電極、前記第１ストリング選択ゲート電極、前記第２ストリング選択ゲート電極及び前記複数の制御ゲート電極の間の前記第１及び第２フィン部分に限定され、前記第２導電型を有するソースまたはドレイン領域をさらに備えうる。
前記他の課題を達成するための本発明の一形態による不揮発性メモリ素子の製造方法が以下に提供される。第１及び第２領域が異なる行にそれぞれ限定された第１及び第２フィンを有し、第１導電型を有する半導体基板を提供する。前記第１フィンの前記第１領域に、前記第１導電型と逆である第２導電型を有する第１パス領域を形成する。前記第２フィンの前記第２領域に、前記第２導電型を有する第２パス領域を形成する。前記第１領域内の前記第１及び第２フィンの一側面を覆い、前記第１及び第２フィン上を横切って延びる第１ストリング選択ゲート電極を形成する。そして、前記第２領域内の前記第１及び第２フィンの一側面を覆い、前記第１及び第２フィン上を横切って延びる第１ストリング選択ゲート電極を形成する。
前記第１パス領域を形成する工程及び／または前記第２パス領域を形成する工程は、チルトイオン注入を利用して行える。
本発明による不揮発性メモリ素子は、共通ビットライン構造を採択することによってストリング間の空間を減らせて高い集積度を有し、ストリング選択ラインを分離することによってストリングを個別的に動作させうる。
本発明による共通ビットライン電極は、従来の個別的なビットライン電極に比べて、フィンと広い接触面積を有し、これにより、フィンと共通ビットライン電極との間のコンタクト抵抗が従来より大きく減少しうる。
本発明による不揮発性メモリ素子の動作方法によれば、チルトイオン注入方法を利用して、第１及び第２フィンの一側面に選択的に第１または第２パス領域を形成し、したがって、パターニング工程が省略されて経済的である。
以下、添付した図面を参照して本発明による望ましい実施形態を説明することによって本発明を詳細に説明する。しかし、本発明は、後述する実施形態に限定されず、異なる多様な形態で具現されるものである。尚、本実施形態は、本発明の開示を完全にし、当業者に発明の範囲を完全に知らせるために提供されるものである。図面で、構成要素は、説明の便宜上そのサイズが誇張されている。
本発明の実施形態で、不揮発性メモリ素子は、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｏｎｉｃ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）素子、フラッシュメモリ素子またはＳＯＮＯＳメモリ素子を備えうる。
図１は、本発明の一実施形態による不揮発性メモリ素子を示す回路図である。この実施形態の不揮発性メモリ素子は、ＮＡＮＤ構造を有する。ＮＡＮＤ構造は、ＮＯＲ構造に対応する概念として使われる。
図１を参照すれば、不揮発性メモリ素子は、一対のストリングＳ１，Ｓ２を備える。第１ストリングＳ１及び第２ストリングＳ２は、共通ビットラインＣＢＬ（Ｃｏｍｍｏｎ Ｂｉｔ Ｌｉｎｅ）によって相互連結される。第１ストリングＳ１及び第２ストリングＳ２は、ＮＡＮＤセルアレイ構造のメモリトランジスタＣＴ及び共通ビットラインＣＢＬの信号を分離するための選択トランジスタＳＴを備える。共通ビットラインＣＢＬは、第１ストリングＳ１及び第２ストリングＳ２のストリング選択トランジスタＳＴの外側に配置される。
このような共通ビットラインＣＢＬの構造は、ストリングＳ１，Ｓ２にそれぞれ連結された従来の個別的なビットライン構造と対照される。共通ビットラインＣＢＬは、従来の個別的なビットライン構造に比べて広い面積を有するように形成される。したがって、共通ビットラインＣＢＬは、十分に低い抵抗を有するように形成され、これにより、ストリングＳ１，Ｓ２がさらに稠密に配置される。その結果、不揮発性メモリ素子の集積度が向上する。
第１ストリングＳ１は、相互直列に連結された一つのストリング選択トランジスタＳＴ及び複数のメモリトランジスタＣＴを備えうる。メモリトランジスタＣＴの数は、例示的なものであり、本発明の範囲は、このような数に制限されない。ストリング選択トランジスタＳＴは、ゲートＧを備える。ゲートＧは、ストリング選択トランジスタＳＴのターンオンまたはターンオフを制御しうる。例えば、ストリング選択トランジスタＳＴは、ＭＯＳ電界効果トランジスタ（ＭＯＳＦＥＴ）を備えうる。
第２ストリングＳ２は、第１ストリングＳ１と類似した構造を有する。すなわち、第２ストリングＳ２は、相互直列に連結された一つのストリング選択トランジスタＳＴ及び複数のメモリトランジスタＣＴを備えうる。但し、第１ストリングＳ１と第２ストリングＳ２とは、それぞれのストリング選択トランジスタＳＴの配置において差異点を有しうる。例えば、第１ストリングＳ１及び第２ストリングＳ２のストリング選択トランジスタＳＴは、異なる行に配置される。例えば、第１ストリングＳ１のストリング選択トランジスタＳＴが第２行に配置され、第２ストリングＳ２のストリング選択トランジスタＳＴが第１行に配置されるが、その順序は変わることもある。
メモリトランジスタＣＴは、制御ゲートＣＧ及びストレージノードＳＮをそれぞれ備える。制御ゲートＣＧは、ストレージノードＳＮの状態を制御しうる。ストレージノードＳＮは、電荷保存のために提供される。例えば、メモリトランジスタＣＴは、不揮発性メモリ素子のセル領域を形成しうる。
第１ストリング選択ラインＳＳＬ１は、第２ストリングＳ２のストリング選択トランジスタＳＴのゲートＧに連結され、第１及び第２ストリングＳ１，Ｓ２を横切って配置される。第２ストリング選択ラインＳＳＬ２は、第１ストリングＳ１のストリング選択トランジスタＳＴのゲートＧに連結され、第１及び第２ストリングＳ１，Ｓ２を横切って配置される。例えば、第１ストリングＳ１及び第２ストリングＳ２が列に配置されれば、第１ストリング選択ラインＳＳＬ１及び第２ストリング選択ラインＳＳＬ２は、行に配置される。第１ストリング選択ラインＳＳＬ１及び第２ストリング選択ラインＳＳＬ２は、異なる行に配置される。
複数のワードラインＷＬは、第１ストリングＳ１及び第２ストリングＳ２の同じ行に配置されたメモリトランジスタＣＴの制御ゲートＣＧにそれぞれ連結され、第１及び第２ストリングＳ１，Ｓ２を横切って配置される。例えば、ワードラインＷＬの数は、メモリトランジスタＣＴの配置によって決定され、例示的に示された。
第１ストリングＳ１及び第２ストリングＳ２の共通ビットラインＣＢＬの反対側は、共通ソースラインＣＳＬによって連結される。この実施形態の変形例として、共通ソースラインＣＳＬの前の第１ストリングＳ１及び第２ストリングＳ２には、一つのソース選択ライン（図示せず）がさらに配置され、ソース選択ラインは、それぞれのソース選択トランジスタ（図示せず）に連結される。この実施形態の他の変形例であって、共通ソースラインＣＳＬの前の第１ストリングＳ１及び第２ストリングＳ２には、二つのソース選択ライン（図示せず）がさらに配置される。この場合、ソース選択ラインの構造は、ストリング選択ラインＳＳＬ１，ＳＳＬ２と対称的に配置される。
前述した不揮発性メモリ素子は、共通ビットラインＣＢＬの構造を採択することによって集積度を向上させ、また、ストリングＳ１，Ｓ２に対してストリング選択ラインＳＳＬ１，ＳＳＬ２を分離することによってストリングＳ１，Ｓ２を個別的に動作させうる。
この実施形態で、ストリングＳ１，Ｓ２の数は、例示的である。したがって、不揮発性メモリ素子は、複数対のストリングをさらに備えうる。この場合、異なる対のストリングは、異なる共通ビットライン（図示せず）にそれぞれ連結される。
図２は、本発明の一実施形態による不揮発性メモリ素子を概略的に示す平面図である。図３、図４及び図５は、それぞれ図２の不揮発性メモリ素子のＩＩＩ−ＩＩＩ’線、ＩＶ−ＩＶ’線及びＶ−Ｖ’線による断面図である。図２では、一部の構成を省略し、主要な構成のみを示した。
図２を参照すれば、半導体基板は、複数の対の第１及び第２フィン１０５ａ，１０５ｂを備えうる。第１及び第２フィン１０５ａ，１０５ｂの一端は、対をなして共通ビットライン電極１６０ａ，１６０ｂに連結される。第１及び第２フィン１０５ａ，１０５ｂの他端は、共通ソースライン電極１６５に連結される。第１及び第２ストリング選択ゲート電極１５５ａ，１５５ｂ及び複数の制御ゲート電極１５０は、第１及び第２フィン１０５ａ，１０５ｂ上を横切るように列に配置される。
第１及び第２ストリング選択ゲート電極１５５ａ，１５５ｂは、共通ビットライン電極１６０ａ，１６０ｂと制御ゲート電極１５０との間に配置される。例えば、第１ストリング選択ゲート電極１５５ａは、共通ビットライン電極１６０ａ，１６０ｂに隣接して配置され、第２ストリング選択ゲート電極１５５ｂは、第１ストリング選択ゲート電極１５５ａと制御ゲート電極１５０との間に配置される。
半導体基板は、第１導電型を有しうる。共通ビットライン電極１６０ａ，１６０ｂ、第１及び第２ストリング選択ゲート電極１５５ａ，１５５ｂ、制御ゲート電極１５０及び共通ソースライン電極１６５の間の第１及び第２フィン１０５ａ，１０５ｂの部分には、第２導電型を有するソースまたはドレイン領域（図示せず）が限定される。第１導電型と第２導電型とは、相互に逆でありうる。
第１及び第２フィン１０５ａ，１０５ｂは、ビットラインの一部として利用され、図１のストリングＳ１，Ｓ２に対応しうる。共通ビットライン電極１６０ａ，１６０ｂの一つは、図１の共通ビットラインＣＢＬに対応し、共通ソース電極１６５は、図１の共通ソースラインＣＳＬに対応しうる。第１及び第２ストリング選択電極１５５ａ，１５５ｂは、図１の第１及び第２ストリング選択ラインＳＳＬ１，ＳＳＬ２に対応しうる。複数の制御ゲート電極１５０は、図１の複数のワードラインＷＬに対応しうる。
図２及び図３を参照すれば、制御ゲート電極１５０を備えるメモリトランジスタの構造が説明される。メモリトランジスタは、第１及び第２フィン１０５ａ，１０５ｂをチャンネル領域（図示せず）として利用される。半導体基板は、第１及び第２フィン１０５ａ，１０５ｂの下端を連結するボディ１０２をさらに備えうる。例えば、半導体基板は、バルク半導体ウェーハをエッチングして形成される。しかし、この実施形態の変形例で、第１及び第２フィン１０５，１０５ｂは、半導体エピ層として提供されることもある。
例えば、第１及び第２フィン１０５ａ，１０５ｂの間には、埋め込み絶縁膜１１５が充填される。これにより、埋め込み絶縁膜１１５の反対側に位置した第１及び第２フィン１０５ａ，１０５ｂの一側面がそれぞれメモリトランジスタのチャンネル領域として利用される。素子分離膜１２０は、埋め込み絶縁膜１１５の反対側の第１及び第２フィン１０５ａ，１０５ｂの下部を覆うように所定高さでボディ１０２上に配置される。一方、埋め込み絶縁膜１１５は、第１及び第２フィン１０５ａ，１０５ｂの上面にさらに延びうる。
制御ゲート電極１５０は、第１及び第２フィン１０５ａ，１０５ｂの一側面を覆い、第１及び第２フィン１０５ａ，１０５ｂ及び埋め込み絶縁膜１１５上を横切って延びうる。第１フィン１０５ａと制御ゲート電極１５０との間には、電荷保存層１３５ａが介在され、電荷保存層１３５ａと第１フィン１０５ａとの間には、トンネリング絶縁層１３０ａが介在される。第２フィン１０５ｂと制御ゲート電極１５０との間には、電荷保存層１３５ｂが介在され、電荷保存層１３５ｂと第２フィン１０５ｂとの間には、トンネリング絶縁層１３０ｂが介在される。制御ゲート電極１５０と電荷保存層１３５ａ，１３５ｂとの間には、ブロッキング絶縁層１４０が介在される。
例えば、電荷保存層１３５ａ，１３５ｂは、図１のストレージノードＳＮに対応して、ポリシリコン層、窒化層、ドットまたはナノクリスタルを備えうる。ドットまたはナノクリスタルは、金属またはポリシリコンの粒子を備えうる。トンネリング絶縁層１３０ａ，１３０ｂ及びブロッキング絶縁層１４０は、酸化膜、窒化膜または高誘電率膜を備えうる。高誘電率膜は、酸化膜及び窒化膜より高い誘電定数を有しうる。
この実施形態の変形例で、トンネリング絶縁層１３０ａ，１３０ｂは、第１及び第２フィン１０５ａ，１０５ｂの上端にさらに延びることもある。この実施形態の他の変形例で、トンネリング絶縁層１３０ａ，１３０ｂは、第１及び第２フィン１０５ａ，１０５ｂ上を横切って相互連結され、電荷保存層１３５ａ，１３５ｂは、第１及び第２フィン１０５ａ，１０５ｂ上を横切って相互連結される。
図２、図４を参照すれば、第１ストリング選択ゲート電極１５５ａを備える第１ストリング選択トランジスタの構造が説明される。第１ストリング選択ゲート電極１５５ａは、埋め込み絶縁膜１１５の反対側に位置した第１及び第２フィン１０５ａ，１０５ｂの一側面を覆い、第１及び第２フィン１０５ａ，１０５ｂ上を横切って延びうる。第１ストリング選択ゲート電極１５５ａ下の第１フィン１０５ａの一部分は、第２導電型の不純物でドーピングされた第１パス領域１２５ａを備えうる。例えば、第１及び第２導電型は、相互に逆であり、例えば、ｎ型及びｐ型でそれぞれ選択された何れか一つでありうる。
この実施形態で、第１ストリング選択トランジスタは、前述したメモリトランジスタと類似した構造を有しうる。すなわち、第１及び第２フィン１０５ａ，１０５ｂの一側面と第１ストリング選択ゲート電極１５５ａとの間には、トンネリング絶縁層１３０ａ，１３０ｂ、電荷保存層１３５ａ，１３５ｂ、及びブロッキング絶縁層１４０が介在される。しかし、この実施形態で、トンネリング絶縁層１３０ａ，１３０ｂ、電荷保存層１３５ａ，１３５ｂ、及びブロッキング絶縁層１４０は、ゲート絶縁層の例として提示されたものであって、一層の絶縁層に代替されることもある。但し、第１ストリング選択トランジスタとメモリトランジスタとを類似構造にすることによって、不揮発性メモリ素子の構造をさらに簡単にしうる。
第１フィン１０５ａに形成された第１ストリング選択トランジスタは、第１パス領域１２５ａによってデプリション（ｄｅｐｌｅｔｉｏｎ）モードで動作しうる。これにより、第１ストリング選択ゲート電極１５５ａに動作電圧が印加されない場合にも、第１パス領域１２５ａは、導電通路となりうる。それは、第１パス領域１２５ａは、隣接したソースまたはドレイン領域と同一に、第２導電型を有するためである。一方、第２フィン１０５ｂに形成された第１ストリング選択トランジスタは、エンハンスメント（ｅｎｈａｎｃｅｍｅｎｔ）モードで動作しうる。
図２、図５を参照すれば、第２ストリング選択ゲート電極１５５ｂを備える第２ストリング選択トランジスタの構造が説明される。第２ストリング選択ゲート電極１５５ｂは、埋め込み絶縁膜１１５の反対側に位置した第１及び第２フィン１０５ａ，１０５ｂの一側面を覆い、第１及び第２フィン１０５ａ，１０５ｂ上を横切って延びうる。第２ストリング選択ゲート電極１５５ｂ下の第２フィン１０５ｂの一部分は、第２導電型の不純物でドーピングされた第２パス領域１２５ｂを備えうる。第２ストリング選択トランジスタのゲート絶縁層の構造は、前述した第１ストリング選択トランジスタの説明を参照しうる。
第２フィン１０５ｂに形成された第２ストリング選択トランジスタは、第２パス領域１２５ｂによってデプリションモードで動作しうる。これにより、第２ストリング選択ゲート電極１５５ｂに動作電圧が印加されない場合にも、第２パス領域１２５ｂは、導電通路となりうる。一方、第１フィン１０５ａに形成された第２ストリング選択トランジスタは、エンハンスメントモードで動作しうる。
前述した不揮発性メモリ素子の構造によれば、デプリションモードの選択トランジスタを適切に配置することにより、簡単な構造で図１の回路を具現しうる。
図６、図８及び図１０は、本発明の一実施形態による不揮発性メモリ素子の製造方法を示す平面図である。図７及び図９は、それぞれ図６及び図８の不揮発性メモリ素子のＶＩＩ−ＶＩＩ’線及びＩＸ−ＩＸ’線による断面図である。
図６及び図７を参照すれば、第１及び第２フィン１０５ａ，１０５ｂを備える半導体基板を提供する。例えば、半導体基板は、バルク半導体ウェーハをエッチングして、ボディ１０２から突出した第１及び第２フィン１０５ａ，１０５ｂを限定しうる。次いで、第１フィン１０５ａと第２フィン１０５ｂとの間に埋め込み絶縁膜１１５を充填しうる。これにより、埋め込み絶縁膜１１５の反対側にある第１及び第２フィン１０５ａ，１０５ｂの一側面がチャンネル領域として利用される。
次いで、半導体基板上に第１及び第２フィン１０５ａ，１０５ｂの第１領域１７１を露出する第１マスク層１７０を形成する。例えば、第１マスク層１７０は、フォトレジスト層を備えうる。
次いで、第１領域１７１内の第１フィン１０５ａに選択的に第２導電型の不純物１７２を注入し、第１パス領域１２５ａを形成する。例えば、第１パス領域１２５ａは、チルトイオン注入法を利用して形成される。さらに具体的には、第１マスク層１７０をイオン注入保護層とし、第１フィン１０５ａに傾いた角度、例えば、第１角度θ１で第２導電型の不純物１７２を注入する。これにより、第１フィン１０５ａには、傾いた角度で第２導電型の不純物１７２が注入されるが、第２フィン１０５ｂには、ほとんど第２導電型の不純物１７２が注入されない。例えば、第１角度θ１は、０°より大きく、かつ９０°より小さく、望ましくは、５°ないし４５°の範囲を有しうる。
図７及び図８を参照すれば、半導体基板上に第１及び第２フィン１０５ａ，１０５ｂの第２領域１７６を露出する第２マスク層１７５を形成する。例えば、第２マスク層１７６は、フォトレジスト層を備えうる。
次いで、第２領域１７６内の第２フィン１０５ｂに選択的に第２導電型の不純物１７７を注入し、第２パス領域１２５ｂを形成する。例えば、第２パス領域１２５ｂは、チルトイオン注入法を利用して形成しうる。さらに具体的には、第２マスク層１７５をイオン注入保護層とし、第２フィン１０５ｂに傾いた角度、例えば、第２角度θ２で第２導電型の不純物１７７を注入する。これにより、第２フィン１０５ｂには、傾いた角度で第２導電型の不純物１７７が注入されるが、第１フィン１０５ａには、ほとんど第２導電型の不純物１７７が注入されない。例えば、第２角度θ２は、０°より大きく、かつ９０°より小さく、望ましくは、５°ないし４５°の範囲を有しうる。
図１０を参照すれば、第１及び第２領域１７１，１７６内の第１及び第２フィン１０５ａ，１０５ｂの一側面をそれぞれ覆い、第１及び第２フィン１０５ａ，１０５ｂ上を横切って延びる第１及び第２ストリング選択ゲート電極１５５ａ，１５５ｂを形成する。また、第１及び第２領域１７１，１７６外の第１及び第２フィン１０５ａ，１０５ｂの一側面をそれぞれ覆い、第１及び第２フィン１０５ａ，１０５ｂ上を横切って延びる制御ゲート電極１５０を形成する。第１及び第２ストリング選択ゲート電極１５５ａ，１５５ｂ、及び制御ゲート電極１５０は、同時にまたは任意の順序で形成しうる。
次いで、第１及び第２フィン１０５ａ，１０５ｂの一端を連結する共通ビットライン電極１６０ａ，１６０ｂを形成し、第１及び第２フィン１０５ａ，１０５ｂの他端を連結する共通ソースライン電極１６５を形成しうる。さらに、共通ビットライン電極１６０ａ，１６０ｂ、第１及び２ストリング選択ゲート電極１５５ａ，１５５ｂ、制御ゲート電極１５０及び共通ソースライン電極１６５の間の第１及び第２フィン１０５ａ，１０５ｂの部分に第２導電型を有するソースまたはドレイン領域を形成しうる。この実施形態の変形例で、ソースまたはドレイン領域の一部は、第１及び／または第２パス領域１２５ａ，１２５ｂの形成と同時に形成されることもある。
次いで、当業者に公知されたように、不揮発性メモリ素子を完成しうる。
この実施形態によれば、チルトイオン注入方法を利用して、第１及び第２フィン１０５ａ，１０５ｂの一側面に選択的に第１または第２パス領域１２５ａ，１２５ｂを形成しうる。これにより、この実施形態の不揮発性メモリ素子の製造方法は、第１及び第２フィン１０５ａ，１０５ｂを選択するためのパターニング工程を省略できるので経済的である。
図１１ないし図１３は、本発明の一実験例による不揮発性メモリ素子のドーピングプロファイルを示すシミュレーションによる斜視図である。図１１ないし図１３は、図６ないし図１０の第１及び第２ストリング選択トランジスタを例示的に示す。
図１１を参照すれば、ソースまたはドレイン領域１８０が第１及び第２フィン１０５ａ，１０５ｂの所定部分に限定される。ソースまたはドレイン領域１８０は、図１０で第１及び第２ストリング選択ゲート電極１５５ａ，１５５ｂの両側の第１及び第２フィン１０５ａ，１０５ｂ部分に限定される。
図１２を参照すれば、チルトイオン注入を利用して、第１及び第２パス領域１２５ａ，１２５ｂを選択的に第１及び第２フィン１０５ａ，１０５ｂに限定しうる。
図１３を参照すれば、図１１及び図１２を任意の順序で行うことにより、ソースまたはドレイン領域１８０の間に第１及び第２パス領域１２５ａ，１２５ｂを配置しうる。第１フィン１０５ａで、第１パス領域１２５ａは、図６の第１領域１７１に対応し、隣接したソースまたはドレイン領域１８０と第２不純物を利用して連結される。同様に、第２フィン１０５ｂで、第２パス領域１２５ｂは、図８の第２領域１７６に対応し、隣接したソースまたはドレイン領域１８０と第２不純物を利用して連結される。
図１４は、本発明の一実験例による不揮発性メモリ素子の電圧−電流特性を示すシミュレーションによるグラフである。このシミュレーションで、第１ストリング選択ラインＳＳＬ１には、ターンオフ電圧、例えば、０Ｖを印加し、第２ストリング選択ラインＳＳＬ２には、ターンオン電圧、例えば、２Ｖが印加された。
図１４を参照すれば、第２ストリングＳ２には、電流がほとんど流れず、第１ストリングＳ１にのみ電流が流れるということが分かる。したがって、第１及び第２ストリングＳ１，Ｓ２の動作は、効果的に区分しうる。第２ストリングＳ２に電流が流れない理由は、第１選択トランジスタがターンオフになっているためである。しかし、第１ストリングＳ１は、第１パス領域１２５ａ（図７）を通じて電流が流れうる。
図１５及び図１６は、一実験例による不揮発性メモリ素子の電子濃度プロファイルを示すシミュレーションによる斜視図である。図１５及び図１６は、図１４の条件で測定されたことを表すことができる。
図１５及び図１６を参照すれば、第１フィン１０５ａには、チャンネルがターンオン（“ＯＮ”と表示）になっているが、第２フィン１０５ｂには、チャンネルがターンオフ（“ＯＦＦ”と表示）になっているということが分かる。したがって、第１ストリングＳ１には、電流が流れ、第２ストリングＳ２には、電流が流れない。このようなシミュレーション結果は、第１及び第２フィン１０５ａ，１０５ｂが選択的に動作できるということを表す。
本発明の特定の実施形態についての以上の説明は、例示及び説明を目的として提供された。本発明は、前記実施形態に限定されず、本発明の技術的思想内で当業者によって前記実施形態を組み合わせて実施するなど、色々な多くの修正及び変更が可能であるということは明らかである。
本発明は、半導体メモリ関連の技術分野に適用可能である。
本発明の一実施形態による不揮発性メモリ素子を示す回路図である。 本発明の一実施形態による不揮発性メモリ素子を概略的に示す平面図である。 図２の不揮発性メモリ素子のＩＩＩ−ＩＩＩ’線による断面図である。 図２の不揮発性メモリ素子のＩＶ−ＩＶ’線による断面図である。 図２の不揮発性メモリ素子のＶ−Ｖ’線による断面図である。 本発明の一実施形態による不揮発性メモリ素子の製造方法を示す平面図である。 図６の不揮発性メモリ素子のＶＩＩ−ＶＩＩ’線による断面図である。 本発明の一実施形態による不揮発性メモリ素子の製造方法を示す平面図である。 図８の不揮発性メモリ素子のＩＸ−ＩＸ’線による断面図である。 本発明の一実施形態による不揮発性メモリ素子の製造方法を示す平面図である。 本発明の一実験例による不揮発性メモリ素子のドーピングプロファイルを示すシミュレーションによる斜視図である。 本発明の一実験例による不揮発性メモリ素子のドーピングプロファイルを示すシミュレーションによる斜視図である。 本発明の一実験例による不揮発性メモリ素子のドーピングプロファイルを示すシミュレーションによる斜視図である。 本発明の一実験例による不揮発性メモリ素子の電圧−電流特性を示すシミュレーションによるグラフである。 一実験例による不揮発性メモリ素子の電子濃度プロファイルを示すシミュレーションによる斜視図である。 一実験例による不揮発性メモリ素子の電子濃度プロファイルを示すシミュレーションによる斜視図である。
符号の説明
１０５ａ，１０５ｂ 第１及び第２フィン
１１５ 埋め込み絶縁膜
１５０ 制御ゲート電極
１５５ａ，１５５ｂ 第１及び第２ストリング選択ゲート電極
１６０ａ，１６０ｂ 共通ビットライン電極
１６５ 共通ソースライン電極

Claims (21)

  1. 第１及び第２フィンを備え、第１導電型を有する半導体基板と、
    前記第１及び第２フィンの一端を連結する共通ビットライン電極と、
    前記第１及び第２フィンの一側面を覆い、前記第１及び第２フィン上を横切って延びる複数の制御ゲート電極と、
    前記共通ビットライン電極と前記複数の制御ゲート電極との間に配置され、前記第１及び第２フィンの一側面を覆い、前記第１及び第２フィン上を横切って延びる第１ストリング選択ゲート電極と、
    前記第１ストリング選択ゲート電極と前記複数の制御ゲート電極との間に配置され、前記第１及び第２フィンの一側面を覆い、前記第１及び第２フィン上を横切って延びる第２ストリング選択ゲート電極と、を備え
    前記第１ストリング選択ゲート電極下の前記第１フィンの一部分及び前記第２ストリング選択ゲート電極下の前記第２フィンの一部分は、前記第１導電型と逆である第２導電型を有することを特徴とする不揮発性メモリ素子。
  2. 前記半導体基板は、前記第１及び第２フィンの下端を連結するボディをさらに備えることを特徴とする請求項１に記載の不揮発性メモリ素子。
  3. 前記第１フィンと第２フィンとの間を充填する埋め込み絶縁膜をさらに備えることを特徴とする請求項１に記載の不揮発性メモリ素子。
  4. 前記第１及び第２フィンの一側面は、前記埋め込み絶縁膜の反対側にそれぞれ限定されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
  5. 前記共通ビットライン電極、前記第１ストリング選択ゲート電極、前記第２ストリング選択ゲート電極及び前記複数の制御ゲート電極の間の前記第１及び第２フィン部分に限定され、前記第２導電型を有するソースまたはドレイン領域をさらに備えることを特徴とする請求項１に記載の不揮発性メモリ素子。
  6. 前記複数の制御ゲート電極及び前記第１及び第２フィンの一側面の間にそれぞれ介在された複数の電荷保存層をさらに備えることを特徴とする請求項１に記載の不揮発性メモリ素子。
  7. 前記第１及び第２フィンの一側面と前記複数の電荷保存層との間にそれぞれ介在された複数のトンネリング絶縁層をさらに備えることを特徴とする請求項６に記載の不揮発性メモリ素子。
  8. 前記複数の電荷保存層と前記複数の制御ゲート電極との間にそれぞれ介在された複数のブロッキング絶縁層をさらに備えることを特徴とする請求項６に記載の不揮発性メモリ素子。
  9. 前記第１及び第２フィンの他端に連結された共通ソースライン電極をさらに備えることを特徴とする請求項１に記載の不揮発性メモリ素子。
  10. 前記半導体基板は、バルク半導体ウェーハをエッチングして形成されたことを特徴とする請求項１に記載の不揮発性メモリ素子。
  11. 第１及び第２領域が異なる行にそれぞれ限定された第１及び第２フィンを有し、第１導電型を有する半導体基板を提供する工程と、
    前記第１フィンの前記第１領域に、前記第１導電型と逆である第２導電型を有する第１パス領域を形成する工程と、
    前記第２フィンの前記第２領域に、前記第２導電型を有する第２パス領域を形成する工程と、
    前記第１領域内の前記第１及び第２フィンの一側面を覆い、前記第１及び第２フィン上を横切って延びる第１ストリング選択ゲート電極を形成する工程と、
    前記第２領域内の前記第１及び第２フィンの一側面を覆い、前記第１及び第２フィン上を横切って延びる第１ストリング選択ゲート電極を形成する工程と、を含むことを特徴とする不揮発性メモリ素子の製造方法。
  12. 前記第１パス領域を形成する前に、前記第１フィンと第２フィンとの間に埋め込み絶縁膜を充填する工程をさらに含むことを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
  13. 前記第１及び第２フィンの一側面は、前記埋め込み絶縁膜の反対側にそれぞれ限定されたことを特徴とする請求項１２に記載の不揮発性メモリ素子の製造方法。
  14. 前記第１パス領域を形成する工程は、チルトイオン注入を利用して行うことを特徴とする請求項１３に記載の不揮発性メモリ素子の製造方法。
  15. 前記第１パス領域を形成する工程は、
    前記第１及び第２フィンの前記第１領域を露出する第１マスク層を形成する工程と、
    前記第１マスク層をイオン注入保護層として、前記第１フィンの一側面に選択的に入射されるように、前記第１フィンに対して０°より大きく、９０°より小さい第１角度で前記第２導電型の不純物を注入する工程と、を含むことを特徴とする請求項１４に記載の不揮発性メモリ素子の製造方法。
  16. 前記第２パス領域を形成する工程は、チルトイオン注入を利用して行うことを特徴とする請求項１３に記載の不揮発性メモリ素子の製造方法。
  17. 前記第２パス領域を形成する工程は、
    前記第１及び第２フィンの前記第２領域を露出する第２マスク層を形成する工程と、
    前記第２マスク層をイオン注入保護層として、前記第２フィンの一側面に選択的に入射されるように、前記第２フィンに対して０°より大きく、９０°より小さい第２角度で前記第２導電型の不純物を注入する工程と、を含むことを特徴とする請求項１６に記載の不揮発性メモリ素子の製造方法。
  18. 前記第１領域及び前記第２領域外の前記第１及び第２フィンの一側面を覆い、前記第１及び第２フィン上を横切って延びる複数の制御ゲート電極を形成する工程をさらに含むことを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
  19. 前記第１ストリング選択ゲート電極、前記第２ストリング選択ゲート電極及び前記複数の制御ゲート電極の間の前記第１及び第２フィン部分に、前記第２不純物を注入してソースまたはドレイン領域を形成する工程をさらに含むことを特徴とする請求項１８に記載の不揮発性メモリ素子の製造方法。
  20. 前記複数の制御ゲート電極の反対側に位置した第１及び第２フィンの一端を連結する共通ビットライン電極を形成する工程をさらに含むことを特徴とする請求項１８に記載の不揮発性メモリ素子の製造方法。
  21. 前記半導体基板を提供する工程は、バルク半導体ウェーハをエッチングしてボディから突出した前記第１及び第２フィンを形成する工程を含むことを特徴とする請求項１１に記載の不揮発性メモリ素子の製造方法。
JP2007323842A 2006-12-28 2007-12-14 不揮発性メモリ素子及びその製造方法 Pending JP2008166759A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060136836A KR20080061764A (ko) 2006-12-28 2006-12-28 비휘발성 메모리 소자 및 그 제조 방법
KR1020070094901A KR100784803B1 (ko) 2007-09-18 2007-09-18 비휘발성 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
JP2008166759A true JP2008166759A (ja) 2008-07-17

Family

ID=39184166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007323842A Pending JP2008166759A (ja) 2006-12-28 2007-12-14 不揮発性メモリ素子及びその製造方法

Country Status (3)

Country Link
US (1) US7932551B2 (ja)
EP (1) EP1939934A3 (ja)
JP (1) JP2008166759A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143306A1 (ja) * 2009-06-12 2010-12-16 株式会社 東芝 不揮発性半導体記憶装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888755B2 (en) * 2002-10-28 2005-05-03 Sandisk Corporation Flash memory cell arrays having dual control gates per memory cell charge storage element
US7951669B2 (en) * 2006-04-13 2011-05-31 Sandisk Corporation Methods of making flash memory cell arrays having dual control gates per memory cell charge storage element
US8860124B2 (en) * 2009-01-15 2014-10-14 Macronix International Co., Ltd. Depletion-mode charge-trapping flash device
US8021949B2 (en) * 2009-12-01 2011-09-20 International Business Machines Corporation Method and structure for forming finFETs with multiple doping regions on a same chip
US8426923B2 (en) 2009-12-02 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate semiconductor device and method
US9385050B2 (en) * 2011-01-06 2016-07-05 Globalfoundries Inc. Structure and method to fabricate resistor on finFET processes
KR20140026148A (ko) * 2012-08-24 2014-03-05 에스케이하이닉스 주식회사 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법
CN104979362B (zh) * 2014-04-10 2019-11-19 三星电子株式会社 具有翅片式有源图案和栅极节点的半导体装置
US10424656B2 (en) * 2017-05-18 2019-09-24 Micron Technology, Inc. FinFETs with deposited fin bodies

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664582B2 (en) * 2002-04-12 2003-12-16 International Business Machines Corporation Fin memory cell and method of fabrication
US6787406B1 (en) * 2003-08-12 2004-09-07 Advanced Micro Devices, Inc. Systems and methods for forming dense n-channel and p-channel fins using shadow implanting
US7172943B2 (en) * 2003-08-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple-gate transistors formed on bulk substrates
US6876042B1 (en) * 2003-09-03 2005-04-05 Advanced Micro Devices, Inc. Additional gate control for a double-gate MOSFET
KR100578130B1 (ko) * 2003-10-14 2006-05-10 삼성전자주식회사 핀 전계효과 트랜지스터를 위한 다중 실리콘 핀 및 그형성 방법
JP2005243709A (ja) * 2004-02-24 2005-09-08 Toshiba Corp 半導体装置およびその製造方法
US7629640B2 (en) * 2004-05-03 2009-12-08 The Regents Of The University Of California Two bit/four bit SONOS flash memory cell
KR100621628B1 (ko) * 2004-05-31 2006-09-19 삼성전자주식회사 비휘발성 기억 셀 및 그 형성 방법
US7298004B2 (en) * 2004-11-30 2007-11-20 Infineon Technologies Ag Charge-trapping memory cell and method for production
KR100707200B1 (ko) * 2005-07-22 2007-04-13 삼성전자주식회사 핀-타입 채널 영역을 갖는 비휘발성 메모리 소자 및 그제조 방법
US7352018B2 (en) * 2005-07-22 2008-04-01 Infineon Technologies Ag Non-volatile memory cells and methods for fabricating non-volatile memory cells
KR100663366B1 (ko) * 2005-10-26 2007-01-02 삼성전자주식회사 자기 정렬된 부유게이트를 갖는 플래시메모리소자의제조방법 및 관련된 소자
EP1814123A1 (en) * 2006-01-26 2007-08-01 Samsung Electronics Co.,Ltd. Nand-type nonvolatile memory device having common bit lines and methods of operating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010143306A1 (ja) * 2009-06-12 2010-12-16 株式会社 東芝 不揮発性半導体記憶装置
US8779502B2 (en) 2009-06-12 2014-07-15 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory

Also Published As

Publication number Publication date
US7932551B2 (en) 2011-04-26
US20080157176A1 (en) 2008-07-03
EP1939934A2 (en) 2008-07-02
EP1939934A3 (en) 2010-01-13

Similar Documents

Publication Publication Date Title
US10741570B2 (en) Nonvolatile memory devices having single-layered gates and methods of fabricating the same
JP2008166759A (ja) 不揮発性メモリ素子及びその製造方法
JP3959165B2 (ja) 不揮発性半導体記憶装置
US9257446B2 (en) Semiconductor device and method of manufacturing same
JP2008034825A (ja) 不揮発性メモリ素子、その動作方法及びその製造方法
TWI491029B (zh) 可縮放閘邏輯非揮發性記憶體單元及陣列
JPH0567791A (ja) 電気的に書込および消去可能な半導体記憶装置およびその製造方法
JP2008160113A (ja) 不揮発性メモリ素子及びその動作方法
US20090053866A1 (en) Nonvolatile semiconductor memory device, method for driving the same, and method for fabricating the same
US20060180847A1 (en) Two-bit non-volatile memory devices including independently-controllable gate electrodes and methods for fabricating the same
US7839693B1 (en) Method of fabricating CMOS-compatible non-volatile memory cell with lateral inter-poly programming layer
JP3838692B2 (ja) 不揮発性記憶装置の製造方法
US7847336B2 (en) Method of fabricating NAND-type flash EEPROMS without field oxide isolation
US20180374924A1 (en) Semiconductor device and method of manufacturing same
TW201523882A (zh) 用於無接面細胞電晶體之堆疊記憶體陣列的結構和製造方法
KR20070111877A (ko) 비휘발성 메모리 집적 회로 장치 및 그 제조 방법
JP2009004638A (ja) 半導体記憶装置およびその製造方法
JP2006005354A (ja) スプリットゲート型のフラッシュメモリ素子及びその製造方法
KR20080061764A (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP2008182232A (ja) 不揮発性メモリ素子及びその動作方法
KR100599942B1 (ko) 플래시 메모리 셀 및 제조 방법
JP2007329473A (ja) フィンに傾斜した角度で伸張する制御ゲート電極を有する不揮発性メモリ素子
JP2011066038A (ja) 半導体記憶装置
TWI503927B (zh) 包含記憶體陣列的器件及其方法
JP3940758B2 (ja) 不揮発性半導体記憶装置