JP2008160797A - データ転送を行う回路及び方法並びにクロックパルスを利用する回路及び方法 - Google Patents
データ転送を行う回路及び方法並びにクロックパルスを利用する回路及び方法 Download PDFInfo
- Publication number
- JP2008160797A JP2008160797A JP2007243339A JP2007243339A JP2008160797A JP 2008160797 A JP2008160797 A JP 2008160797A JP 2007243339 A JP2007243339 A JP 2007243339A JP 2007243339 A JP2007243339 A JP 2007243339A JP 2008160797 A JP2008160797 A JP 2008160797A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- clock
- value
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Abstract
【解決手段】アナログクロック生成回路120は、周期的なアナログ波形形状を有するアナログクロック信号を生成する。クロックパルス生成回路150は、アナログクロック信号に応じて、アナログクロック信号の周期の1/Nの周期を有するクロックパルス信号を生成する。クロック同期回路130,140は、クロックパルス生成回路150で生成されたクロックパルス信号に同期して動作する。
【選択図】図1
Description
データ転送を行う回路であって、
可変電源電圧を生成する可変電源電圧生成回路と、
前記可変電源電圧の下で動作し、多値アナログ信号を生成して他の回路に送信する送信回路と、
前記可変電源電圧の下で動作し、前記多値アナログ信号を受信しAD変換して多値デジタル信号を生成する受信回路と、
前記可変電源電圧、又は、前記可変電源電圧に比例する電圧値を有する信号から、前記AD変換に使用される閾値電圧を生成して前記受信回路に供給する閾値電圧生成回路と、
を備える。
前記可変電源電圧が低下するほど周期が長くなる正弦波クロック信号を生成して前記送信回路及び前記受信回路に送信する正弦波クロック生成回路を備え、
前記送信回路及び前記受信回路は、前記正弦波クロック信号を受信し、前記正弦波クロック信号の周期の1/N(Nは2以上の値)の周期を有するクロックパルス信号をそれぞれ生成するとともに、前記クロックパルス信号に応じて動作を実行するものとしてもよい。
前記閾値電圧生成回路は、前記正弦波クロック信号のピーク電圧に基づいて前記閾値電圧を生成するものとしてもよい。
クロックパルスを利用する回路であって、
周期的なアナログ波形形状を有するアナログクロック信号を生成するアナログクロック生成回路と、
前記アナログクロック信号に応じて、前記アナログクロック信号の周期の1/N(Nは2以上の値)の周期を有するクロックパルス信号を生成するクロックパルス生成回路と、
前記クロックパルス信号に同期して動作するクロック同期回路と、
を備える。
前記クロックパルス信号の周期は、前記アナログクロック信号の周期の変更に応じて変更されるものとしてもよい。
第1と第2のクロック同期回路を含む複数の前記クロック同期回路を備えており、
前記クロックパルス生成回路は、各クロック同期回路毎に設けられているものとしてもよい。
前記第2のクロック同期回路は、前記第2のクロック同期回路のために設けられた第2のクロックパルス生成回路で生成された第2のクロックパルス信号に同期して動作し、前記多値アナログ信号を多値デジタル信号に変換する多値デジタル信号生成回路を備えるようにしてもよい。
A.装置の構成と動作
B.特定位相信号生成部の内部構成と動作
C.変形例
図1は、本発明の一実施例としてのコンピュータシステムの構成を示すブロック図である。このコンピュータシステムは、可変電圧/可変クロック生成回路110と、正弦波クロック生成回路120と、CPU130と、メモリ回路140とを備えている。
図10は、特定位相信号生成部152(図4)の内部構成の一例を示す説明図である。この特定位相信号生成部152は、上部ピーク検出部300と、下部ピーク検出部400と、比較器500と、PLL回路510と、制御部520と、OR回路530とを備えている。比較器500は、正弦波クロック信号Swaveと閾値電圧Ep/2とを比較して比較信号S110(図6(b)参照)を生成する。
なお、この発明は上記の実施例や実施形態に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、例えば次のような変形も可能である。
上記実施例では、下記の複数の特徴が互いに関連するものとしていたが、これらの特徴の一部のみを有する装置を任意に構成することが可能である。
(1)可変電源電圧Vvarの採用。
(2)可変クロック信号VCLKの採用。
(3)正弦波クロック信号Swaveの伝送と、正弦波クロック信号Swaveからの局所クロックパルス信号LCLKの生成。
(4)多値信号処理回路160の利用。
上記実施例では、正弦波クロック信号の周期(周波数)が可変であるものとしていたが、正弦波クロック信号の周期(周波数)が一定であるものとしてもよい。また、正弦波クロックの代わりに、正弦波以外の周期的なアナログ波形形状を有するアナログクロック信号を利用することも可能である。ここで、「アナログ波形形状」とは、矩形波でない曲線的な波形形状を意味する。なお、高調波ノイズを防止する観点からは、正弦波クロック信号を使用することが好ましい。
図1及び図8の例では、2つの回路ユニット(CPU130とメモリ回路140)内に設けられた多値信号処理回路160が、それぞれ多値アナログ信号生成回路162と多値デジタル信号生成回路164を備えており、2つの回路130,140のそれぞれが送信回路としても受信回路としても機能するものとしていた。但し、一般には、多値アナログ信号を他の回路に送信する送信回路内に多値アナログ信号生成回路162が設けられており、多値アナログ信号を受信して多値デジタル信号を生成する受信回路内に多値デジタル信号生成回路164が設けらていればよい。
図1〜図5及び図8に示す各回路の構成は単なる例示であり、各回路の内部構成や接続関係、設置位置等は任意に変更可能である。例えば、可変電圧/可変クロック生成回路110を可変電圧生成回路と可変クロック生成回路の2つに分離して実装してもよい。また、可変電圧/可変クロック生成回路110と正弦波クロック生成回路120を1つの回路(チップ)にまとめて実装してもよい。さらに、個々の多値信号処理回路160毎に局所クロック生成回路150を設ける代わりに、複数の多値信号処理回路160に共用される1つの局所クロック生成回路150を設けても良い。
上記実施例では、各種の信号が電気信号であるものとしていたが、光信号などの他の種類の信号を用いた装置にも本発明を適用可能である。
本発明による回路や装置は、携帯電話、携帯用パソコン、PDA等の携帯機器にも適用可能である。本発明を携帯機器に適用した場合には、上述した種々の効果(低消費電力、高周波ノイズ低減)が特に顕著である。同様に、本発明による回路や装置は、車両等の移動体にも適用可能であり、携帯機器に適用した場合と同様の効果を有する。
112…基準発振器
114…PLL回路
116…可変電圧生成回路
120…正弦波クロック生成回路(アナログクロック生成回路)
122…RAM
124…ラッチ
126…DA変換器
128…電圧増幅器
129…分周器
130…CPU
140…メモリ回路
150…局所クロック生成回路(クロックパルス生成回路)
152…特定位相信号生成部
154…PLL回路
156…閾値電圧生成部
158…ピーク電圧フィルタ
159…分電圧回路
160…多値信号処理回路
162…アナログ信号生成回路
164…デジタル信号生成回路
200…ピーク信号生成部
210…位相比較部
212…ループフィルタ
214…電圧制御発振器
216…分周器
300…上部ピーク検出部
320…カウンタ部
330…カウンタ記憶部
340…U演算値記憶部
350…乗算回路
360…U演算結果記憶部
370…比較部
400…下部ピーク検出部
410…インバータ
420…カウンタ部
430…カウンタ記憶部
440…演算値記憶部
450…乗算回路
460…演算結果記憶部
470…比較部
500…比較器
510…PLL回路
520…制御部
530…OR回路
700…携帯電話
710…制御回路
712…MPU
714…周辺回路
800…電動自転車
810…モータ/発電機
820…制御回路
830…充電池
Claims (17)
- データ転送を行う回路であって、
可変電源電圧を生成する可変電源電圧生成回路と、
前記可変電源電圧の下で動作し、多値アナログ信号を生成して他の回路に送信する送信回路と、
前記可変電源電圧の下で動作し、前記多値アナログ信号を受信しAD変換して多値デジタル信号を生成する受信回路と、
前記可変電源電圧、又は、前記可変電源電圧に比例する電圧値を有する信号から、前記AD変換に使用される閾値電圧を生成して前記受信回路に供給する閾値電圧生成回路と、
を備える回路。 - 請求項1記載の回路であって、更に
前記可変電源電圧が低下するほど周期が長くなる正弦波クロック信号を生成して前記送信回路及び前記受信回路に送信する正弦波クロック生成回路を備え、
前記送信回路及び前記受信回路は、前記正弦波クロック信号を受信し、前記正弦波クロック信号の周期の1/N(Nは2以上の値)の周期を有するクロックパルス信号をそれぞれ生成するとともに、前記クロックパルス信号に応じて動作を実行する、回路。 - 請求項2記載の回路であって、
前記正弦波クロック信号は、前記可変電源電圧に比例するピーク電圧を有し、
前記閾値電圧生成回路は、前記正弦波クロック信号のピーク電圧に基づいて前記閾値電圧を生成する、回路。 - 請求項1記載の回路を備える装置。
- 請求項4記載の装置であって、
前記装置は携帯機器である、装置。 - 請求項4記載の装置であって、
前記装置は移動体である、装置。 - データ転送方法であって、
可変電源電圧を生成する工程と、
前記可変電源電圧の下で動作する送信回路を用いて、多値アナログ信号を生成して他の回路に送信する工程と、
前記可変電源電圧の下で動作する受信回路を用いて、前記多値アナログ信号を受信してAD変換することによって多値デジタル信号を生成する工程と、
前記可変電源電圧、又は、前記可変電源電圧に比例する電圧値を有する信号から、前記AD変換に使用される閾値電圧を生成して前記受信回路に供給する工程と、
を備える方法。 - クロックパルスを利用する回路であって、
周期的なアナログ波形形状を有するアナログクロック信号を生成するアナログクロック生成回路と、
前記アナログクロック信号に応じて、前記アナログクロック信号の周期の1/N(Nは2以上の値)の周期を有するクロックパルス信号を生成するクロックパルス生成回路と、
前記クロックパルス信号に同期して動作するクロック同期回路と、
を備える回路。 - 請求項8記載の回路であって、
前記アナログクロック生成回路は、前記アナログクロック信号の周期を変更可能であり、
前記クロックパルス信号の周期は、前記アナログクロック信号の周期の変更に応じて変更される、回路。 - 請求項8又は9記載の回路であって、
第1と第2のクロック同期回路を含む複数の前記クロック同期回路を備えており、
前記クロックパルス生成回路は、各クロック同期回路毎に設けられている、回路。 - 請求項10記載の回路であって、
前記Nの値は、各クロックパルス生成回路毎に独立に設定可能である、回路。 - 請求項10記載の回路であって、
前記第1のクロック同期回路は、前記第1のクロック同期回路のために設けられた第1のクロックパルス生成回路で生成された第1のクロックパルス信号に同期して動作し、前記第2のクロック同期回路に転送すべきデジタル値を表す多値アナログ信号を生成する多値アナログ信号生成回路を備え、
前記第2のクロック同期回路は、前記第2のクロック同期回路のために設けられた第2のクロックパルス生成回路で生成された第2のクロックパルス信号に同期して動作し、前記多値アナログ信号を多値デジタル信号に変換する多値デジタル信号生成回路を備える、回路。 - 請求項8ないし12のいずれかに記載の回路であって、
前記アナログクロック信号は正弦波波形を有する、回路。 - 請求項8記載の回路を備える装置。
- 請求項14記載の装置であって、
前記装置は携帯機器である、装置。 - 請求項14記載の装置であって、
前記装置は移動体である、装置。 - クロックパルスを生成する方法であって、
(a)周期的なアナログ波形形状を有するアナログクロック信号を生成する工程と、
(b)前記アナログクロック信号に応じて、前記アナログクロック信号の周期の1/N(Nは2以上の値)の周期を有するクロックパルス信号を生成する工程と、
を備える方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007243339A JP5309511B2 (ja) | 2006-11-28 | 2007-09-20 | データ転送を行う回路及び方法、並びに、その回路を備える装置 |
US11/975,339 US8396112B2 (en) | 2006-11-28 | 2007-10-18 | Circuitry and method for transferring data, and circuitry and method utilizing clock pulses |
CN200710186989XA CN101192830B (zh) | 2006-11-28 | 2007-11-16 | 进行数据传输的电路和具有该电路的装置、数据传输方法 |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006319718 | 2006-11-28 | ||
JP2006319722 | 2006-11-28 | ||
JP2006319718 | 2006-11-28 | ||
JP2006319722 | 2006-11-28 | ||
JP2007243339A JP5309511B2 (ja) | 2006-11-28 | 2007-09-20 | データ転送を行う回路及び方法、並びに、その回路を備える装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008160797A true JP2008160797A (ja) | 2008-07-10 |
JP5309511B2 JP5309511B2 (ja) | 2013-10-09 |
Family
ID=39661132
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007243339A Expired - Fee Related JP5309511B2 (ja) | 2006-11-28 | 2007-09-20 | データ転送を行う回路及び方法、並びに、その回路を備える装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5309511B2 (ja) |
CN (1) | CN101192830B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106815173B (zh) * | 2017-02-10 | 2021-03-19 | 联想(北京)有限公司 | 一种数据发送和接收方法、装置及系统 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6354019A (ja) * | 1986-08-25 | 1988-03-08 | Hitachi Ltd | A/d・d/a変換装置 |
JPH04277931A (ja) * | 1991-03-05 | 1992-10-02 | Japan Radio Co Ltd | 適応識別レベル判定回路 |
JPH07142929A (ja) * | 1993-11-17 | 1995-06-02 | Kokusai Electric Co Ltd | ダイレクトディジタル方式シンセサイザ |
JPH0844465A (ja) * | 1994-05-26 | 1996-02-16 | Seiko Epson Corp | 消費電力を効率化した情報処理装置 |
JPH09116391A (ja) * | 1995-10-13 | 1997-05-02 | Pioneer Electron Corp | 受信機 |
JP2003204262A (ja) * | 2002-01-07 | 2003-07-18 | Fujitsu Ltd | 位相ロック・ループ回路 |
JP2003229920A (ja) * | 2002-02-01 | 2003-08-15 | General Res Of Electronics Inc | Fsk復調信号の中心レベル検出補正回路 |
JP2004355647A (ja) * | 1996-10-09 | 2004-12-16 | Fujitsu Ltd | 信号伝送システム |
JP2006050396A (ja) * | 2004-08-06 | 2006-02-16 | Sony Corp | 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5396240A (en) * | 1993-09-01 | 1995-03-07 | Maxtor Corporation | Missing pulse generator for gray code decoding |
US6473018B2 (en) * | 2000-04-13 | 2002-10-29 | Matsushita Electric Industrial Co., Ltd. | Delta sigma analog-to-digital converter |
-
2007
- 2007-09-20 JP JP2007243339A patent/JP5309511B2/ja not_active Expired - Fee Related
- 2007-11-16 CN CN200710186989XA patent/CN101192830B/zh not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6354019A (ja) * | 1986-08-25 | 1988-03-08 | Hitachi Ltd | A/d・d/a変換装置 |
JPH04277931A (ja) * | 1991-03-05 | 1992-10-02 | Japan Radio Co Ltd | 適応識別レベル判定回路 |
JPH07142929A (ja) * | 1993-11-17 | 1995-06-02 | Kokusai Electric Co Ltd | ダイレクトディジタル方式シンセサイザ |
JPH0844465A (ja) * | 1994-05-26 | 1996-02-16 | Seiko Epson Corp | 消費電力を効率化した情報処理装置 |
JPH09116391A (ja) * | 1995-10-13 | 1997-05-02 | Pioneer Electron Corp | 受信機 |
JP2004355647A (ja) * | 1996-10-09 | 2004-12-16 | Fujitsu Ltd | 信号伝送システム |
JP2003204262A (ja) * | 2002-01-07 | 2003-07-18 | Fujitsu Ltd | 位相ロック・ループ回路 |
JP2003229920A (ja) * | 2002-02-01 | 2003-08-15 | General Res Of Electronics Inc | Fsk復調信号の中心レベル検出補正回路 |
JP2006050396A (ja) * | 2004-08-06 | 2006-02-16 | Sony Corp | 無線通信システム、無線通信装置及び無線通信方法、並びにコンピュータ・プログラム |
Also Published As
Publication number | Publication date |
---|---|
CN101192830B (zh) | 2011-02-16 |
JP5309511B2 (ja) | 2013-10-09 |
CN101192830A (zh) | 2008-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10965297B1 (en) | Sigma-delta modulation quantization error reduction technique for fractional-N phase-locked loop (PLL) | |
US9531367B2 (en) | Pulse width modulation signal generation circuit and method | |
JP5142861B2 (ja) | 内部電圧発生回路 | |
CN106067787B (zh) | 一种应用于电荷泵系统的时钟产生电路 | |
JPWO2008020567A1 (ja) | A/d変換器 | |
US20110051779A1 (en) | Spread spectrum clock generating circuit | |
US20130259166A1 (en) | Data transmission apparatus, data reception apparatus, and data transmission method | |
US20090128198A1 (en) | Digital frequency synthesizer | |
CN102088285A (zh) | 时钟信号发生器 | |
US7961036B2 (en) | Internal voltage generation circuit | |
CN104601148A (zh) | 数字电压斜坡发生器 | |
US20120049903A1 (en) | Low noise charge pump | |
JP5309511B2 (ja) | データ転送を行う回路及び方法、並びに、その回路を備える装置 | |
JPH0946230A (ja) | D/aコンバータ | |
CN101039109B (zh) | 频谱扩展时钟控制装置及频谱扩展时钟发生装置 | |
US8552806B2 (en) | Apparatus for supplying clock and method thereof | |
US8396112B2 (en) | Circuitry and method for transferring data, and circuitry and method utilizing clock pulses | |
JP2009118449A (ja) | 高集積システムのためのクロックデータ復旧回路及び方法 | |
US7816965B2 (en) | Cooperation circuit | |
TWI506541B (zh) | 自回授亂數產生器及其自回授亂數產生方法 | |
JPH10322174A (ja) | 周波数逓倍回路 | |
CN103532694B (zh) | 时钟脉冲信号的倍频方法及装置 | |
CN104283569A (zh) | 信号解码电路 | |
TWI424305B (zh) | 時脈產生器、時脈產生方法、與行動通訊裝置 | |
JPH1069327A (ja) | クロック周期調節方法とその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130515 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5309511 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313135 |
|
SZ02 | Written request for trust registration |
Free format text: JAPANESE INTERMEDIATE CODE: R313Z02 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |