CN104601148A - 数字电压斜坡发生器 - Google Patents

Abstract

本发明涉及数字电压斜坡发生器。根据一些实施例，全数字斜坡发生器可以使用一串串联连接的延迟或基于数字到时间的电路来执行电压斜坡生成。因此，在一些实施例中，可以代替传统的运算放大器电路和弛张振荡器来生成用于DC到DC或直接时基DC到DC转换器的三角斜坡波形。延迟线的使用对于许多应用可以产生足够的分辨率。因此，在一些实施例中，时域技术可以提供更为数字的方法，该方法随处理技术而缩放并允许高速操作。基于逆变器和电容器的使用的设计可以随处理技术而缩放。在一些实施例中，解码器和驱动逻辑可以集成在电压斜坡生成中。

Description

数字电压斜坡发生器

背景技术

这大体上涉及电压斜坡的生成。

电压斜坡简单来说是在诸如生成脉冲宽度调制(PWM)信号之类的许多应用中有用的三角波形。脉冲宽度调制信号应用于包括功率管理和显示的广泛多样的应用中。

传统地，用于脉冲宽度调制信号的斜坡发生器采用电流源积分器。电流源积分器通常涉及使用具有校准值的模拟组件。此外，传统解决方案采用基于电流源、梯形电阻器等等的电压域转换器数模转换器。在这种情况下，斜坡的速度受限于解码器而且当生成很多位时很复杂。

附图说明

参考下面的附图对一些实施例进行描述。

图1是一个实施例的示意图。

图2是根据一个实施例的内插(interpolated)低等待时间延迟线或环形振荡器的示意图。

图3示出了斜坡发生器的另一个实施例。

图4示出了斜坡发生器的另一个实施例。

图5包括根据一个实施例的通过如图4所示的斜坡发生器在不同位置产生的波形。

图6是一个实施例的部分示意图。

图7是斜坡发生器的另一个实施例的示意图。

图8示出了根据一个实施例的开关DC到DC转换器。

图9示出了根据一个实施例的用于全数字DC到DC转换器或数字到时间转换中的波形。

图10是根据一个实施例的用于数字到时间转换器或数字DC到DC转换器的数字斜坡发生器的电路图。

图11示出了根据一个实施例的模数转换器。

图12示出了根据一个实施例的发射器。

图13是一个实施例的系统图。

图14是一个实施例的透视图。

具体实施方式

根据一些实施例，全数字斜坡发生器可以采用一串串联连接的延迟或基于数字到时间的电路来执行电压斜坡生成。因此，在一些实施例中，可以替换传统的运算放大器电路和张弛振荡器以生成用于DC到DC或直接时基DC到DC转换器的三角斜坡波形。对于许多应用，采用延迟线可以产生足够的分辨率。因此，在一些实施例中，时域技术可以提供更为数字的方法，该方法随处理技术而缩放并允许高速操作。基于逆变器和电容器的使用的设计可以随处理技术而缩放。在一些实施例中，解码器和驱动逻辑电路可以集成在电压斜坡生成中。

图1中，是根据一个实施例的电压斜坡发生器的示意图，其可以包括内插低等待时间延迟线或环形振荡器。无内插的延迟线提供整数门延迟(gate delay)。利用内插，延迟线可以提供分数门延迟。由于只用于内插低等待时间延迟线而没有用于环形振荡器的实施例，所以时钟输入以虚线示出。延迟线或环形振荡器10耦合到由一排并联电容器44构成的电容器加法网络42，其输出产生斜坡发生器的输出V_out，典型地为三角斜坡信号。

延迟线可以包括为减少延迟而加和在一起的多个并联连接的逆变器输出(参见例如图2中的逆变器18，36和34)。也可以采用包括延迟游标的其它技术。根据一些实施例，网络42可以包括多个电容器，为了模块化设计，每个电容器专用于延迟线的单个逆变器。

在一些实施例中，可以产生很高频率的脉冲宽度调制信号用于功率管理，包括10兆赫兹到1千兆赫兹范围内的信号。在较高频率下可以更容易抑制开关调节器中的噪声。但是，频率太高的话，会出现开关损耗。

因此，参考图2，示出了内插低等待时间延迟线10的一个实施例。根据一个实施例，其包括串联的11个逆变器12，14，16，18，20，22，24，26，28，30和32。然而，可以使用其它数量的串联连接的逆变器。每一级(12，14，16…)可以包括多个并联连接的逆变器。逆变器40分接在逆变器30的输出端，逆变器38分接在逆变器26的输出端，逆变器34分接在逆变器28的输出端，并且逆变器36分接在逆变器24的输出端。逆变器34和36被短路到逆变器18的输出端，而逆变器38和40被短路到逆变器20的输出端。

作为结果，内插延迟线可在一些实施例中实施。当来自时钟输入信号的时钟沿被传播通过延迟线时，每个电容器44输入端处的电压会改变，但具有延迟。

在没有外部时钟的系统中，可以实施环形振荡器。该振荡器可以是锁相环(PLL)或者延迟锁定环(DLL)结构的一部分。在一些实施例中，PLL或DLL结构可以是功率管理单元时钟发生器的一部分。因此，参考图3，延迟线10d可以包括多个位于例如图2中的串联连接的逆变器12-32的一个或多个之间的反馈线11。电容器加法网络42与图1相比可以不变。

在一些实施例中，内插延迟线可以是逆变器18的输出以及来自逆变器34和36的输出之间的排列的结果。注意，逆变器34和36接收从逆变器18的输入的前级接收其输入。因此，有三个逆变器的输出短路在一起。这三个逆变器中一个的输入来自前一级，这三个逆变器中的另一个的输入来自三级前，并且第三个逆变器的输入来自五级前。由于不需要特定数量的逆变器，所以任何数量的并联逆变器都可以用来产生内插的延迟。因而所发生的是，信号甚至在它原本转换之前就开始转换，这是因为它接收的是来自链中较上端的输入。通常来说，由于单元中的延迟，在信号沿线向下传播时，转换相继发生。例如，如果希望在逆变器24开始转换之前逆变器22触发，那么逆变器24触发并且逆变器26开始转换。当逆变器22开始转换时逆变器26输出开始转换。这导致延迟之间的内插并且允许对延迟的最终分辨率的调整。接着，在一些实施例中，当去除噪声时电压斜坡可以更为接近地模拟理想三角波，而在加法网络或DC到DC转换器的输出中没有这么多的滤波。

在一些实施例中可以作许多改进。如果由于先进的处理技术使得逆变器延迟足够好，那么在一些实施例中单个串联连接的逆变器的串就够了。

在一些实施例中利用延迟或数字时基电路来执行电压斜坡生成可以提供全数字斜坡。如果需要更精细的分辨率，那么可以采用各种其它技术。通常有三种观点。如果采用时钟输入那么就采用延迟线，并且如果没有时钟输入那么就采用环形振荡器。可以通过将延迟线或环形振荡器嵌入在PLL或DLL中来实现输出电压的第三个实施例中的精确谱控制，如图3所示。

因而，图4示出了一个简单的示例，对于小型电路，采用延迟线。节点A，B，C和D具有图5中所示的其输出。注意，每个输出相对于其前级延迟。电压输出(Vout)也在图5中示出。电容器一个接一个被时钟输入沿所充电。延迟单元的充电是具有受限斜率的平滑斜坡。波形的下降沿强制输出电压斜坡的下降。如果延迟被嵌入在环形振荡器或DLL中这会更好地工作，但通常来说，如果延迟长到足够跨越整数个周期，那么斜坡会保持。

延迟线的长度可以通过数字地禁用额外逆变器的方式(例如，利用打开或关闭逆变器16周围的旁路50的开关48)控制串联连接的逆变器线的长度来进行调整，如图6所示。开关48调整逆变器的数量，并且也可以通过调制电容性负载的驱动强度或者通过控制驱动同一节点的级数来控制延迟。一般来说，驱动同一节点的级数较少意味着内插较少并且延迟较长，而级数较多时内插较多而且延迟较短。也可以采用其它技术来调整内插和/或延迟。此外，在某一点处额外的级最终会消耗更多功率而不会产生更高的分辨率。

可以通过改变并联器件的数量，每个器件的驱动强度或者被驱动到的负载来对延迟或内插的量进行调整。

因而如图7所示，可以在斜坡发生器之间获取输出电压的地方进行交叉和内插，所述斜坡发生器由延迟线或环形振荡器10b、加法网络42b、以及并联连接的延迟线或环形振荡器10c和加法网络42c构成。时钟连接到斜坡发生器以及分数延迟单元52二者。在一个实施例中，分数延迟单元可以是具有一半延迟的内插单元。例如，如果两条线中每一条线的延迟都是x皮秒，并且由于处理限制或功率消耗而使得不能再低，那么电路设计允许甚至更低的延迟。如图7所示，两条延迟线之间的内插是通过将两条延迟线之间x皮秒的延迟置于单元52中来获得的。现在，由于在两条延迟线之间进行了内插，所以输出延迟小于x皮秒(并且理想是0.5x皮秒)。在一些实施例中，同样的原理可以扩展到两条以上的并行线以进一步减小延迟。

存在一些可以能够得益于斜坡发生器的特定具体实现。例如，常规(regular)切换DC到DC转换器可以采用如文中所述的斜坡发生器。在快速DC到DC转换器的常规控制环中，输入电压Vin映射成如图8所示的斜坡。图8示出了类似全集成电压调节器的应用。根据一个实施例，数字斜坡生成54可以提供斜坡信号到比较器56，该比较器56还接收输入电压Vin以产生如图所示的脉冲宽度调制(PWM)输出。

在常规模拟到DC转换器中具有比较器块，其中将输入与模拟斜坡进行比较并且输出是脉冲宽度调制信号。现在，能够数字地生成斜坡。

另一应用是全数字DC到DC转换器，例如，用于数字到时间的转换。如果采用全数字DC到DC转换，那么图10所示的命令字或输入电压就对构成加法网络42的电容器进行预充电。预充电斜坡发生器60产生比较器62的输出。比较器还接收零，进行比较，并输出PWM信号。

接着，斜坡相对于输入是可用的，而且占空比取决于逆变器的零交叉。这如图9所示。零交叉(图9中的顶部曲线)产生脉冲宽度调制输出中的脉冲(图9中的底部曲线)。代替将输入电压馈送到比较器，电容器的加法网络中的电容器被预充电到正确电压。

可以采用各种方式对加法网络中的电容器进行预充电。例如，可以采用二进制加权方案对电容器加法网络中的电容器进行预充电。作为另一个实施例，可以采用单独的电容性数模转换器对电容器进行预充电以产生Vin，如以上结合常规开关DC到DC转换器应用所描述的。

在二进制加权方案中，电容器可以具有相同的权重，但是可以利用组合网络中的滤波来改变权重。波形通过延迟并接着通过表现得像有限脉冲响应(FIR)滤波器的加权组合器。但是，例如，在模数转换器网络中，利用二进制加权电容器组，还能够将电容器输出和二进制电容器组或缩放电容器组进行组合。

第三个应用是用于模数转换器。对于单斜率模数转换器来说，几个二进制加权数字斜坡发生器可以与阻止输入时钟到达每个组的控制环级联，这样输入被分解为如图11所示。并联数字斜坡发生器组82，84和86变成调谐电路64。每个组包括接收输入电压Vin和数模转换电压V_dac的比较器66。AND(与)电路68接收比较器输出并且将其与时钟相“与”。输出被传到具有逆变器70，72和74以及具有电容器76，78和80的比较器加法网络的延迟线。每个相继组都通过电容器耦合到下一个组。

该电路对于数字DC到DC转换器的窗口模数转换器而言可能有用。在一个实施例中，每组中的电容器的值可以是1x，2x和4x值。具有电容性组合器的延迟元件的三个网络使它们的输出被组合。这在数据转换器或单斜率转换器中是有利的，其中提取最高有效位，接着是次高有效位，如此直到获得最低有效位。由于在某一时刻提取一位，所以每一位都具有相对于前一位和下一位的二进制权重。借助于二进制加权，这些组使得更容易执行位提取。

在一些实施例中，不需要每一组具有其应该具有的精确值。例如，由于处理误差或限制，组可以具有没有如所指定的那样精确的电容器。例如，组82可以具有1皮法的电容器，并且组84假定具有2皮法的电容器。但是假设他们实际是1.9皮法。可以采用内插进行调整以补偿电容器偏差(variation)。作为另一个示例，可以对驱动所述组的信号之间的时间延迟进行调整以补偿利用该调谐或调谐或校准电路64引起的误差，一旦知道需要什么补偿，该电路64就改变输入值进行自我补偿。因此，校准方案可以用于补偿处理偏差。校准方案可以利用已知技术在前台或后台中运行。

现在参考图12，对根据一个或多个实施例的发射器的框图进行讨论，该发射器可以采用功率放大器228和230中的斜坡发生器，功率放大器228和230利用了用于两路脉冲位置和脉宽调制异相的子范围(sub-ranging)。典型的异相调制器具有西塔θ分布，其是诸如典型的正交频分复用(OFDM)调制信号之类的Raleigh分布。当到脉宽调制器的输入的占空比由于谐波含量部分较低所以值较高时，典型的开关功率放大器具有较高的效率。作为结果，传统脉宽调制器(PWM)开关功率放大器(PA)多数时间运行在较低效率区域，所以降低了时间效率。图12的发射器200通过具有被驱动的多个功率放大器，例如主PA228和从过载PA230，而克服了该问题。两个功率放大器的信号通过相位映射而产生，如下所述。

如图12所示，发射器200包括用于生成提供到相位调制器212的较高频率本地振荡器(LO)信号的合成器210。相位调制器212利用Φ作为控制信号对LO信号进行相位调制以提供第一调制输出，该输出被分成四路并且提供给四个相位调制器214，216，218和220。相位调制器214接收-θ₁作为控制信号，相位调制器216接收+θ₁作为控制信号，相位调制器216接收-θ₂作为控制信号，并且相位调制器220接收+θ₂作为控制信号。相位调制器214和相位调制器216的相位调制输出被提供到第一数字脉宽调制(PWM)组合器222，并且相位调制器218和相位调制器220的相位调制输出被提供到第二数字脉宽调制(PWM)组合器224。第一PWM组合器222的输出是提供到主PA228的位置和脉宽调制的输出，并且第二PWM组合器224的输出是提供到过载PA230的脉冲位置和脉宽调制的输出。主PA228和过载PA的输出通过加法元件232被组合，该加法元件耦合到阻抗匹配网络234和用于作为OFDM信号进行传输的天线226。

图12的发射器200的架构图示出施加到传统两路脉冲位置和脉宽调制(PWM)异相功率放大器方案的子范围技术，其中Φ和θ被直接调制。θ的整个范围，或者接近整个范围被分成多于一个部分，使得每个功率放大器228和230都由具有相位θ₁和θ₂的单独调制信号来驱动。在一个或多个实施例中，基带数据信号以下述方式被分解用于图12所示的两个功率放大器实施例。基带数据信号表示为：

$\begin{array}{c}{y}_0\left(t\right)=\frac{A}{2}\cos (\mathrm{wt}+\mathrm{\φ}\left(t\right)-{\mathrm{\θ}}_1\left(t\right))+\frac{A}{2}\cos (\mathrm{wt}+\mathrm{\φ}\left(t\right)+{\mathrm{\θ}}_1\left(t\right))+\\ \frac{A}{2}\cos (\mathrm{wt}+\mathrm{\φ}\left(t\right)-{\mathrm{\θ}}_2\left(t\right))+\frac{A}{2}\cos (\mathrm{wt}+\mathrm{\φ}\left(t\right)+{\mathrm{\θ}}_2\left(t\right))\end{array}$

y₀(t)＝Acos(θ₁(t)cos(wt+φ(t))+Acos(0₂(t))cos(wt+φ(t))

在一个或多个实施例中，分解算法应该满足下列等式：

2cos(θ(t))＝cos(θ₁(t))+cos(θ₂(t))

其中，θ是异相方案的相位。通过利用θ₁和θ₂的适当选择，主PA228大部分或全部时间都是导通的，并且过载PA230仅偶尔用于服务任何需要的峰值功率。如图12所示的这种配置不需要，例如，射频(RF)移相器。在一个或多个实施例中，如图12所示，用于两个功率放大器配置的θ和θ₁和θ₂的一个可能映射如下：

对于θ＜60°，θ₂＝90°：

θ₁从90°到0°变动

cos(θ₁(t))＝2cosθ(t))

对于60°＜θ＜90°：

θ₁＝0°且θ₂是

cos(θ₂(t))＝2cos(θ(t))-1

两个单独驱动的功率放大器(主PA228和过载PA230)的输出端处的电流或功率通过功率组合技术在输出端处加和，该技术可以包括，但不限于利用无源元件的电流加和和RF功率组合，不过所要求保护的主题的范围在这个方面不受限制。θ到θ₁和θ₂的映射可以通过利用下面的任一个或多个技术来实现：修正坐标旋转数字计算机(CORDIC)算法直接产生θ₁和θ₂；通过利用查找表产生θ到θ₁和θ₂的映射；和/或利用反馈信号产生θ到θ₁和θ₂以避免调制角重叠期间的失真，不过所要求保护的主题的范围在这些方面不受限制。虽然图12的发射器200示出了两功率放大器示例，但是发射器200可以扩展为任意数量的功率放大器，具有用于动态范围的不同部分的不同P³WM驱动的功率放大器，并且所要求保护的主题的范围在这个方面不受限制。

现在参考图13，对根据一个或多个实施例的利用了图12的发射器的信息处理系统的框图进行讨论。图13的信息处理系统800可明确包含一个或多个如图1-12所示出和关于其所描述的任意网络元件和器件，其中更多或更少元件取决于具体设备或网络元件的硬件规格。虽然信息处理系统800代表几种类型的计算平台的一个实施例，但是信息处理系统800可以包括比图13所示的更多或更少的元件和/或不同布置的元件，并且所要求保护的主题的范围在这些方面不受限制。

在一个或多个实施例中，信息处理系统800可以包括应用程序处理器810和基带处理器812。应用程序处理器810可以用作通用处理器来运行信息处理系统800的应用程序和各种子系统。应用程序处理器810可以包括单核，或者可替换地，可以包括多个处理核，其中一个或多个核可以包括数字信号处理器或数字信号处理核。此外，应用程序处理器810可以包括设置在相同芯片上的图形处理器或协处理器，或者可替换地，耦合到应用程序处理器810的图形处理器可以包括单独、分立的图形芯片。应用程序处理器810可以包括诸如高速缓冲存储器之类的板上(on board)存储器，并且还可以耦合到诸如同步动态随机存取存储器(SDRAM)814和NAND闪存816之类的外部存储设备，该同步动态随机存取存储器(SDRAM)814用以在操作期间存储和/或执行应用程序，该NAND闪存816用以即便当信息处理系统800断电时也存储应用程序和/或数据。通常来说，信息处理系统800的任何存储设备都可以包括其上存储有指令的制造产品，所述指令使信息处理系统800的处理器执行该指令以全部或部分地实现文中所述的方法或过程。基带处理器812可以控制信息处理系统800的宽带无线电功能。基带处理器812可以将用于控制这种宽带无线电功能的代码存储在NOR闪存818中。基带处理器812控制用于调制和/或解调宽带网络信号的无线广域网(WWAN)收发器820，例如，用于通过Wi-Fi，LTE或WiMAX网络等进行通信，如文中所述。WWAN收发器820耦合到分别耦合到一个或多个天线824的一个或多个功率放大器822，所述天线824用于通过WWAN宽带网络发送和接收射频信号。基带处理器812还可以控制耦合到一个或多个合适天线828的无线局域网(WLAN)收发器826，并且该收发器826可以通过Wi-Fi，蓝牙和/或包含IEEE802.11a/b/g/n标准等的调幅(AM)或调频(FM)无线电标准进行通信。应该注意，这些仅仅是应用程序处理器810和基带处理器812的示例实现，并且所要求保护的主题的范围在这些方面不受限制。例如，SDRAM814，NAND闪存816和/或NOR闪存818中任何一个或多个可以包括其它类型的存储技术，诸如磁存储器，氧属化物存储器，相变存储器，或双向存储器，并且所要求保护的主题的范围在这个方面不受限制。

在一个或多个实施例中，应用程序处理器810可以驱动用于显示各种信息或数据的显示器830，并且还可以通过触摸屏832从用户接收触摸输入，例如通过手指或触控笔。环境光传感器834可以用于检测信息处理系统800所操作于的环境光的量，例如，以根据境光传感器834检测到的环境光的强度来控制显示器830的亮度或对比度。一个或多个摄像机836可以用于捕获由应用程序处理器810处理和/或至少暂时存储在NAND闪存816中的图像。此外，应用程序处理器可以耦合到陀螺仪838，加速计840，磁力计842，音频编码器/解码器(CODEC)844，和/或耦合到适当GPS天线848的全球定位系统(GPS)控制器846，以用于检测各种环境特性，包括信息处理系统800的位置、运动和/或方位。可替换地，控制器846可以包括全球导航卫星系统(GNSS)控制器。音频CODEC844可以耦合到一个或多个音频端口850，用于通过内部设备和/或通过外部设备提供麦克风输入和扬声器输出，所述外部设备通过音频端口850，例如通过耳机和麦克风插孔而耦合到信息处理系统。此外，应用程序处理器810可以耦合到一个或多个输入/输出(I/O)收发器852，以耦合到诸如通用串行总线(USB)端口、高清晰度多媒体接口(HDMI)端口、串行端口等等之类的一个或多个I/O端口854。此外，一个或多个I/O收发器852可以耦合到用于诸如安全数字(SD)卡或用户标识模块(SIM)卡之类的可选的可移除存储器的一个或多个存储器插槽856，不过所要求保护的主题的范围在这些方面不受限制。

现在参考图14，对根据一个或多个实施例的可选地可包括触摸屏的图13的信息处理系统900的等距视图进行讨论。图14示出了图13的信息处理系统800的示例实现，其明确具体化为蜂窝式电话，智能电话，或平板型设备等。信息处理系统900可以包括具有显示器830的外壳910，显示器830可以包括用于通过用户的一个或多个手指916和/或通过触控笔918接收触觉输入控制和命令的触摸屏832，用以控制一个或多个应用程序处理器810。外壳910可以容纳信息处理系统800的一个或多个元件，例如，一个或多个应用程序处理器810，一个或多个SDRAM814，NAND闪存816，NOR闪存818，基带处理器812，和/或WWAN收发器820。信息处理系统800还可以可选地包括物理致动区920，该物理致动区920可以包括用于通过一个或多个按钮或开关来控制信息处理系统的键盘或按钮。信息处理系统900还可以包括存储器端口或插槽856，用于接收诸如闪速存储器之类的非易失性存储器，例如，以安全数字(SD)卡或用户标识模块(SIM)卡的形式。可替换地，信息处理系统800还可以包括一个或多个扬声器和/或麦克风924以及连接端口854，该连接端口854用于将信息处理系统900连接到其它的电子设备、坞站、显示器、电池充电器等等。此外，信息处理系统800可以包括耳机或扬声器插孔928以及位于外壳910的一个或多个侧面上的一个或多个摄像机836。应该注意，图14的信息处理系统800在各种配置中可以包括比图示更多或更少的元件，并且所要求保护的主题的范围在这个方面不受限制。

下列项目和/或示例涉及进一步的实施例：

一个示例性实施例可以是一种装置，该装置包括数字延迟线和耦合到所述延迟线以输出斜坡波形的数字电容器加法网络。该装置还可以包括所述延迟线是环形振荡器。该装置还可以包括所述延迟线是内插延迟线。该装置可以包括所述延迟线是锁相环或延迟锁定环的一部分。该装置可以包括所述延迟线包括具有多个逆变器的逆变器串和调谐延迟的电路。该装置可以包括所述电路用于改变逆变器的数量。该装置可以包括至少两个并联连接的斜坡发生器和分数延迟单元。该装置可以包括耦合到所述电容器加法网络的比较器。该装置可以包括将输入耦合到所述延迟线的调谐电路，所述电路对该输入进行适配以考虑所述网络中的处理偏差。该装置可以包括预充电网络。该装置可以包括二进制加权方案。该装置可以包括天线，触摸屏和应用程序处理器。

另一个示例性实施例可以是一种方法，该方法包括生成多个延迟输出，使用电容器加法网络对所述输出加和，以及从所述加和的输出生成斜坡波形。该方法还可以包括使用环形振荡器来生成所述输出。该方法还可以包括使用内插延迟线来生成所述输出。该方法还可以包括调谐该延迟。该方法还可以包括通过改变内插延迟线中逆变器的数量来调谐延迟。该方法还可以包括使用将输入耦合到所述延迟线的调谐电路对该输入进行适配以考虑所述网络中的处理偏差。该方法还可以包括使用至少两个并联连接的斜坡发生器和分数延迟单元。该方法还可以包括对电容器加法网络进行预充电。

在另一示例性实施例中，一种装置包括包含内插延迟线或环形振荡器的器件，以及耦合到所述器件的电容性加法网络。该装置可以包括所述延迟线是锁相环或延迟锁定环的一部分。该装置可以包括所述延迟线包括具有多个逆变器的逆变器串和调谐延迟的电路。该装置可以包括所述电路用于改变逆变器的数量。该装置可以包括耦合到所述电容器加法网络的比较器。

本说明书所提及的“一个实施例”或“实施例”表示结合该实施例所描述的特定特征、结构或特性被包含在本公开内所包含的至少一个实施方式中。因此，措辞“一个实施例”或“在实施例中”的出现不一定指相同的实施例。此外，特定特征、结构或特性可以设定成其它适当的形式而不是所示的特定实施例，并且所有这些形式可以包含在本申请的权利要求的范围之内。

尽管对有限数量的实施例进行了描述，但是，本领域技术人员可以领会由此进行的多种修改和变型。其目的在于，所附权利要求涵盖落在本公开的真实精神和范围之内的所有这些修改和变型。

Claims (25)

1.一种装置，包括：

数字延迟线；和

耦合到所述延迟线以输出斜坡波形的数字电容器加法网络。

2.根据权利要求1的装置，其中所述延迟线是环形振荡器。

3.根据权利要求1的装置，其中所述延迟线是内插延迟线。

4.根据权利要求1的装置，其中所述延迟线是锁相环或延迟锁定环的一部分。

5.根据权利要求1的装置，其中所述延迟线包括具有多个逆变器的逆变器串和调谐延迟的电路。

6.根据权利要求5的装置，其中所述电路用于改变逆变器的数量。

7.根据权利要求1的装置，包括至少两个并联连接的斜坡发生器和分数延迟单元。

8.根据权利要求1的装置，包括耦合到所述电容器加法网络的比较器。

9.根据权利要求1的装置，包括将输入耦合到所述延迟线的调谐电路，所述电路对该输入进行适配以考虑所述网络中的处理偏差。

10.根据权利要求1的装置，包括预充电网络。

11.根据权利要求10的装置，包括二进制加权方案。

12.根据权利要求1的装置，包括天线、触摸屏和应用程序处理器。

13.一种方法，包括：

生成多个延迟输出；

使用电容器加法网络对所述输出加和；以及

从所述加和的输出生成斜坡波形。

14.根据权利要求13的方法，包括使用环形振荡器来生成所述输出。

15.根据权利要求13的方法，包括使用内插延迟线来生成所述输出。

16.根据权利要求13的方法，包括调谐该延迟。

17.根据权利要求16的方法，包括通过改变内插延迟线中逆变器的数量来调谐延迟。

18.根据权利要求16的方法，包括使用将输入耦合到所述延迟线的调谐电路对该输入进行适配以考虑所述网络中的处理偏差。

19.根据权利要求13的方法，包括使用至少两个并联连接的斜坡发生器和分数延迟单元。

20.根据权利要求13的方法，包括对电容器加法网络进行预充电。

21.一种装置，包括：

包含内插延迟线或环形振荡器的器件，以及

耦合到所述器件的电容性加法网络。

22.根据权利要求21的装置，其中所述延迟线是锁相环或延迟锁定环的一部分。

23.根据权利要求21的装置，其中所述延迟线包括具有多个逆变器的逆变器串和调谐延迟的电路。

24.根据权利要求23的装置，所述电路改变逆变器的数量。

25.根据权利要求21的装置，包括耦合到所述电容器加法网络的比较器。