JP2008158366A

JP2008158366A - プラズマディスプレイ装置

Info

Publication number: JP2008158366A
Application number: JP2006348744A
Authority: JP
Inventors: Michitaka Osawa; 大沢通孝
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2006-12-26
Filing date: 2006-12-26
Publication date: 2008-07-10
Also published as: US20080150837A1

Abstract

【課題】
高電圧の細幅パルスとこれに伴う低電圧の広幅パルスとからなる高発光効率が得られる維持放電駆動波形を用いて、大型のＰＤＰを良好に駆動できるプラズマディスプレイ装置を提供する。
【解決手段】
サステイン期間に維持放電電極間に印加されるサステインパルスを、ベースパルス(P2)と、このベースパルス(P2)の前縁部に重畳される重畳パルス(P1)で構成する。重畳パルス(P1)は、かつ維持放電を開始させるための電圧（Vp）と、壁電荷を形成して維持放電を停止させるための電圧（Vsu）との差電圧（Vdif）を持ち、かつ維持放電の開始から自己停止までの期間よりも短いパルス幅(T1)を持つ。またベースパルス(P2)は、上記T1とこのT1よりも大きいT2の和に等しいパルス幅(Ts)を持ち、かつ上記電圧（Vsu）を有する。
【選択図】図１

Description

本発明は、ＡＣ型（交流型）プラズマディスプレイパネルを用いた表示装置であるプラズマディスプレイ装置に係わり、プラズマディスプレイパネルの発光効率を向上するために、維持放電期間に、高電圧の細幅パルスとこれに続く低電圧の広幅パルスとで構成されたサステインパルスで、プラズマディスプレイパネルを駆動する駆動回路に関係する。

プラズマディスプレイパネル（Plasma Display Panel:以下、「ＰＤＰ」と略称する）、特に交流型（ＡＣ型）ＰＤＰにおいて、維持放電期間（サステイン期間）における放電効率を向上させるために、サステイン期間において走査電極（Ｙ電極）と共通電極（Ｘ電極またはサステイン電極）間に印加される放電維持パルス（サステインパルス）の波形について改良を為した技術が、例えば特許文献１に開示されている。

特許文献１に開示された維持放電パルスは、第１電圧パルスと第２電圧パルスで構成されている。第１電圧パルスは、放電を開始させるに十分な電圧レベルを有し、かつこの放電で形成された壁電荷による逆電界の発生によって、放電が自己停止に至る時間より短いパルス幅（例えば０．６μＳ程度）を有している（以下、「細幅パルス」という）。第２電圧パルスは、上記細幅パルスで発生した放電を継続できる電圧よりも低い電圧レベルを有し、かつ細幅パルスによる放電によって生成された空間電荷の一部が壁電荷として付着するようなパルス幅（例えば２〜３μＳ程度）を有している（以下、「広幅パルス」という）。

このようなサステインパルスを形成するための回路の一例が、例えば特許文献２に開示されている。特許文献２は、上記細幅パルスを発生させるために、その図７のように、直流電源ＳＶｐから、スイッチｐ１，コイルＬ，ＰＤＰが有する容量（以下、「パネル容量」と称する）Ｃｐａｎｅｌを直列接続の構成にすること、及びスイッチｐ１のオン時に、電源ＳＶｐからコイルＬを通じてパネル容量Ｃｐａｎｅｌを充電する共振動作で、サステイン電極に電源電圧ＳＶｐの２倍の電圧を発生させることを開示する。

特許第２８７６６８８号公報特開２００１−１３９１９号公報

特許文献１に記載の技術を例えば４２インチのＰＤＰに適用する場合、細幅パルス（例えば約１６０Ｖ，約０.５μＳ）を、パネル容量（４２インチのサステイン電極を垂直方向に２分割で約０．０５μＦ）に印加して、その間に放電電流（数十Ａピーク）を流すためには、立ち上がり時間０．１〜０．２μＳの間に、パネル容量を約１６０Ｖまで充電して、その後放電させなければならない。そのためには、オン／オフスピードが早い半導体スイッチが必要であり、実現が容易ではない。一般に、半導体は、オン／オフスピードが早くなる程耐電圧が低くなり、耐電圧１５０Ｖを越えるような高速大電流半導体素子は高価でありＩＣ化することも難しい。

一方、特許文献２では、コイルＬとパネル容量ＣｐａｎｅｌとでＬＣ直列共振回路を構成し、共振現象を利用して細幅パルスを形成しているが、この直列共振回路には、サステイン電極に存在する寄生抵抗Ｒが含まれる。実際のサステイン電極に寄生している寄生抵抗Ｒは、ＰＤＰが大型になればなるほど大きくなり、例えば４２インチパネルで数〜数十Ωあると考えられる。寄生抵抗Ｒが大きいと、ＬＣ直列共振回路のＱ（Quality factor：ωＬ／Ｒ）が小さくなり、例えば電圧値約１６０Ｖを有する細幅パルスを生成することが困難となる。従って、ＬＣ直列共振回路で細幅パルスを生成する技術は、例えば４２インチを越えるような大型のＰＤＰになる程、適用が難しくなる。

本発明は、上記課題に鑑みてなされたもので、その目的は、プラズマディスプレイ装置において、細幅パルスを用いて大型のＰＤＰを良好に駆動できる技術を提供することにある。

上記目的を達成するための本発明に係るプラズマディスプレイ装置は、細幅パルス（パルス幅ｔ１、電圧Ｖｐ）と広幅パルスの（パルス幅ｔ２、電圧Ｖｓｕ）とで構成されるサステインパルスを発生するために、電圧Ｖｓｕを持ち、かつパルス幅（ｔ１＋ｔ２）のベースパルスを発生するベースパルス発生部と、ベースパルスの前縁部に重畳される、電圧（Ｖｐ−Ｖｓｕ）持ち、かつパルス幅ｔ１の重畳パルスを発生する重畳パルス発生部を設けたことを特徴とするものである。

また上記重畳パルス生成部の基準電位を前記ベースパルス生成部の基準電位に対してフローティングさせてもよい。

これにより、重畳パルスの波高値電圧（Ｖｐ−Ｖｓｕ）を小さくすることができ、重畳パルスを高速動作可能な半導体スイッチ（例えば高速スイッチング用のＭＯＳトランジスタ）を用いて生成することが可能となる。従って、大型のＰＤＰであっても、ＬＣ直列共振回路を用いることなく、好適なサステインパルスを形成することができる。また波形発生に能動素子を用いることで制御可能となる為、動作の最適化のために波形を調整することも可能となる。

以上述べたように、本発明によれば、細幅パルスを用いて大型のＰＤＰを良好に駆動できる。

以下、本発明の実施形態について、図を用いて詳細に説明する。尚、全図において、共通な機能を有する部分には同一符号を付して示し、一度説明したものについては、煩雑さを避けるため、繰り返した説明を省略する。

まず、本実施形態の概要について、図１を用いて説明する。図１は、本発明によるプラズマディスプレイ装置のサステイン期間におけるＰＤＰの電圧駆動波形を説明する図である。

図１（ａ）に示す駆動波形は、サステインパルスとして、特許文献１で開示された細幅パルスと広幅パルスとを組み合せて構成した場合における電圧駆動波形である。かかるサステインパルスは、図１（ｃ）に示すように、細幅パルスＰ１’と広幅パルスＰ２’で構成される。細幅パルスＰ１’は、維持放電（サステイン放電ともいう）を開始させるに十分な高電圧Ｖｐを有する。更に、維持放電の開始から、維持放電で形成された壁電荷による逆電界の発生によって維持放電が自己停止までの期間より短いパルス幅ｔ１を有している。また広幅パルスＰ２’は、細幅パルスＰ１’で発生した維持放電を継続できる電圧よりも低く、かつ、維持放電によって生成された空間電荷の一部が壁電荷として付着するような低電圧Ｖｓｕを有する。更に広幅パルスＰ２’は、パルス幅ｔ１よりも長いパルス幅ｔ２を有している。なお、電圧Ｖｓは、維持放電を開始させるためにＰＤＰに印加される従来のサステインパルス（パルス幅ｔｓ：通常２〜３μＳ程度）の電圧レベルで、一般に、４２インチのＰＤＰでは、約１６０〜２２０Ｖ程度に設定される。

本実施形態では、図１（ｂ）に示すように、前記電圧駆動波形を、低電圧Ｖｓｕを有するパルス幅（ｔｓ＝ｔ１＋ｔ２）の広幅パルス（以下、「ベースパルス」と称する）Ｐ２と、このベースパルスＰ２の前縁部に重畳され、電圧（Ｖｐ−Ｖｓｕ）を持つとともにパルス幅ｔ１の細幅パルス（以下、「重畳パルス」と称する）Ｐ１とで構成する。なお、具体的回路の詳細については後述するが、ベースパルスＰ２に重畳パルスＰ１を重畳するためには、重畳パルスＰ１を生成する重畳パルス生成部の基準電位（仮想ＧＮＤ）は、ベースパルスＰ２を生成するベースパルス生成部の基準電位（ＧＮＤ）に対して、フローティングさせる必要がある。

広幅パルスであるベースパルスＰ２は、従来技術によるサステインパルスに略等しく、従来のサステイン回路で生成することができる。また、細幅パルスである重畳パルスＰ１は、その振幅電圧が電圧Ｖｐと電圧Ｖｓｕとの差電圧Ｖｄｉｆでよい。このため、重畳パルスＰ１の電圧レベルを十分小さくすることが可能である。従って、スイッチング速度の早い半導体素子を集積化したＩＣ技術を適用することができる。

上記したように、本実施例によれば、重畳パルスＰ１の波高値電圧（Ｖｄｉｆ＝Ｖｐ−Ｖｓｕ）を小さくすることができ、重畳パルスを半導体スイッチ（例えばＭＯＳトランジスタ）を用いて生成することでき、ＩＣ回路で構成することが可能となる。

なお、以下に述べる実施例では、図１（ｄ）に示すように、重畳パルスＰ１として、複数の細幅パルス列を用いる。ここでは、例えば一例としてパルス幅ｔ１ａ＝１００ｎＳ，ＩＣ化も可能となる振幅６０〜７０Ｖを有する細幅パルスを２個重畳する。しかし、本発明は、これに限定されるものではないことはいうまでもない。

発光効率は、特許文献１に記載の如く、パルス幅が狭くなる程向上する。しかし、パルス幅が狭いので、輝度が低下する恐れがある。そこで、本実施形態では、細幅パルスを複数個（ここでは２個）重畳して、放電を複数回（ここでは２回）引き起こし、輝度を従来とほぼ同等となるようにする。すなわち、複数個の細幅パルスを重畳することによって、発光効率の向上を図りながら、輝度を従来とほぼ同等とすることができる。

また、本実施例では、先頭の重畳パルスをベースパルスの先端（立ち上がりポイント）から所定時間ｔ０をおいて重畳させるようにすることもでき、放電形態をシステムの要望に合せ自由に設定できる。

次に、本発明による一実施例であるＡＣ型ＰＤＰを用いたプラズマディスプレイ装置（以下、「ＰＤＰ装置」と省略する）について説明する。なお、本実施例は、ＰＤＰの維持放電時における対をなすＹ電極とＸ電極からなるサステイン電極の駆動方法に係わるものである。従って、以下では、ＰＤＰを駆動するＰＤＰ周辺駆動部について説明するが、リセット期間やアドレス期間における駆動については概要を述べるに留め、維持放電の駆動に関して詳細に説明する。

図２は、本発明による実施例１に係わるＰＤＰ装置におけるＰＤＰ駆動部の模式ブロック構成図である。

図２に示すように、ＰＤＰ装置のＰＤＰ周辺駆動部は、ＰＤＰ１と、ＰＤＰ１をＹ電極３側から駆動する一方の維持放電駆動回路であるＹ駆動部６と、ＰＤＰ１をＸ電極４側から駆動する他方の維持放電駆動回路であるＸ駆動部７と、タイミング制御部８と、画像処理部９と、アドレス駆動部１０とを含んでなる。

ＰＤＰ１は、互いに対向して配置された前面板２Ｆと背面板２Ｒとからなる。前面板２Ｆは、対を成すサステイン電極（維持電極）を構成するＹ電極３とＸ電極４を複数備えている。プラズマディスプレイ装置としては、前面板２Ｆを通して発光した光を見ることになる。Ｙ電極３およびＸ電極４は、例えばガラス基板である前面板２Ｆの内面側に銀や銅などの金属電極とＩＴＯなどの透明電極がストライプ状に積層されて形成されたもので、それらの電極を覆うように誘電体（図示せず、ガラスを成分としている）が配置されている。

背面板２Ｒ上には、Ｙ電極３とＸ電極４に直交するようにアドレス電極（以下、「Ａ電極」と称する）５が形成されている。

そして、対をなすサステイン電極（Ｙ電極３とＸ電極４）と各Ａ電極５との交点部分にそれぞれ画素となる図示しない表示セルが形成されている。

タイミング制御部８は、図示しない同期信号抽出回路からの同期信号に基づいて、種々のタイミング信号を生成する。種々のタイミング信号としては、例えば、アドレス期間のＹ電極走査（スキャン）に合せてＡ電極を制御するアドレス電極制御信号（以下、「Ａ電極制御信号」と称する）８５や、アドレス期間におけるスキャンを指示するスキャン制御信号８３，維持放電駆動を行わせるサステイン制御信号などを生成する。サステイン制御信号には、ベースパルスＰ２の生成を制御するベースパルス制御信号８１ｙ，７１ｘや重畳パルスＰ１の生成を制御する重畳パルス制御信号８２ｙ，７２ｘなどが含まれる。

一方の維持放電駆動回路であるＹ駆動部６は、Ｙ電極に印加するベースパルスＰ２を生成するベースパルス生成部であるＹサステイン回路６１と、重畳パルスＰ１を生成する重畳パルス生成部であるＹ重畳パルス生成回路６２と、スキャン回路６３とを含んでなる。

スキャン回路６３は、タイミング制御部８からのスキャン制御信号８３に基づき、アドレス期間にＹ電極３のスキャン（走査）を行う。

Ｙサステイン回路６１は、タイミング制御部７からのベースパルス制御信号８１ｙを受けて、サステイン期間にＹ電極３を維持放電駆動するベースパルスＰ２を生成する。

また、Ｙ重畳パルス生成回路６２は、タイミング制御部７からの重畳パルス制御信号８２ｙを受けて、重畳パルスＰ１を生成し、図１（ｄ）に示すように、ベースパルスＰ２の前縁部に生成した重畳パルスＰ１を重畳する。Ｙ重畳パルス生成回路６２の基準電位（仮想ＧＮＤ）は、重畳パルスＰ１をベースパルスＰ２に重畳するため、Ｙサステイン回路６１の基準電位（基準ＧＮＤ）に対してフローティングされている（詳細は後述する）。

他方の維持放電駆動回路であるＸ駆動部７は、Ｘ電極に印加するベースパルスＰ２を生成するベースパルス生成部であるＸサステイン回路７１と、重畳パルスＰ１を生成する重畳パルス生成部であるＸ重畳パルス生成回路７２とを含んでなる。

Ｘサステイン回路７１は、タイミング制御部７からのベースパルス制御信号８１ｘを受けて、サステイン期間にＸ電極４を維持放電駆動するベースパルスＰ２を生成する。

また、Ｘ重畳パルス生成回路７２は、タイミング制御部７からの重畳パルス制御信号８２ｘを受けて、重畳パルスＰ２を生成し、図１（ｄ）に示すように、ベースパルスＰ２の前縁部に生成した重畳パルスＰ１を重畳する。Ｘ重畳パルス生成回路７２の基準電位（仮想ＧＮＤ）もまた、重畳パルスＰ１をベースパルスＰ２に重畳するため、Ｘサステイン回路７１の基準電位（基準ＧＮＤ）に対してフローティングされている（詳細は後述する）。

画像処理回路９は、入力された画像データ（図示せず）の１フィールドデータを複数のサブフィールドデータに変換する。そして、変換したサブフィールドデータをタイミング制御部８からのＡ電極制御信号８５に基づいて、アドレス駆動部１０に供給する。

アドレス駆動部１０は、画像処理部９からの信号をＹ駆動部６のスキャン回路６３によるスキャン（行走査）に同期して、サステイン期間に点灯させるべき表示セルに対応したＡ電極５にアドレスパルス（図示せず）を印加する。

次に、図３，図４と図５を用いて、図１（ｄ）に示した発光効率を高める維持放電駆動波形を生成するための駆動回路であるＹ駆動部６とＸ駆動部７の一実施例について説明する。

図３は、本実施例によるＹ駆動部の要部を模式的に示した回路構成図、図４は、本実施例によるＸ駆動部の要部を模式的に示した回路構成図、図５は、本実施例における駆動回路の動作を説明するための各部のタイミング波形および出力波形である。

なお、図３，図４では、分かり易くするために、各回路の出力段のみ図示している。また、図３のスキャン回路は、各Ｙ電極を駆動するために、Ｙ電極数と同数の出力段を有するが、ここでは、便宜上２つの出力段のみを示し、その動作については、一つの出力段（ここでは、トランジスタＱ６３１，Ｑ６３２からなる出力段）を用いて説明する。また、サステイン期間におけるＹ駆動部６とＸ駆動部７の動作は、同じであり、以下では、ＰＤＰ１をＹ電極側から駆動する場合における駆動回路の動作について説明する。

図３に示すように、ベースパルスを生成するＹサステイン回路６１は、電源ＰＷ６１８（電源電圧Ｖｓｕ）と、電力回収回路６１６と、スイッチ用のトランジスタＱ６１１，Ｑ６１２とを含んでなる。また、重畳パルスを生成するＹ重畳パルス生成回路６２は、フローティングした電源ＰＷ６２８（Ｙ重畳パルス生成回路６２の仮想ＧＮＤに対する電源電圧Ｖｄｉｆ）と、スイッチ用のトランジスタＱ６２１，６２２とを含んでなる。また、アドレス期間に走査（スキャン）を行うスキャン回路６３は、フローティングした電源ＰＷ６３８（スキャン回路６３の仮想ＧＮＤに対する電源電圧Ｖｓｃａｎ）と、スイッチ用のトランジスタＱ６３１，Ｑ６３２、Ｑ６３３，Ｑ６３４，…とを含んでなる。そして、各スイッチ用のトランジスタには、同一符番のダイオードが形成されている。

同様に、図４に示すように、ベースパルスを生成するＸサステイン回路７１は、電源ＰＷ７１８（電源電圧Ｖｓｕ）と、電力回収回路７１６と、スイッチ用のトランジスタＱ７１１，Ｑ７１２とを含んでなる。また、重畳パルスを生成するＸ重畳パルス生成回路７２は、フローティングした電源ＰＷ７２８（Ｘ重畳パルス生成回路７２の仮想ＧＮＤに対する電源電圧Ｖｄｉｆ）と、スイッチ用のトランジスタＱ７２１，７２２とを含んでなる。そして、各スイッチ用のトランジスタには、同一符番のダイオードが形成されている。

なお、フローティングした電源は、例えば、絶縁トランス（図示せず）の２次巻線に得られる高周波パルスを整流することにより、容易に実現することができる。

電力回収回路６１６／７１６は、周知の電力回収回路で構成され、ベースパルスＰ２の立ち上がり時に、以前回収しておいた電力でＰＤＰ１のパネル容量を充電するとともに、ベースパルスＰ２の立ち下がり時に、ＰＤＰ１のパネル容量に充電されている電力を回収するものである。

スキャン回路６３は、サステイン期間では、単なるスルー回路であり、ＰＤＰ１に電流が流れる場合には、ダイオードＤ６３１，Ｄ６３３，…を通って電流が流れ、ＰＤＰ１から電流が流れ込む場合には、下側のトランジスタＱ６３１，Ｑ６３３，…がオンして、Ｙ重畳パルス生成回路６２，Ｙサステイン回路６１に流れ込む（詳細は後述する）。

また、重畳パルス生成回路６２，７２は、重畳パルスを生成しない期間においては、スキャン回路６３と同様に、サステイン回路６１，７１からＰＤＰ１に電流が流れる場合には、ダイオードＤ６２１，Ｄ７２１を通って電流が流れ、ＰＤＰ１から電流が流れ込む場合には、下側のトランジスタＱ６２１，Ｑ７２１がオンするようになっている（詳細は後述する）。

次に、図５を用いて、ベースパルスＰ２の前縁部に重畳パルスを重畳させる回路動作について説明する。最初に、ベースパルス生成について述べ、その後に重畳パルス生成について述べる。

図５において、ＰＤＰ１をＸ電極側から維持放電駆動する期間が時刻Ｔ_０で終わると、スキャン回路６３のトランジスタＱ６３１，Ｙ重畳パルス生成回路６２のトランジスタＱ６２１，Ｙサステイン回路６１のトランジスタＱ６１１がオフされる。そして、所定の休止期間をおいて、時刻Ｔ_１で次のＰＤＰ１をＹ電極側から維持放電駆動する期間に移る。Ｙ電極側から維持放電駆動する期間に移ると、まず、Ｘ重畳パルス生成回路７２のトランジスタＱ７２１とＸサステイン回路７１のトランジスタＱ７１１がオンし、ＰＤＰ１のＸ電極がＧＮＤ電位に接地される。そして、電力回収回路６１６からＹ重畳パルス生成回路６２のダイオードＤ６２１，スキャン回路６３のダイオードＤ６３１を通って電流が流れ、ＰＤＰ１の図示しないパネル容量が充電される。パネル容量がほぼ充電された時刻Ｔ_２でサステイン回路６１の上側スイッチであるトランジスタＱ６１２がオンし、時刻Ｔ_３に至るまでＰＤＰ１に電源ＰＷ６１８の電源電圧Ｖｓｕが印加される。時刻Ｔ_３になると、トランジスタＱ６１２がオフし、また、Ｙ重畳パルス生成回路６２のトランジスタＱ６２１とスキャン回路６３のトランジスタＱ６３１がオンして、今度は、電力回収回路６１６はＰＤＰ１からパネル容量に蓄積された電力を回収する。そして、電力が回収され、ＰＤＰ１のＹ電極電位がほぼ０Ｖとなる時刻Ｔ_４でトランジスタＱ７２１，Ｑ７１１がオフする。このような動作により、Ｙ電極には、Ｙサステイン回路６１の出力波形、すなわち、ベースパルスＰ１が印加される。この後、所定の休止期間をおいて、時刻Ｔ_５で、トランジスタＱ６３１，Ｑ６２１，Ｑ６１１がオンして、Ｙ電極が接地され、ＰＤＰ１をＸ電極側から維持放電駆動する期間に移行する。

次に、重畳パルスＰ２の生成について説明する。

時刻Ｔ_２でＹサステイン回路６１のトランジスタＱ６１２がオンし、ＰＤＰ１に電圧Ｖｓｕが印加された後、所定期間ｔ０をおいて、Ｙ重畳パルス生成回路６２の上側スイッチのトランジスタＱ６２２が時間ｔ１ａの間オンする。トランジスタＱ６２２がオンすると、フローティング電源ＰＷ６２８の電源電圧Ｖｄｉｆの振幅を有する重畳パルスＰ２がＹ重畳パルス生成回路６２から出力される。この重畳パルスは、Ｙサステイン回路６１から出力されるベースパルスＰ１に加算（重畳）されて、振幅（Ｖｓｕ＋Ｖｄｉｆ）＝Ｖｐを有する高電圧の細幅パルスとされる。この動作は、インターバルｔ１ａをおいて、再び繰り返され、本実施例では、パルス幅ｔ１ａを有する重畳パルスが２回生成される。

以上述べたように、本実施例によれば、サステイン回路（６１，７１）でベースパルスＰ１を生成し、サステイン回路（６１，７１）の出力ライン上に設けられ、フローティングした重畳パルス生成回路で重畳パルスＰ２を生成し、ベースパルスＰ１の前縁部に重畳パルスＰ２を加算（重畳）することにより、図１（ｄ）に示す高発光効率な駆動波形を生成することができる。

低電圧な重畳パルスは、高速動作が可能な半導体素子を使えるようになるだけでなくＩＣ化が可能な６０〜７０Ｖ程度とすることができる。

実施例１では、Ｙ駆動部において、重畳パルス生成回路をスキャン回路とは別に設けたが、本発明はこれに限定されるものではない。

本発明によれば、重畳パルス生成回路で生成する重畳パルスの振幅（波高値）を、ＩＣ化が可能な６０〜７０Ｖ程度とすることができる。従って、これとほぼ同等の電圧値のフローティング電源を有するスキャン回路で重畳パルスを生成するようにしてもよい。

図６は、実施例２によるＹ駆動部の要部を模式的に示した回路構成図である。なお、図３と同一な機能を有する要素には同一な符号を付して示し、その反復する説明を省略する。

本実施例では、図６に示すように、Ｙ駆動部６Ａは、Ｙサステイン回路６１と、スキャン回路６３Ａとからなる。

スキャン回路６３Ａは、図３で述べたスキャン機能に加え、重畳パルス生成機能を備えている。そのため、スキャン用のフローティング電源ＰＷ６３８と、重畳パルス生成用のフローティング電源ＰＷ６４８とを有し、更に、これらを切り替えるスイッチＳＷ６４１とＳＷ６４２とを有している。すなわち、スキャンパルス生成の場合には、ＳＷ６４１を閉じて、仮想ＧＮＤに対して電源電圧Ｖｓｃａｎを有する電源ＰＷ６３８を用い、スキャンパルス（図示せず）を生成し、ＰＤＰ１に供給する。また、重畳パルス生成の場合には、ＳＷ６４２を閉じて、仮想ＧＮＤに対して電源電圧Ｖｄｉｆを有する電源ＰＷ６４８を用い、図３の重畳パルス生成回路と同様に、各出力トランジスタ（例えば、Ｑ６３１，Ｑ６３２，Ｄ６３１，Ｄ６３２）を制御して、重畳パルスを生成し、Ｙサステイン回路６１で生成したベースパルスの前縁部に加算（重畳）し、ＰＤＰ１に供給する。

なお、電圧Ｖｄｉｆと電圧Ｖｓｃａｎとを同一にできる場合には、フローティング電源を統合し、一つのフローティング電源で、スキャンパルスおよび重畳パルスを生成するようにしてもよい。

本発明によるプラズマディスプレイ装置のサステイン期間におけるＰＤＰの電圧駆動波形を説明する図である。実施例１に係わるＰＤＰ装置におけるＰＤＰ駆動部の模式ブロック構成図である。実施例１によるＹ駆動部の要部を模式的に示した回路構成図である。実施例１によるＸ駆動部の要部を模式的に示した回路構成図である。実施例１における駆動回路の動作を説明するための各部のタイミング波形および出力波形である。実施例２によるＹ駆動部の要部を模式的に示した回路構成図である。

符号の説明

１…ＰＤＰ、２Ｆ…前面板、２Ｒ…背面板、３…Ｙ電極、４…Ｘ電極、５…Ａ電極、６…Ｙ駆動部、７…Ｘ駆動部、８…タイミング制御部、９…画像処理部、１０…アドレス駆動部、６１…Ｙサステイン回路、６２…Ｙ重畳パルス生成回路、６３…スキャン回路、７１…Ｘサステイン回路、７２…Ｘ重畳パルス生成回路、８１…ベースパルス制御信号、８２…重畳パルス制御信号、８３…スキャン制御信号、８５…Ａ電極制御信号、６１６…電力回収回路、Ｑ６１１，６１２…トランジスタ、Ｄ６１１，６１２…ダイオード、ＰＷ６１８…電源、Ｑ６２１，６２２…トランジスタ、Ｄ６２１，６２２…ダイオード、ＰＷ６２８…電源、Ｑ６３１〜６３４…トランジスタ、Ｄ６３１〜６３４…ダイオード、ＰＷ６３８…電源、７１６…電力回収回路、Ｑ７１１，７１２…トランジスタ、Ｄ７１１，７１２…ダイオード、ＰＷ７１８…電源、Ｑ７２１，７２２…トランジスタ、Ｄ７２１，７２２…ダイオード、ＰＷ７２８…電源、

Claims

プラズマディスプレイ装置において、
対を成す維持電極間に所定の時間間隔で交互に極性の異なる駆動電圧を印加して維持放電を行うＡＣ型プラズマディスプレイパネルと、
維持放電期間に前記ＡＣ型プラズマディスプレイパネルを交互に駆動するための駆動電圧を前記維持電極に印加する維持放電駆動回路とを備え、
前記維持放電駆動回路が出力する駆動電圧の波形は、第１電圧パルスと、第２電圧パルスとを含み、
前記第１電圧パルスは、前記維持放電を開始させるための第１電圧と、第１パルス幅を有し、
前記第２電圧パルスは、前記第１電圧よりも低く、前記維持放電を停止させるための第２電圧と、前記第１パルス幅よりも大きい第２パルス幅を有し、
前記維持放電駆動回路は、前記第２電圧を有し、かつ前記第１パルス幅と第２パルス幅との合計に対応するベースパルス発生するベースパルス発生部と、
前記第１電圧レベルと前記第２電圧との差に対応する電圧を有し、かつ前記第１パルス幅の重畳パルスを生成し、前記ベースパルスの前縁部に前記重畳パルスを重畳する重畳パルス生成部と、を含むことを特徴とするプラズマディスプレイ装置。
前記前記第１パルス幅は、前記維持放電の開始から自己停止までの時間よりも短く、前記第２電圧は、壁電荷を形成することで前記維持放電を停止するのに必要な電圧であることを特徴とするプラズマディスプレイ装置。
前記重畳パルス生成部の基準電位が、前記ベースパルス生成部の基準電位に対してフローティングされていることを特徴とする請求項１に記載のプラズマディスプレイ装置。
前記重畳パルス生成部で形成する重畳パルスが複数のパルスで構成されることを特徴とする請求項１または２に記載のプラズマディスプレイ装置。
前記ベースパルス発生部及び前記重畳パルス生成部が、能動素子を含んで構成されることを特徴とする請求項１に記載のプラズマディスプレイ装置。