JP2008148047A - 浮動アクティブリアクタ - Google Patents
浮動アクティブリアクタ Download PDFInfo
- Publication number
- JP2008148047A JP2008148047A JP2006333503A JP2006333503A JP2008148047A JP 2008148047 A JP2008148047 A JP 2008148047A JP 2006333503 A JP2006333503 A JP 2006333503A JP 2006333503 A JP2006333503 A JP 2006333503A JP 2008148047 A JP2008148047 A JP 2008148047A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- impedance
- signal output
- phase
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
【課題】用いるオペアンプ数が少なく、内部回路構成を大幅に簡素化した浮動アクティブリアクタを提供する。
【解決手段】 第1及び第2入力端子1、2間に接続された第1乃至第4インピーダンス素子3(1)〜3(4)の直列回路3、第1及び第2電圧フォロワ4、5、それらの出力端に直列接続した低抵抗値の抵抗素子6、7で構成され、直列回路3は両側に配置の第1及び第4インピーダンス素子3(1)、3(4)と中間に配置の第2及び第3インピーダンス素子3(2)、3(3)のいずれか一方を等低抵抗値の抵抗素子に、他方を同種の素子で等リアクタンス値のリアクタ素子にし、第1電圧フォロワ5は入力端を第1移相信号出力端bに、出力端を抵抗素子6を通して第1入力端子1に接続し、第2電圧フォロワ6は入力端を第2移相信号出力端cに、出力端を抵抗素子7を通して第2入力端子2に接続し、第1、第2入力端子1、2間に信号電圧を供給すると第1、第2入力端子1、2間に浮動アクティブリアクタが形成される。
【選択図】図1
【解決手段】 第1及び第2入力端子1、2間に接続された第1乃至第4インピーダンス素子3(1)〜3(4)の直列回路3、第1及び第2電圧フォロワ4、5、それらの出力端に直列接続した低抵抗値の抵抗素子6、7で構成され、直列回路3は両側に配置の第1及び第4インピーダンス素子3(1)、3(4)と中間に配置の第2及び第3インピーダンス素子3(2)、3(3)のいずれか一方を等低抵抗値の抵抗素子に、他方を同種の素子で等リアクタンス値のリアクタ素子にし、第1電圧フォロワ5は入力端を第1移相信号出力端bに、出力端を抵抗素子6を通して第1入力端子1に接続し、第2電圧フォロワ6は入力端を第2移相信号出力端cに、出力端を抵抗素子7を通して第2入力端子2に接続し、第1、第2入力端子1、2間に信号電圧を供給すると第1、第2入力端子1、2間に浮動アクティブリアクタが形成される。
【選択図】図1
Description
本発明は、浮動アクティブリアクタに係り、特に、キャパシタ、抵抗、オペアンプからなる構成要素を組み合わせて構成するか、または、インダクタ、抵抗、オペアンプからなる構成要素を組み合わせて構成することにより、一対の入力端子間に浮動アクティブリアクタが形成される浮動アクティブリアクタに関し、それらのリアクタ値を連続可変にすることが可能な浮動アクティブリアクタに関する。
一般に、集中定数形フィルタにおいて、そのカットオフ周波数や帯域幅等を変更した場合、使用されるキャパシタ素子のキャパシタンス値及び/またはインダクタ素子のインダクタンス値を、切替ることによって変化させたり、連続的に可変させたりすることによって行っている。このようなキャパシタ素子及びインダクタ素子のリアクタンス値の変更は、それらの素子の一端が接地接続された状態で使用される素子に限らず、浮動状態で使用されるこれらの素子についても同様にそのリアクタンス値を可変できる構成にする必要がある。
ところで、キャパシタンス値を可変できるキャパシタ素子については、比較的大容量(数nF)の容量変化範囲を有する可変容量ダイオードが利用できることから、多くの用途に対応することができるが、そえよりも大きな容量変化に対応させるためには、アクティブキャパシタを利用することが可能である。しかしながら、インダクタ素子については、可変容量ダイオードのようにフィルタの並列アームや直列アームに簡単に使用する個別の素子が存在していないので、これに代わるものとして種々のアクティブインダクタが用いられている。
この場合、一端接地形素子、浮動形素子に係りなく、アクティブリアクタを実現する手段としては、通常、GICと呼ばれるインピーダンス変換器あるいはジャイレータを用いることが知られており、その具体的内容については、例えば、次の文献、「柳沢 健 監訳、金井 元 他訳“アナログフィルタの設計”、479頁〜496頁、秋葉出版、1986年2月」に示されている。この内容によれば、GICは、4つの直列接続されたインピーダンス素子Z1、Z2、Z3、Z4及び負荷インピーダンスZ5と、2つのオペアンプとを組み合わせて構成したアクティブ回路であって、その入力インピーダンスが(Z1・Z3・Z5)/(Z2・Z4)となることを利用して種々のインピーダンスを形成することができるものである。
例えば、一端接地形素子を得たい場合には、インピーダンス素子Z2またはZ4のいずれかをキャパシタ素子とし、他のすべてのインピーダンス素子を抵抗素子とすれば、等価的に一端接地形のインダクタ素子が得られる。そして、このGICの性質を利用して浮動インダクタ素子を得るには、このGIC(以下、これを第1GICという)と同一構成のもう一つのGIC(以下、これを第2GICという)を用意し、第1GICにおける負荷インピーダンスZ5の接地接続部を切り離すとともに、第2GICにおける負荷インピーダンスZ5を切り離し、その切り離し部分に第1GICにおける負荷インピーダンスZ5の切り離し部分を接続することにより、第1GICにおける負荷インピーダンスZ5第1及び第2GICの浮動形共通負荷としている。このような構造にすれば、第及び第2GICの入力端子間に浮動アクティブインダクタを得ることができるものである。
しかしながら、このような浮動アクティブインダクタは、実質的に2つのGICを用いていることから、その回路構成がかなり複雑なものであるだけでなく、4つのオペアンプを必要とすることから、安価な製造が難しいという不具合を有するものである。
この他に、ジャイレータを用いてアクティブインダクタを得る手段は、前記GICに酷似した回路であり、その内容は前記文献によって開示されているので、ここではその説明を省略するが、やはり、その回路構成がかなり複雑なものになるという不具合を有している。
このような不具合を解消するため、すなわち、全体的な回路構成が複雑でなく、必要とするオペアンプの数を低減させるために、本件出願人は、特願2006−301433号、発明の名称「浮動アクティブリアクタ」として先に出願している。
一般に、インダクタは、その第1及び第2入力端子間に信号電圧が供給された際に、第1及び第2入力端子を流れる信号電流が信号電圧に対して位相が90°遅れていれば、第1及び第2入力端子間にインダクタが形成されていることになり、一方、第1及び第2入力端子を流れる信号電流が信号電圧に対して位相が90°進むようになっていれば、第1及び第2入力端子間にキャパシタが形成されていることになる。
この場合、本件出願人が出願した浮動アクティブリアクタは、このような原理に基づいて構成した回路手段、第1及び第2入力端子間に信号電圧が供給された際に、第1及び第2入力端子を流れる信号電流の位相状態を90°遅らせるまたは90°進ませるように構成した回路手段を有しているもので、それにより第1及び第2入力端子間に浮動アクティブインダクタを形成したり、浮動アクティブキャパシタを形成したりするものである。
図7は、先に出願した浮動アクティブリアクタの回路構成図を示すもので、その図面図1に記載したものである。
図7に示されるように、先に出願した浮動アクティブリアクタは、第1乃至第4インピーダンス素子Z1 、Z2 、Z3 、Z4 を菱形状に接続したブリッジ回路Bと、ブリッジ回路Bの相対する頂点a、cに各別に接続された一対の入力端子T1 、T2 と、入力端がブリッジ回路Bの頂点bに接続され、出力端が低抵抗r1 を通して入力端子T1 に接続された第1電圧フォロワVF1 と、入力端がブリッジ回路Bの頂点dに接続され、出力端が低抵抗r2 を通して入力端子T2 に接続された第2電圧フォロワVF2 とからなっている。
一対の入力端子T1 、T2 間に浮動アクティブインダクタを形成する場合、2つの構成例があって、その第1構成例は、第1及び第3インピーダンス素子Z1 、Z3 として同一キャパシタンス値C0 のキャパシタ素子を、第2及び第4インピーダンス素子Z2 、Z4 として同一抵抗値R0 の抵抗素子をそれぞれ選ぶものであり、その第2構成例は、第1及び第3インピーダンス素子Z1 、Z3 として同一抵抗値R0 の抵抗素子を、第2及び第4インピーダンス素子Z2 、Z4 として同一インダクタンス値L0 のインダクタ素子をそれぞれ選ぶものであって、これらのいずれかの構成例にした場合、一対の入力端子T1 、T2 間に交流電圧が印加されたとき、ブリッジ回路Bの頂点bに得られた90°進相信号が第1電圧フォロワVF1 及び低抵抗r1 を通して第1入力端子T1 に流れ込み、見掛け上第1入力端子T1 から90°遅相電流が流出するのと等価になり、また、ブリッジ回路Bのb頂点bに得られた90°遅相信号が第2電圧フォロワVF2 及び低抵抗r2 を通して入力端子T2 に流入し、信号周波数がブリッジ回路Bの頂点b、dにおいてそれぞれ90°進相、90°遅相を達成できる周波数範囲であれば、一対の入力端子T1 、T2 間に浮動アクティブインダクタが形成される。
一方、一対の入力端子T1 、T2 間に浮動アクティブキャパシタを形成する場合、同じように2つの構成例があって、その第1の構成例は、第1及び第3インピーダンス素子Z1 、Z3 として同一抵抗値R0 の抵抗素子を、第2及び第4インピーダンス素子Z2 、Z4 として同一キャパシタンス値C0 のキャパシタ素子をそれぞれ選ぶものであり、その第2の構成例は、第1及び第3インピーダンス素子Z1 、Z3 として同一インダクタンス値L0 のインダクタ素子を、第2及び第4インピーダンス素子Z2 、Z4 として同一抵抗値R0 の抵抗素子をそれぞれ選ぶものであって、これらのいずれかの構成にした場合、一対の入力端子T1 、T2 間に交流電圧が印加されたとき、ブリッジ回路Bのb頂点bに得られた90°遅相信号が第1電圧フォロワVF1 及び低抵抗r1 を通して第1入力端子T1 に流れ込み、見掛け上第1入力端子T1 から90°進相電流が流出するのと等価になり、また、ブリッジ回路Bの頂点dに得られた90°進相信号が第2電圧フォロワVF2 及び低抵抗r2 を通して入力端子T2 に流入し、信号周波数がブリッジ回路Bの頂点b、dにおいてそれぞれ90°遅相、90°進相を達成できる周波数範囲であれば、一対の入力端子T1 、T2 間に浮動アクティブキャパシタが形成される。
特願2006−301433号
特願2006−301433号に係る浮動アクティブリアクタは、図7に図示するような構成を有するもので、入力端子T1 、T2 間に浮動アクティブインダクタを形成する場合、頂点bに得られる移相信号を電圧フォロワVF1 と低抵抗r1 を通して入力端子T1 に帰還すれば、等価的に入力端子T1 に遅相電流を流入させることになり、入力端子T2 については、頂点dに得られる移相信号を電圧フォロワVF2 と低抵抗r2 を通して入力端子T2 に帰還すれば、入力端子T2 から遅相電流が流出することになるから、入力端子T1 、T2 間に浮動アクティブインダクタが形成される。一方、浮動アクティブキャパシタを形成する場合、頂点d、bに得られる移相信号が浮動アクティブインダクタを形成する場合における同移相信号と逆相状態になればよいもので、頂点bに得られる移相信号を電圧フォロワVF1 と低抵抗r1 を通して入力端子T1 に帰還すれば、等価的に入力端子T1 に進相電流を流入させることになり、入力端子T2 については、頂点dに得られる移相信号を電圧フォロワVF2 と低抵抗r2 を通して入力端子T2 に帰還すれば、入力端子T2 から進相電流が流出することになるから、入力端子T1 、T2 間に浮動アクティブキャパシタが形成される。
このように、特願2006−301433号に係る浮動アクティブリアクタは、既知のGICを使用する手段のように、4つのオペアンプや比較的多くのインピーダンス素子が必要になるのに対して、2つのオペアンプと1つまたは2つのインダクタ素子またはキャパシタ素子ろ若干量の抵抗素子を用いるだけであるので、浮動アクティブリアクタの内部回路構成を大幅に簡素化することが可能になるものである。
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、既知の浮動アクティブリアクタと比べて用いられるオペアンプの数が少なく、かつ、前記提案による特許出願と異なった内部回路構成を大幅に簡素化した浮動アクティブリアクタを提供することにある。
前記目的を達成させるために、本発明による浮動アクティブリアクタは、第1入力端子及び第2入力端子と、第1入力端子及び第2入力端子間に接続された第1乃至第4インピーダンス素子の直列回路と、第1及び第2電圧フォロワと、第1及び第2電圧フォロワの出力端にそれぞれ直列接続された低抵抗値の抵抗素子とにより構成され、直列回路は、その両側に配置された第1及び第4インピーダンス素子と中間に配置された第2及び第3インピーダンス素子とのいずれか一方が等しい抵抗値の抵抗素子とするとともに、他方が同種の素子で等しいリアクタンス値のリアクタ素子とし、第1電圧フォロワは、入力端が直列回路の第1及び第2インピーダンス素子の接続点に、出力端が低抵抗値の抵抗素子を通して前記第1入力端子に接続され、第2電圧フォロワは、入力端が直列回路の第3及び第4インピーダンス素子の接続点に、出力端が低抵抗値の抵抗素子を通して第2入力端子に接続され、第1入力端子及び第2入力端子間に信号電圧が供給されたとき、第1入力端子及び第2入力端子間に浮動アクティブリアクタが形成される主たる構成手段を備える。
前記主たる構成手段における直列回路は、第1及び第2インピーダンス素子の接続点が進相信号出力端を形成し、第3及び第4インピーダンス素子の接続点が遅相信号出力端を形成するように第1乃至第4インピーダンス素子の種別及びインピーダンス値を設定しているもので、第1入力端子及び第2入力端子間に信号電圧が供給されたとき、第1入力端子に遅相信号電流を流入させ、第2入力端子から遅相信号電流を流出させることにより、第1入力端子及び第2入力端子間に浮動アクティブインダクタが得られる第1の構成手段を備える。
この場合、前記第1の構成手段において、直列回路の進相信号出力端と第1入力端子との間に接続される第1インピーダンス素子及び遅相信号出力端と第2入力端子との間に接続される第4インピーダンス素子はそれぞれ容量値C0 のキャパシタ素子が用いられ、直列回路の進相信号出力端と遅相信号出力端との間に直列接続される第2及び第3インピーダンス素子はそれぞれ抵抗値R0 の抵抗素子が用いられる一つの構成を具備するものである。
また、前記第1の構成手段において、直列回路の進相信号出力端と第1入力端子との間に接続される第1インピーダンス素子及び遅相信号出力端と第2入力端子との間に接続される第4インピーダンス素子はそれぞれ抵抗値R0 の抵抗素子が用いられ、直列回路の進相信号出力端と遅相信号出力端との間に直列接続される第2及び第3インピーダンス素子はそれぞれインダクタンス値L0 のインダクタ素子が用いられる他の構成を具備するものである。
一方、前記主たる構成手段における直列回路は、第1及び第2インピーダンス素子の接続点が遅相信号出力端を形成し、第3及び第4インピーダンス素子の接続点が進相信号出力端を形成するように第1乃至第4インピーダンス素子の種別及びインピーダンス値を設定しているもので、第1入力端子及び第2入力端子間に信号電圧が供給されたとき、第1入力端子に進相信号電流を流入させ、第2入力端子から進相信号電流を流出させることにより、第1入力端子及び第2入力端子間に浮動アクティブキャパシタが得られる第2の構成手段を備える。
この場合、前記第2の構成手段において、直列回路の遅相信号出力端と第1入力端子との間に接続される第1インピーダンス素子及び進相信号出力端と第2入力端子との間に接続される第4インピーダンス素子はそれぞれ抵抗値R0 の抵抗素子が用いられ、直列回路の進相信号出力端と遅相信号出力端との間に直列接続される第2及び第3インピーダンス素子それぞれて容量値C0 のキャパシタ素子が用いられる一つの構成を具備するものである。
また、前記第2の構成手段において、直列回路の遅相信号出力端と第1入力端子との間に接続される第1インピーダンス素子及び進相信号出力端と第2入力端子との間に接続される第4インピーダンス素子はそれぞれインダクタンス値L0 のインダクタ素子が用いられ、直列回路の進相信号出力端と遅相信号出力端との間に直列接続される第2及び第3インピーダンス素子はそれぞれ抵抗値R0 の抵抗素子が用いられる一つの構成を具備するものである。
以上、詳細に述べたように、本発明による浮動アクティブリアクタによれば、使用する回路素子が直列回路を構成する4つ(場合によっては3つ)のインピーダンス素子と2つのオペアンプと2つの低抵抗素子だけで済むので、本件出願人が先に出願した前述の浮動アクティブリアクタに拮抗する程度まで、使用する回路素子の数の低減することができ、それにより大幅に簡素化した回路構成を備えた浮動アクティブリアクタを得ることができるという効果がある。
また、この浮動アクティブリアクタによれば、直列回路を構成するインピーダンス素子の値、例えば、抵抗素子の抵抗値を変化させれば、浮動アクティブリアクタのリアクタンス値の調整を容易に行うことができる連続可変浮動アクティブリアクタを得ることができるという効果もある。
以下、本発明の実施の形態を図面を参照して説明する。
図1は、本発明による浮動アクティブリアクタの第1の実施の形態を示す基本的回路構成例である。
図1に示されるように、この浮動アクティブリアクタは、第1入力端子1と、第2入力端子2と、第1乃至第4インピーダンス素子3(1)乃至3(4)(Z1 乃至Z4 )とで構成される直列回路3と、第1電圧フォロワ(VF1 )4と、第2電圧フォロワ(VF2 )5と、低抵抗値rの第1抵抗6と、低抵抗値rの第2抵抗7とからなっている。そして、この浮動アクティブリアクタ(ここで、この浮動アクティブリアクタを本件浮動リアクタという)と、図6に図示した先に出願した浮動アクティブリアクタ(ここで、この浮動アクティブリアクタを先の浮動リアクタという)とを比べると、本件浮動リアクタは、先の浮動リアクタのブリッジ回路を図6の対向する頂点a、cを結ぶ中心線によって左右の回路に切り離し、切り離した右の回路の頂点cの部分に切り離した左の回路の頂点aの部分を接続して直列回路を構成したもので、先の浮動リアクタにおける奇対象構成を、本件浮動リアクタのような偶対象構成に変更したものである。
本件浮動リアクタにおける直列回路3は、直列回路3の一端aが第1入力端子1に、直列回路3の他端dが第2入力端子2にそれぞれ接続され、一端aと第1移相信号出力端bとの間に第1インピーダンス素子3(1)が、第1移相信号出力端bと第2移相信号出力端cとの間に直列接続された第2インピーダンス素子3(2)及び第3インピーダンス素子3(3)が、第2移相信号出力端cと他端dとの間に第4インピーダンス素子3(4)がそれぞれ接続された構成になっている。第1電圧フォロワ4は、反転入力(−)と出力とが直接接続されたオペアンプ4(1)により構成され、第2電圧フォロワ5は、反転入力(−)と出力とが直接接続されたオペアンプ5(1)により構成されている。そして、第1電圧フォロワ4は、入力端が直列回路3の第1移相信号出力端bに接続され、出力端が第1抵抗6を通して第1入力端子1に接続される。第2電圧フォロワ4は、入力端が直列回路3の第2移相信号出力端cに接続され、出力端が第2抵抗7を通して第2入力端子2に接続される。
この場合、直列回路3に用いる第1インピーダンス素子3(1)と第4インピーダンス素子3(4)は、同じ種類の素子で、かつ、同一のインピーダンス値を有する素子が選ばれ、第2インピーダンス素子3(2)と第3インピーダンス素子3(3)は、同じ種類の素子で、かつ、同一のインピーダンス値を有する素子が選ばれる。具体的には、第1インピーダンス素子3(1)と第4インピーダンス素子3(4)として抵抗素子を選び、第2インピーダンス素子3(2)と第3インピーダンス素子3(3)としてインダクタンスまたはキャパシタのいずれかを選んだ場合と、第2インピーダンス素子3(2)と第3インピーダンス素子3(3)として抵抗素子を選び、第1インピーダンス素子3(1)と第4インピーダンス素子3(4)としてインダクタンスまたはキャパシタのいずれかを選んだ場合とがある。
このような2つの場合のいずれかを選択し、第1入力端子1(一端a)と第2入力端子2(他端d)間に信号電圧を供給したとき、この信号周波数に対して第1移相信号出力端bと第2移相信号出力端cの一方から90°進相信号、他方から90°遅相信号がそれぞれ出力されるように、第1インピーダンス素子乃至第4インピーダンス素子3(1)の各インピーダンス値を選択設定すれば、第1移相信号出力端bと第2移相信号出力端cは、その一方から90°進相信号が出力され、他方から90°遅相信号が出力される。
この実施の形態による浮動アクティブリアクタは、次のように動作する。
第1入力端子1及び第2端子入力端子2を通して直列回路3の一端a、他端d間に信号電圧が加わると、第1乃至第4インピーダンス素子3(1)乃至3(4)の種別に応じて、直列回路3の第1移相信号出力端b、第2移相信号出力端c点のいずれか一方に90°進相信号が、いずれか他方に90°遅相信号が形成される。この場合、例えば、第1移相信号出力端bに90°進相信号が形成され、第2移相信号出力端cに90°遅相信号が形成されると、90°進相信号は第1電圧フォロワ4を通して単位利得で同相増幅され、増幅された90°進相信号は低抵抗値rの第1抵抗6を通して90°進相電流iとして第1入力端子1に流入するが、第1入力端子1に90°進相電流iが流入することは第1入力端子1から90°遅相電流iが流出するのと等価である。これに対して、第2移相信号出力端cに形成された90°遅相信号は第2電圧フォロワ5を通して単位利得で同相増幅され、増幅された90°遅相信号は低抵抗値rの第2抵抗7を通して90°遅相電流iとして第2入力端子2に流入する。
このように、第1入力端子1から90°遅相電流iが流出し、第2入力端子2に90°遅相電流iが流入することにより、第1入力端子1及び第2端子入力端子2から内部を見れば、浮動アクティブインダクタが形成されることになる。
一方、第1移相信号出力端bに90°遅相信号が形成され、第2移相信号出力端cに90°進相信号が形成されると、第1移相信号出力端bに形成された90°進相信号は第1電圧フォロワ4を通して単位利得で同相増幅され、増幅された90°進相信号は低抵抗値rの第1抵抗6を通して90°進相電流iとして第1入力端子1に流入する。これに対して、第2移相信号出力端cに形成された90°遅相信号は第2電圧フォロワ5を通して単位利得で同相増幅され、増幅された90°遅相信号は低抵抗値rの第2抵抗7を通して90°遅相電流iとして第2入力端子2に流入するが、第2入力端子2に90°遅相電流iが流入することは第2入力端子1から90°遅相電流iが流出するのと等価である。
このように、第1入力端子1から90°進相電流iが流出し、第2入力端子2に90°進相電流iが流入することにより、第1入力端子1及び第2端子入力端子2から内部を見れば、浮動アクティブキャパシタが形成されることになる。
次に、図2は、本発明による浮動アクティブリアクタの第2の実施の形態を示す基本的回路構成例であって、図1に図示の浮動アクティブリアクタにおける第2インピーダンス素子3(2)と第3インピーダンス素子3(3)とを総合して一つの第5インピーダンス素子3(5)によって構成したものである。
図2に示されるように、第2の実施の形態による浮動アクティブリアクタは、第1入力端子1と、第2入力端子2と、第1、第5、第4インピーダンス3(1)、3(5)、3(4)(Z1 、Z2 +Z3 、Z4 )がそれぞれ直列接続された直列回路3’と、第1電圧フォロワ4(VF1)と、第2電圧フォロワ(VF2)5と、低抵抗値rの第1抵抗6と、低抵抗値rの第2抵抗7とからなっている。
この場合、第1電圧フォロワ4及び第2電圧フォロワ5の構成、第1電圧フォロワ4の出力と第1抵抗6との接続関係及び第2電圧フォロワ5の出力と第2抵抗7との接続関係、第1電圧フォロワ4の入力端と第1移相信号出力端bとの接続関係、第2電圧フォロワ5の入力端と第2移相信号出力端cとの接続関係、第1抵抗6と第1入力端子1との接続関係、第2抵抗7と第2入力端子2との接続関係は、いずれも、前述の第1の実施の形態による浮動アクティブリアクタにおける対応する構成及び対応する接続関係と同じであって、実質的に第1の実施の形態による浮動アクティブリアクタの構成と同じである。
そして、この第2の実施の形態による浮動アクティブリアクタの動作は、その構成が実質的に第2の実施の形態による浮動アクティブリアクタの構成と同じであるので、既に述べた第1の実施の形態による浮動アクティブリアクタの動作と同じである。このため、第2の実施の形態による浮動アクティブリアクタの動作については、これ以上の説明を省略する。
次いで、図3乃至図6は、第2の実施の形態による浮動アクティブリアクタの具体的構成例を示すもので、選択されるインピーダンス素子の種類に応じて4つの構成例を得ることができる。
なお、図3乃至図6において、図2に図示された構成要素と同じ構成要素については同じ符号を付けている。
まず、図3は、第2の実施の形態における第1番目の構成例を示す回路構成図であって、浮動アクティブインダクタの一つの構成例に係るものである。
この第1番目の構成例における直列回路3’は、第1インピーダンス素子3(1)と第4インピーダンス素子3(4)としてキャパシタンス値C0 のキャパシタが接続され、第5インピーダンス素子3(5)として抵抗値2R0 (R0 +R0 )の抵抗が接続されている例であり、直列回路3’以外の回路構成は図2に図示した構成手段と同じである。
この第1番目の構成例においては、第1入力端子1と第2入力端子2との間に信号電圧が供給されると、直列回路3’の第1移相信号出力端bに信号電圧に対する90°進相信号が形成され、直列回路3’の第2移相信号出力端cに信号電圧に対する90°遅相信号が形成され、それにより前述のように第1入力端子1と第2入力端子2との間に浮動アクティブインダクタが形成されるようになる。
次に、図4は、第2の実施の形態における第2番目の構成例を示す回路構成図であって、浮動アクティブインダクタの他の構成例に係るものである。
この第2番目の構成例における直列回路3’は、第1インピーダンス素子3(1)と第4インピーダンス素子3(4)として抵抗値R0 の抵抗が接続され、第5インピーダンス素子3(5)としてインダクタンス値2L0 (L0 +L0 )のインダクタが接続されている例であり、直列回路3’以外の回路構成は図2に図示した構成手段と同じである。
この第2番目の構成例においては、第1入力端子1と第2入力端子2との間に信号電圧が供給されると、直列回路3’の第1移相信号出力端bに信号電圧に対する90°進相信号が形成され、直列回路3’の第2移相信号出力端cに信号電圧に対する90°遅相信号が形成され、それにより前述のように第1入力端子1と第2入力端子2との間に浮動アクティブインダクタが形成されるようになる。
次いで、図5は、第2の実施の形態における第3番目の構成例に係る回路構成図であって、浮動アクティブキャパシタの一つの構成例に係るものである。
この第3番目の構成例における直列回路3’は、第1インピーダンス素子3(1)と第4インピーダンス素子3(4)として抵抗値R0 の抵抗が接続され、第5インピーダンス素子3(5)としてキャパシタンス値(C0 /2)のキャパシタが接続されている例であり、直列回路3’以外の回路構成は図2に図示した構成手段と同じである。
この第3番目の構成例においては、第1入力端子1と第2入力端子2との間に信号電圧が供給されると、直列回路3’の第1移相信号出力端bに信号電圧に対する90°遅相信号が形成され、直列回路3’の第2移相信号出力端cに信号電圧に対する90°進相信号が形成され、それにより前述のように第1入力端子1と第2入力端子2との間に浮動アクティブキャパシタが形成されるようになる。
続く、図6は、第2の実施の形態における第4番目の構成例に係る回路構成図であって、浮動アクティブキャパシタの他の構成例に係るものである。
この第4番目の構成例における直列回路3’は、第1インピーダンス素子3(1)と第4インピーダンス素子3(4)としてインダクタンス値L0 のインダクタが接続され、第5インピーダンス素子3(5)として抵抗値2R0 (R0 +R0 )の抵抗が接続されている例であり、直列回路3’以外の回路構成は図2に図示した構成手段と同じである。
この第4番目の構成例においては、第1入力端子1と第2入力端子2との間に信号電圧が供給されると、直列回路3’の第1移相信号出力端bに信号電圧に対する90°遅相信号が形成され、直列回路3’の第2移相信号出力端cに信号電圧に対する90°進相信号が形成され、それにより前述のように第1入力端子1と第2入力端子2との間に浮動アクティブキャパシタが形成されるようになる。
ここで、前記各構成例に係る浮動アクティブリアクタにおいて、第1入力端子1と第2入力端子2間に浮動アクティブリアクタが形成される動作経緯を、使用するインピーダンス素子のインピーダンス値を含んだ数式を用いて説明する。
図3に図示された第1番目の構成例においては、第1入力端子1と抵抗値2R0 の第5インピーダンス素子3(5)の中点(電圧基準点)間に加わる入力信号電圧をe1 、第1移相信号出力端bと第5インピーダンス素子3(5)の中点(電圧基準点)間に発生する信号電圧をe0 とし、α=1/(C0 ・R0 )、sをラプラス変換子とすると、
で表される。
となる。
以上の関係式(1)、(2)から第1入力端子1と第5インピーダンス素子3(5)の中点(電圧基準点)間のインピーダンスZin/2を、Zin/2=e1 /iからを求めることができるもので、さらに、第1入力端子1と第2入力端子2間のインピーダンスZinは、前記インピーダンスZin/2の2倍のZinであるから、
が得られ、この(3)式から第1入力端子1と第2入力端子2間に形成されるインピーダンスZinは、インダクタンス値Linと内部抵抗Rinとして、それぞれ、Lin=2C0 ・R0 、及び、Rin=2rになり、インダクタンス値Linを有する浮動アクティブインダクタを形成できる。
が得られ、この(4)式から第1入力端子1と第2入力端子2間のインピーダンスZinは、インダクタンス値Linと内部抵抗Rinとして、それぞれ、Lin=(2L0 ・r )/R0 、及び、Rin=2rになり、インダクタンス値Linを有する浮動アクティブインダクタを形成できる。
が得られ、この(5)式から第1入力端子1と第2入力端子2間に形成されるインピーダンスZinは、キャパシタンス値Cinと内部抵抗Rinとして、それぞれ、Cin=2r/(C0 ・R0 )、及び、Rin=2rになり、キャパシタンス値Cinを有する浮動アクティブキャパシタを形成できる。
が得られ、この(6)式から第1入力端子1と第2入力端子2間に形成されるインピーダンスZinは、キャパシタンス値Cinと内部抵抗Rinとして、それぞれ、Cin=(2r・R0 )/L0 、及び、Rin=2rになり、キャパシタンス値Cinを有する浮動アクティブキャパシタを形成できる。
前記各構成例において、形成されたインダクタンス値またはキャパシタンス値を可変したい場合は、直列回路3を構成している第1乃至第4インピーダンス素子3(1)乃至3(4)における同種のインピーダンス素子のインピーダンス値、好ましくは2つの抵抗素子の抵抗値R0 をそれぞれ適宜変更させるか、または、第1、第4、第5インピーダンス素子3(1)、3(4)、3(5)における同種のインピーダンス素子のインピーダンス値、好ましくは抵抗素子の抵抗値R0 をそれぞれ適宜変更させれば、浮動アクティブリアクタのリアクタンス値を可変させることができるもので、簡単な調整手段を用いることにより浮動アクティブ可変リアクタを得ることができる。
1 第1入力端子
2 第2入力端子
3、3’ 直列回路
3(1) 第1インピーダンス素子(Z1 )
3(2) 第2インピーダンス素子(Z2 )
3(3) 第3インピーダンス素子(Z3 )
3(4) 第4インピーダンス素子(Z4 )
3(5) 第5インピーダンス素子(Z2 +Z3 )
4 第1電圧フォロワ(VF1 )
5 第2電圧フォロワ(VF2 )
6 低抵抗値の第1抵抗(r)
7 低抵抗値の第2抵抗(r)
2 第2入力端子
3、3’ 直列回路
3(1) 第1インピーダンス素子(Z1 )
3(2) 第2インピーダンス素子(Z2 )
3(3) 第3インピーダンス素子(Z3 )
3(4) 第4インピーダンス素子(Z4 )
3(5) 第5インピーダンス素子(Z2 +Z3 )
4 第1電圧フォロワ(VF1 )
5 第2電圧フォロワ(VF2 )
6 低抵抗値の第1抵抗(r)
7 低抵抗値の第2抵抗(r)
Claims (7)
- 第1入力端子及び第2入力端子と、前記第1入力端子及び前記第2入力端子間に接続された第1乃至第4インピーダンス素子の直列回路と、第1及び第2電圧フォロワと、前記第1及び第2電圧フォロワの出力端にそれぞれ直列接続された低抵抗値の抵抗素子とにより構成され、前記直列回路は、その両側に配置された第1及び第4インピーダンス素子と中間に配置された第2及び第3インピーダンス素子とのいずれか一方が等しい抵抗値の抵抗素子とするとともに、他方が同種の素子で等しいリアクタンス値のリアクタ素子とし、前記第1電圧フォロワは、入力端が前記直列回路の第1及び第2インピーダンス素子の接続点に、出力端が前記低抵抗値の抵抗素子を通して前記第1入力端子に接続され、前記第2電圧フォロワは、入力端が前記直列回路の第3及び第4インピーダンス素子の接続点に、出力端が前記低抵抗値の抵抗素子を通して前記第2入力端子に接続され、前記第1入力端子及び前記第2入力端子間に信号電圧が供給されたとき、前記第1入力端子及び前記第2入力端子間に浮動アクティブリアクタが形成されることを特徴とする浮動アクティブリアクタ。
- 前記直列回路は、前記第1及び第2インピーダンス素子の接続点が進相信号出力端を形成し、前記第3及び第4インピーダンス素子の接続点が遅相信号出力端を形成するように前記第1乃至第4インピーダンス素子の種別及びインピーダンス値を設定しているもので、前記第1入力端子及び前記第2入力端子間に信号電圧が供給されたとき、前記第1入力端子に遅相信号電流を流入させ、前記第2入力端子から遅相信号電流を流出させることにより、前記第1入力端子及び前記第2入力端子間に浮動アクティブインダクタが得られることを特徴とする請求項1に記載の浮動アクティブリアクタ。
- 前記直列回路の前記進相信号出力端と前記第1入力端子との間に接続される第1インピーダンス素子及び前記遅相信号出力端と前記第2入力端子との間に接続される第4インピーダンス素子はそれぞれ容量値C0 のキャパシタ素子が用いられ、前記直列回路の前記進相信号出力端と前記遅相信号出力端との間に直列接続される第2及び第3インピーダンス素子はそれぞれ抵抗値R0 の抵抗素子が用いられていることを特徴とする請求項2に記載の浮動アクティブリアクタ。
- 前記直列回路の前記進相信号出力端と前記第1入力端子との間に接続される第1インピーダンス素子及び前記遅相信号出力端と前記第2入力端子との間に接続される第4インピーダンス素子はそれぞれ抵抗値R0 の抵抗素子が用いられ、前記直列回路の前記進相信号出力端と前記遅相信号出力端との間に直列接続される第2及び第3インピーダンス素子はそれぞれインダクタンス値L0 のインダクタ素子が用いられていることを特徴とする請求項2に記載の浮動アクティブリアクタ。
- 前記直列回路は、前記第1及び第2インピーダンス素子の接続点が遅相信号出力端を形成し、前記第3及び第4インピーダンス素子の接続点が進相信号出力端を形成するように前記第1乃至第4インピーダンス素子の種別及びインピーダンス値を設定しているもので、前記第1入力端子及び前記第2入力端子間に信号電圧が供給されたとき、前記第1入力端子に進相信号電流を流入させ、前記第2入力端子から進相信号電流を流出させることにより、前記第1入力端子及び前記第2入力端子間に浮動アクティブキャパシタが得られることを特徴とする請求項1に記載の浮動アクティブリアクタ。
- 前記直列回路の前記遅相信号出力端と前記第1入力端子との間に接続される第1インピーダンス素子及び前記進相信号出力端と前記第2入力端子との間に接続される第4インピーダンス素子はそれぞれ抵抗値R0 の抵抗素子が用いられ、前記直列回路の前記進相信号出力端と前記遅相信号出力端との間に直列接続される第2及び第3インピーダンス素子それぞれて容量値C0 のキャパシタ素子が用いられていることを特徴とする請求項5に記載の浮動アクティブリアクタ。
- 前記直列回路の前記遅相信号出力端と前記第1入力端子との間に接続される第1インピーダンス素子及び前記進相信号出力端と前記第2入力端子との間に接続される第4インピーダンス素子はそれぞれインダクタンス値L0 のインダクタ素子が用いられ、前記直列回路の前記進相信号出力端と前記遅相信号出力端との間に直列接続される第2及び第3インピーダンス素子はそれぞれ抵抗値R0 の抵抗素子が用いられていることを特徴とする請求項5に記載の浮動アクティブリアクタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006333503A JP2008148047A (ja) | 2006-12-11 | 2006-12-11 | 浮動アクティブリアクタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006333503A JP2008148047A (ja) | 2006-12-11 | 2006-12-11 | 浮動アクティブリアクタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008148047A true JP2008148047A (ja) | 2008-06-26 |
Family
ID=39607723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006333503A Pending JP2008148047A (ja) | 2006-12-11 | 2006-12-11 | 浮動アクティブリアクタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008148047A (ja) |
-
2006
- 2006-12-11 JP JP2006333503A patent/JP2008148047A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5332316B2 (ja) | 差動増幅回路 | |
JP2008148047A (ja) | 浮動アクティブリアクタ | |
JP2008098906A (ja) | 浮動アクティブインダクタ | |
JP2008187654A (ja) | 浮動アクティブインダクタ | |
JP2008503964A (ja) | 簡易化サレンキーローパスフィルタ回路 | |
JP2007300538A (ja) | アクティブインダクタ | |
WO2023046209A1 (zh) | 正交信号发生器及其方法、移相器及其方法以及放大装置 | |
JP2008078991A (ja) | 浮動アクティブインダクタ | |
JP2008118515A (ja) | 浮動アクティブリアクタ | |
CN107786185B (zh) | 相位内插器 | |
JP4929421B2 (ja) | 周波数可変型複合共振回路 | |
JP2008098907A (ja) | 浮動アクティブキャパシタ | |
JP2007221444A (ja) | アクティブキャパシタ | |
JP2008078992A (ja) | 浮動アクティブキャパシタ | |
JP2007129719A5 (ja) | ||
Mohan | Comments on “Avoiding the Gain-Bandwidth Trade Off in Feedback Amplifiers” | |
JP2007221443A (ja) | アクティブインダクタ | |
JP6695262B2 (ja) | 可変ローパスフィルタ回路 | |
JP4410129B2 (ja) | 周波数可変インピーダンス整合回路 | |
JP6509756B2 (ja) | フィルタ回路 | |
JP2014072680A (ja) | 増幅回路 | |
JPS6343411A (ja) | 移相装置 | |
JP2002252536A (ja) | 電子ボリューム回路 | |
JP2007074340A (ja) | 演算増幅器 | |
JP2869980B2 (ja) | ノッチフィルタ |