JP4929421B2 - 周波数可変型複合共振回路 - Google Patents

Description

本発明は、共振周波数が可変な複合共振回路に関する。

圧電振動子等の固有共振周波数を利用する電子部品においては、その零位相周波数、すなわち共振周波数を変える手段として、直列にコンデンサ等のリアクタンス素子を接続する方法が周知であるが、圧電振動子等の物理的定数を変化させて、周波数範囲自体を変えることができない。その結果、広い可変範囲に亘って周波数を変えようとすると、出力そのものが低下してしまうという欠点がある。

例えば、特許文献１に、９０°の位相差を持った４相の信号を入力するための４個の入力端子と、４相の信号を出力するための回路からなるＲＣポリフェーズ・フィルタが開示されている。このフィルタでは、抵抗やコンデンサ等の非ゼロリアクタンス下、即ち、共振周波数を持たない素子を用いて、疑似共振ピーク電圧を生じせしめているが、周波数範囲自体を変化させることはできない。

一方、従来技術に圧電変換子において、所望の広い周波数範囲で機能させる為には、その共振先鋭度Ｑ値を必要値まで劣化させて対応する方法が公知であるが、外部雑音電力の影響を受けやすいと言う欠点を持つ。又、周波数の異なる複数個の圧電変換子を並置することで、広い周波数帯域であって、且つ、共振先鋭度Ｑ値を劣化させない方法もあるが、その放射ビームの位置を一致させることができなく、更に、圧電変換子部分の大きさが大きくなり、小型化が難しくなると言う欠点を持っている。

要約すれば、従来の複合共振回路においては、例えば、コイルやコンデンサからなる共振素子の物理定数を変化させない限り、共振周波数可変範囲の幅を設定することができなかった。

特開２００６−３１９１１５

本発明は、コイルやコンデンサ等からなる共振素子の物理定数を変えず且つ実効的な共振先鋭度Ｑ値を劣化させることなく、広い周波数範囲に亘って、共振周波数可変範囲を高い自由度にて設定可能とする複合共振回路を提供することを目的とする。

本発明に係る複合共振回路は、入力端子と、第１及び第２入力ポートを有する共振ユニットと、前記入力端子に供給された入力信号に対して互いに異なる位相シフトを施し、当該位相シフト後の信号の各々を前記共振ユニットの前記第１及び第２入力ポートに供給する第１及び第２位相シフト回路と、を含み、前記第１位相シフト回路と前記第１入力ポートとの間及び前記第２位相シフト回路と前記第２入力ポートとの間に、前記第１及び第２位相シフト回路からのシフト出力を前記共振ユニットに中継する第１及び第２中継回路がそれぞれ接続されている。

かかる複合共振回路によれば、コイルやコンデンサ等からなる共振素子の物理定数を変えず且つ実効的な共振先鋭度Ｑ値を劣化させることなく、広い周波数範囲に亘って、共振周波数可変範囲を高い自由度にて設定可能である。例えば、第１及び第２位相シフト回路と共振ユニットとを組み合わせた回路の特性（例えば、共振周波数範囲、共振先鋭度等）に対して、数種類の第１及び第２中継回路を設計しておいて、共振ユニットの出力が用途に依存した共振周波数範囲、共振先鋭度等となるように、最適なゲイン及びインピーダンスを有する中継回路を選択して複合共振回路を設計することも考えられる。

図１は、本発明の第１実施例の複合共振回路の回路図である。 図２は、図１の複合共振回路の内部抵抗可変型駆動回路の回路図である。 図３は、内部抵抗及び出力電圧と可変減衰器の伝達度の関係を示す図である。 図４は、本発明の第２実施例の複合共振回路の回路図である。 図５は、補償関数の概念説明図である。 図６は、補償前の周波数特性例を示す図である。 図７は、補償後の周波数特性例を示す図である。 図８は、本発明の第３実施例の複合共振回路の回路図である。

１ 複合共振回路、
２ 基準端子、
３ 入力端子、
ＳＧ 標準信号発生器、
ｆ 標準信号発生器ＳＧより出力される周波数
４ 第１位相制御回路
５ 第２位相制御回路
６ 共振回路
７ 第１中継回路
８ 第２中継回路
１１ 第１内部抵抗可変型駆動回路
１２ 第２内部抵抗可変型駆動回路
１３ 負帰還増幅器
１４ 入力側加算回路
１５ 出力側加算回路
１７ 関数変換器群
２２ 第１の出力調整回路
２３ 第２の出力調整回路
３４ 関数変換器群

図１に本発明の複合共振回路に係る実施例１を示す。図１に示すように、複合共振回路１は、入力端子３と、第１のポートの端子ＴＲ１１及び第２のポートの端子ＴＲ２１を有する共振回路６と、入力端子３に供給された周波数ｆの入力信号に対して互いに異なる位相シフトφ１及びφ２を施し、当該位相シフト後の信号の各々を前記共振回路６の第１のポートの端子ＴＲ１１及び第２のポートの端子ＴＲ２１に供給する第１の位相制御回路４及び第２の位相制御回路５と、を含む。前記第１の位相制御回路４と第１のポートの端子ＴＲ１１との間及び第２の位相制御回路５と第２のポートの端子ＴＲ２１との間に、第１の位相制御回路４及び第２の位相制御回路５からのシフト出力を前記共振ユニットに中継する第１及び第２中継回路１１、１２がそれぞれ接続されている。尚、実施例１においては、第１及び第２中継回路１１、１２は第１及び第２の内部抵抗可変型駆動回路１１、１２として説明されている。第１及び第２の内部抵抗可変型駆動回路１１、１２の各々の自身の出力インピーダンスが互いに独立して可変である。出力インピーダンスが制御信号に応じて互いに独立して可変である。

図１に示した複合共振回路１の各構成要素についてさらに詳しく説明する。図１の複合共振回路１の入力端子３は、標準信号発生器ＳＧに接続されており、出力が一定に維持され且つ周波数ｆが連続的に掃引される入力信号が複合共振回路１の入力端子３に印加される。入力信号は第１の位相制御回路４の入力端子Ｔ１及び第２の位相制御回路５の入力端子Ｔ２にそれぞれ供給される。

第１の位相制御回路４は、入力端子Ｔ１及び位相制御出力端子ＴＤ１１を有する。入力端子Ｔ１は入力端子３に接続され、位相制御出力端子ＴＤ１１は第１の内部抵抗可変型駆動回路１１の入力端子ＴＩ１１に接続されている。第１の位相制御回路４は、入力端子Ｔ１から入力信号を入力する。また、第１の位相制御回路４は、入力端子Ｔ１に印加される入力信号の位相をφ１だけシフトさせる。さらに、第１の位相制御回路４は、φ１だけ位相がシフトされた信号を位相制御出力端子ＴＤ１１から第１の内部抵抗可変型駆動回路１１の入力端子ＴＩ１１に出力する。

第２の位相制御回路５は、入力端子Ｔ２及び位相制御出力端子ＴＤ２１を有する。入力端子Ｔ２は入力端子３に接続され、位相制御出力端子ＴＤ２１は第２の内部抵抗可変型駆動回路１２の入力端子ＴＩ２１に接続されている。第２の位相制御回路５は、入力端子Ｔ２から入力信号を入力する。また、第２の位相制御回路５は、入力端子Ｔ２に印加される入力信号の位相をφ２だけシフトさせる。さらに、第２の位相制御回路５は、φ２だけ位相がシフトされた信号を位相制御出力端子ＴＤ２１から第２の内部抵抗可変型駆動回路１２の入力端子ＴＩ２１に出力する。

尚、第１の位相制御回路４の位相制御出力端子ＴＤ１１と第２の位相制御回路５の位相制御出力端子ＴＤ２１との間の位相差は、（φ２−φ１）である。

第１及び第２の位相制御回路４、５の変形例として、第１及び第２の位相制御回路４、５がそれぞれシフトさせる位相φ１及びφ２は予めプリセットされた固定の値を有するだけではなく、手動で連続的に又は段階的に可変である。また、実施例２及び３を参照して説明するように、位相φ１及びφ２は位相制御信号に応じて連続的に又は段階的に可変である。

第１の内部抵抗可変型駆動回路１１は入力端子ＴＩ１１及び駆動出力端子ＴＯ１１を有する。入力端子ＴＩ１１は第１の位相制御回路４の位相制御出力端子ＴＤ１１に接続され、駆動出力端子ＴＯ１１は共振回路６の第１のポートの端子ＴＲ１１に接続されている。第１の内部抵抗可変型駆動回路１１は入力端子ＴＩ１１からφ１だけ位相がシフトされた信号を入力する。また、第１の内部抵抗可変型駆動回路１１はインピーダンス制御信号に応じて自身の出力インピーダンスを調整して、第１の内部抵抗可変型駆動回路１１はφ１だけ位相がシフトされた信号をその出力電力を維持したまま、駆動出力端子ＴＯ１１から共振回路６の第１のポートの端子ＴＲ１１に出力する。

第２の内部抵抗可変型駆動回路１２は入力端子ＴＩ２１及び駆動出力端子ＴＯ２１を有する。入力端子ＴＩ２１は第２の位相制御回路５の位相制御出力端子ＴＤ２１に接続され、駆動出力端子ＴＯ２１は共振回路６の第２のポートの端子ＴＲ２１に接続されている。第２の内部抵抗可変型駆動回路１２はφ２だけ位相がシフトされた信号を入力端子ＴＩ２１から入力する。また、第２の内部抵抗可変型駆動回路１２はインピーダンス制御信号に応じて自身の出力インピーダンスを調整して、φ２だけ位相がシフトされた信号をその出力電力を維持したまま、駆動出力端子ＴＯ２１から共振回路６の第２のポート端子ＴＲ２１に出力する。

第１及び第２の内部抵抗可変型駆動回路１１、１２の変形例としては、第１の内部抵抗可変型駆動回路１１の出力インピーダンスは、予めプリセットされた固定の値を有するだけではなく、手動で連続的に又は段階的に可変である。また、実施例２及び３を参照して説明するように、位相φ１及びφ２は位相制御信号に応じて連続的に又は段階的に可変である。

尚、第１の内部抵抗可変型駆動回路１１の駆動出力端子ＴＯ１１における入力信号の位相と、第１の内部抵抗可変型駆動回路１１の駆動出力端子ＴＯ２１における入力信号の位相との間の位相差は、（φ２−φ１）である。以下、この位相差を制御位相量（φ２−φ１）と称する。第１の内部抵抗可変型駆動回路１１の駆動出力端子ＴＯ１１と第２の内部抵抗可変型駆動回路１２の駆動出力端子ＴＯ２１からそれぞれの駆動回路を覗き込んだ内部電圧ｅ１とｅ２との値が、極端に変動することのない状態を保ったまま、所望の範囲内で連続的或は段階的に可変である。これは、内部抵抗Ｒ１とＲ２との値、すなわち内部抵抗制御量ＴＲＣＰ１１等の値がインピーダンス制御信号に応じて変化することによって、変化する。

次に、共振回路６について説明する。共振回路６は、第１及び第２のポート端子ＴＲ１１及びＴＲ２１と、共通端子ＴＣを有する。第１及び第２のポート端子ＴＲ１１及びＴＲ２１は第１の内部抵抗可変型駆動回路１１の駆動出力端子ＴＯ１１及び第２の内部抵抗可変型駆動回路１２の駆動出力端子ＴＯ１２にそれぞれ接続されている。共通端子ＴＣは基準端子２に接続されている。また、共振回路６は、端子ＴＲ１１と端子ＴＲ３１との間に接続された第１の２端子回路Ｚ１’と、端子ＴＲ３１と共通端子ＴＣとの間に接続された第２の２端子回路Ｚ２’と、端子ＴＲ３１と端子ＴＲ４１との間に接続された第１の２端子回路Ｚ３’と、端子ＴＲ４１と共通端子ＴＣとの間に接続された第２の２端子回路Ｚ４’と、端子ＴＲ４１と端子ＴＲ２１との間に接続された第１の２端子回路Ｚ５’と、を有する。第１の２端子回路Ｚ１’、Ｚ３’、Ｚ５’の各々はコイルとコンデンサとの直列回路であり、第２の２端子回路Ｚ２’、Ｚ４’の各々はコイルとコンデンサとの並列回路である。これら５つの共振回路のイミタンス周波数は、例えば、全て１００００ｋＨｚに設定されている。５つの２端子回路Ｚ１’、Ｚ２’、Ｚ３’、Ｚ４’、Ｚ５’のそれぞれのコイルのインダクタンス値とコンデンサの容量値を表１に示す。尚、第１及び第２のポート端子ＴＲ１１及びＴＲ２１と共通端子ＴＣとを有する共振回路６の回路形式は、実質的な可逆回路であれば如何なる形式をも用いることができる。

共振回路６は第１及び第２のポート端子ＴＲ１１及びＴＲ２１から標準信号発生器ＳＧからの入力信号に対してφ１だけ位相がシフトされた信号及びφ２だけ位相がシフトされた信号を供給することにより、電流ｉ１１及びｉ２１が流れる。従って、共振回路６は電流ｉ１１及びｉ２１に応じた共振ピーク電流を生成する。その共振出力は、例えば、第１及び第２のポート端子ＴＲ１１及びＴＲ２１を出力端子として出力することができる。

次に、２つの内部抵抗可変型駆動回路１１、１２の構成要素について詳細に説明する。両者とも同じ機能を持たせるので前者についてのみ、図２を用いて説明する。その構成は次の通りである。

内部抵抗可変型駆動回路１１は、駆動回路入力端子ＴＩ１１と、駆動回路出力端子ＴＯ１１と、内部抵抗制御端子ＴＲＣＰ１１と、駆動回路入力端子ＴＩ１１に入力端子を接続した緩衝増幅器ＡＭＰ２と、緩衝増幅器ＡＭＰ２の正相出力端子及び逆相出力端子に正相入力端子ＴＡＩ１１ａと逆相入力端子ＴＡＩ１１ｂをそれぞれ接続した負帰還増幅器１３と、から構成される。負帰還増幅器１３の出力端子ＴＡＯ１１は、駆動回路出力端子ＴＯ１１に接続されている。負帰還増幅器１３の減衰量制御端子ＴＡＣ１１は、内部抵抗制御端子ＴＲＣＰ１１に接続されている。尚、内部抵抗制御端子ＴＲＣＰ１１に加えられる量を、“内部抵抗制御量”と呼び、ＲＣＰで表す。負帰還増幅器１３は、正相入力端子ＴＡＩ１１ａと逆相入力端子ＴＡＩ１１ｂとに、正相入力端子ＡＡと逆相入力端子ＡＢとをそれぞれ接続する入力側加算回路１４を有する。さらに負帰還増幅器１３は、入力側加算回路１４の正相出力端子ＢＡと逆相出力端子ＢＢとに正相入力端子と逆相入力端子とをそれぞれ接続する増幅器ＡＭＰ３を有する。さらに負帰還増幅器１３は、増幅器ＡＭＰ３の正相出力端子と逆相出力端子とに正相入力端子ＡＡ’と逆相入力端子ＡＢ’とを、それぞれ接続する出力側加算回路１５を有する。入力側加算回路１４の加算端子Ａと加算端子Ｂとに、逆相出力端子ＴＡＴＴ１２２と正相出力端子ＴＡＴＴ１２１とがそれぞれ接続されている。さらに負帰還増幅器１３は、出力側加算回路１５の加算端子Ａ’と加算端子Ｂ’とに、正相入力端子ＴＡＴＴ１１１と逆相入力端子ＴＡＴＴ１１２とをそれぞれ接続する可変減衰器ＡＴＴ１を有する。さらに負帰還増幅器１３は、出力側加算回路１５の正相出力端子ＢＡ’及び逆相出力端子ＢＢ’を２つの入力端子ＴＡＯ１１ａ及びＴＡＯ１１ｂにそれぞれ接続する差動増幅器ＡＭＰ４を有する。差動増幅器ＡＭＰ４の出力ＴＡＯ１１は駆動回路出力端子ＴＯ１１に接続されている。可変減衰器ＡＴＴ１の減衰量制御端子ＴＡＣ１１は内部抵抗制御端子ＴＲＣＰ１１に接続されている。必要に応じて、２つの入力端子ＴＡＯ１１ａとＴＡＯ１１ｂの間に抵抗Ｒｆ０を接続しても良い。
ここで、入力側加算回路１４においては、正相入力端子ＡＡと正相出力端子ＢＡとが接続され、逆相入力端子ＡＢと加算端子Ａとが接続され、且つ逆相出力端子ＢＢと加算端子Ｂとが接続されている。尚、この入力加算回路１４はアナログ形の直列加算回路を構成していることが特徴である。出力側加算回路１５においては、正相入力端子ＡＡ’と逆相入力端子ＡＢ’とは、正相出力端子ＢＡ’と逆相出力端子ＢＢ’とにそれぞれ接続され、正相入力端子ＡＡ’が加算端子Ａ’に接続され、且つ逆相入力端子ＡＢ’が加算端子Ｂ’に接続されている。尚、この出力加算回路１５はアナログ形の並列加算回路を構成している。

可変減衰器ＡＴＴ１の減衰量制御端子ＴＡＣ１１は、内部抵抗制御端子とも呼び、ＴＲＣＰ１１で表す。可変減衰器ＡＴＴ１は、電子式可変抵抗素子又は抵抗アレイの電子式切替器等の素子を有しており、その減衰量が連続的に変化する減衰機構或いは段階的に変化する減衰機構を含めばよい。

この回路は、以下の機能を有する。負帰還増幅器１３の帰還量を、可変減衰器ＡＴＴ１の伝達度Ｈを変化せしめることによって変えることが可能である。この伝達度Ｈは内部抵抗制御端子ＴＲＣＰ１１に印加する内部抵抗制御量ＲＣＰ１１に応じて可変である。その結果として、図１の共振回路６に接続する内部抵抗可変型駆動回路１１、１２のそれぞれの内部抵抗Ｒ１、Ｒ２が変化せしめられ、且つ出力電力の変動を軽減させる機能が実現される。

出力側加算回路１５においては、並列加算回路又は直列加算回路が使用され、広範囲の所望の内部抵抗の値に応じて選択される。図１の実施例では、並列帰還回路が出力側加算回路１５として用いられている。

次に、動作原理は以下の通りである。まず、負帰還増幅器１３の周知の動作関連パラメータを、説明の便宜上、以下の通り整理しておく。帰還増幅器１３を構成する反転増幅器ＡＭＰ３の入力インピーダンスをｚｉ、ＡＭＰ３の出力インピーダンスをｚｏ、ＡＭＰ３の増幅度を“−Ａ”、とする。また、可変減衰器ＡＴＴ１の帰還度をＨとする。負帰還増幅器１３の出力インピーダンスｚｏｕｔは、次式で与えられる。

負帰還増幅器１３の入力インピーダンスｚｉｎは、次式で表される。

負帰還増幅器１３の増幅度Ｇは、次式で表される。

数式１から数式３の左辺の量は、いずれも、可変減衰器ＡＴＴ１の帰還度Ｈに依存する。本発明はこの事実に着目する。即ち、この事実は、可変減衰器ＡＴＴ１の帰還度Ｈのみを変動させて、他のパラメータを固定することによって、負帰還増幅器１３の出力インピーダンスが所望の値となるように変化せしめることができることを意味している。

帰還度Ｈは、内部抵抗制御端子ＴＲＣＰ１１に加えた内部抵抗制御量ＲＣＰ１１を変化させることによって変化させることができる。結局、負帰還増幅器１３の出力インピーダンスｚｏｕｔは、内部抵抗制御端子ＴＲＣＰ１１に加えた内部抵抗制御量ＲＣＰ１１により変化させることができる。

次に、内部抵抗制御端子ＴＲＣＰ１１に加えた内部抵抗制御量ＲＣＰ１１を変化させた場合において、駆動回路入力端子ＴＩ１１と駆動回路制御出力端子ＴＯ１１との間の電圧の比、すなわち、総合増幅度ＧＴの変動を軽減する原理について説明する。

この効果をもたらすには、緩衝増幅器ＡＭＰ２の出力インピーダンスｚｏｂと負帰還増幅器１３の入力インピーダンスｚｉｎとの両者の値の相対関係を巧みに選択することによって実現することができる。

緩衝増幅器ＡＭＰ２の出力状態は、入力信号に比例した内部電圧ｅｏｕｔと出力インピーダンスｚｏｂとの２つで規定される。この緩衝増幅器ＡＭＰ２には入力インピーダンスｚｉｎの負帰還増幅器１３が接続されているので、負帰還増幅器１３の入力端子ＴＡＩ１１に加えられる電圧Ｖｉは次式によって与えられる。

数式４に、負帰還増幅器１３の入力インピーダンスｚｉｎを与える数式２と、増幅率Ｇを与える数式３を代入して、整理すると、緩衝増幅器ＡＭＰ２も含めた総合増幅度ＧＴは次式によって与えられる。

ここに、ｖｏｕｔは負帰還増幅器１３の出力電圧であり、ｅｏｕｔは緩衝増幅器ＡＭＰ２の内部電圧である。従って、ｖｏｕｔはこの緩衝増幅器ＡＭＰ２の入力端子に印加される電圧に比例した電圧である。この数式５の左辺の量、即ち、駆動回路入力端子ＴＩ１１と駆動回路制御出力端子ＴＯ１１との間の電圧の比は、可変減衰器ＡＴＴ１の帰還度Ｈ及び数式５の右辺の分母の第一項の値の大小関係によって決定されることが分かる。尚、数式５の右辺の分母の第一項の値は、帰還度Ｈの値に依存しない値であって、製品出荷前にプリ設定可能な値である。

図３は、図２の内部抵抗可変型駆動回路における、内部抵抗及び総合増幅度の変化を概念的に示している。横軸は、可変減衰器ＡＴＴ１の伝達度Ｈである。縦軸は、任意単位を用いて、内部抵抗ｚｏｕｔ及び総合増幅度ＧＴを示してある。実線は内部抵抗ｚｏｕｔ、点線は総合増幅度ＧＴを示している。実線の内部抵抗ｚｏｕｔの変化は、横軸Ｈの変化に対して、広い範囲にわたって可変であるので、所望の内部抵抗ｚｏｕｔの値を得ることができる。点線の総合増幅度ＧＴは、横軸Ｈの変化に対する極端な変化を示さないことから、帰還増幅器１３に付随する増幅度Ｇの変動が大幅に軽減されていることが分かる。

以上の説明では、負帰還増幅器１３を構成する出力側帰還加算回路１５としては、並列帰還加算回路を例にとって説明したが、この出力側帰還加算回路１５は、直列帰還加算回路を用いても良い。この場合、出力インピーダンスｚｏｕｔは次式で与えられる。

この数式６と、数式１と比較すると、帰還量Ｈの変動に対する依存性が逆の関係になっていることがわかる。従って、直列帰還回路を用いるのか又は並列帰還回路を用いるかに依存して、広範囲の出力インピーダンスｚｏｕｔを得ることができる。したがって、所望の範囲内の内部抵抗ｚｏｕｔ、即ち、ある中心値の内部抵抗ｚｏｕｔであって、帰還度Ｈの値に応じて、ある可変幅を有する内部抵抗ｚｏｕｔを得ることができる。

実施例１の複合共振回路の動作について説明する。まず、入力端子３に周波数ｆの入力信号が印加される。第１及び第２の位相制御回路４、５は、入力信号の位相をそれぞれφ１及びφ２だけシフトさせる。第１及び第２の内部抵抗可変型駆動回路１１及び１２は内部抵抗制御端子ＴＲＣＰ１１に印加されるインピーダンス制御信号に応じて自身の出力インピーダンスを調整して、第１及び第２の位相制御回路４、５からのφ１及びφ２だけシフトされた信号を共振回路６に出力する。したがって、共振回路６においては、入力信号に対して位相がφ１及びφ２だけシフトされた信号が供給される。共振回路６は制御位相量（φ２−φ１）及び第１及び第２の内部抵抗可変型駆動回路１１及び１２の出力インピーダンスに依存した共振出力を出力することができる。

実施例１の複合共振回路によれば、共振回路６内の５つの共振素子の物理定数、例えばイミタンス周波数を変えなくとも、制御位相量（φ２−φ１）を変化させ且つ共振回路６からの出力が用途に依存した共振周波数範囲、共振先鋭度等となるように、最適なインピーダンスを有する第１及び第２の中継回路１１、１２を選択することができる。

また、実施例１の複合共振回路によれば、第１及び第２の中継回路１１、１２の出力インピーダンスがインピーダンス制御信号に応じて可変であるので、共振回路６の共振周波数範囲を微調整することができる。

尚、実施例１においては、第１及び第２の中継回路として説明した第１及び第２の内部抵抗可変型駆動回路１１、１２の出力インピーダンスがインピーダンス制御信号に応じて可変であるとして説明したが、最適なインピーダンスを設定できるのであれば可変である必要はない。すなわち、実施例の複合共振回路が用途に応じた周波数範囲及び共振先鋭度を持つのであれば、実施例１の第１及び第２の中継回路は、固定のゲイン及び出力インピーダンスを有する中継回路であってもよいし、又はゲイン及び出力インピーダンスが手動にて互いに独立して調整自在な中継回路であってもよい。

図４に本発明の複合共振回路に係る実施例２を示す。図４に示すように、複合共振回路１は、入力端子３と、第１のポートの端子ＴＲ１１及び第２のポートの端子ＴＲ２１を有する共振回路６と、入力端子３に供給された入力信号に対して互いに異なる位相シフトφ１及びφ２を施し、当該位相シフト後の信号の各々を共振回路６の第１のポートの端子ＴＲ１１及び第２のポートの端子ＴＲ２１に供給する第１の位相制御回路４及び第２の位相制御回路５と、を含み、第１の位相制御回路４と第１のポートの端子ＴＲ１１との間及び第２の位相制御回路５と第２のポートの端子ＴＲ２１との間に、第１及び第２の位相制御回路４、５からのシフト出力を前記共振ユニットに中継する第１及び第２中継回路２２、２３がそれぞれ接続されている。尚、実施例２においては、第１及び第２中継回路２２、２３を、第１の出力調整回路２２、２３として説明する。第１の出力調整回路２２及び第２の出力調整回路２３の各々の自身のゲインが互いに独立して可変である。ゲインが制御信号に応じて互いに独立して可変である。

図４に示した複合共振回路１の各構成要素についてさらに詳しく説明する。図４の複合共振回路１の入力端子３は、図１と同様の標準信号発生器ＳＧ（図示せず）に接続されており、出力が一定に維持され且つ周波数ｆが連続的に掃引された入力信号が複合共振回路１の入力端子に印加される。入力信号は第１の位相制御回路４の入力端子Ｔ１及び第２の位相制御回路５の入力端子Ｔ２にそれぞれ供給される。

第１の位相制御回路４は、入力端子Ｔ１、位相制御信号入力端子ＴＰ１１、及び出力端子を有する。入力端子Ｔ１は入力端子３に接続され、当該出力端子は第１の出力調整回路２２の入力端子に接続され、位相制御信号入力端子ＴＰ１１は関数変換器群１７の関数変換器１７−１の位相制御信号出力端子ＴＦＣＰＯ１１に接続されている。

第１の位相制御回路４は、入力端子Ｔ１から入力信号を入力する。また、第１の位相制御回路４は、位相制御信号入力端子ＴＰ１１から関数変換器群１７の関数変換器１７−１からの位相制御信号を入力する。また、第１の位相制御回路４は、関数変換器群１７の関数変換器１７−１からの位相制御信号に応答して、入力端子Ｔ１に印加される入力信号の位相をφ１だけシフトさせる。さらに、第１の位相制御回路４は、φ１だけ位相がシフトされた信号を出力端子から第１の出力調整回路２２に出力する。

第２の位相制御回路５は、入力端子Ｔ２、位相制御信号入力端子ＴＰ２１、及び出力端子を有する。入力端子Ｔ２は入力端子３に接続され、当該出力端子は第２の出力調整回路２３の入力端子に接続され、位相制御信号入力端子ＴＰ２１は関数変換器群１７の関数変換器１７−２の位相制御信号出力端子ＴＦＣＰＯ２１に接続されている。

第２の位相制御回路５は、入力端子Ｔ２から入力信号を入力する。また、第２の位相制御回路５は、位相制御信号入力端子ＴＰ２１から関数変換器群１７の関数変換器１７−２からの位相制御信号を入力する。また、第２の位相制御回路５は、関数変換器群１７の関数変換器１７−２からの位相制御信号に応答して、入力端子Ｔ２に印加される入力信号の位相をφ２だけシフトさせる。さらに、第２の位相制御回路５は、φ２だけ位相がシフトされた信号を出力端子から第２の出力調整回路２３に出力する。

第１及び第２の位相制御回路４、５の変形例として、第１及び第２の位相制御回路４、５がそれぞれシフトさせる位相φ１及びφ２は制御信号に応じて連続的に若しくは段階的に可変であり、又は予めプリセットされた固定の値を有し、手動で連続的に又は段階的に可変であってもよい。

第１の出力調整回路２２は、入力端子、第１の出力調整信号入力端子ＴＡ１１、出力端子を有する。第１の出力調整回路２２の入力端子は第１の位相制御回路４の出力端子に接続されている。第１の出力調整回路２２の出力端子は、共振回路６の第１のポートＴＲ１１に接続されている。第１の出力調整信号入力端子ＴＡ１１は、関数変換器群１７の関数変換器１７−３の位相制御信号出力端子ＴＦＣＡＯ１１に接続されている。

第１の出力調整回路２２は、自身の入力端子からφ１だけ位相がシフトされた信号を入力する。また、第１の出力調整回路２２は、第１の出力調整信号入力端子ＴＡ１１から関数変換器群１７の関数変換器１７−３からのゲイン制御信号を入力する。また、第１の出力調整回路２２は、関数変換器群１７の関数変換器１７−３からのゲイン制御信号に応答して、自身のゲインを調整することによって、φ１だけ位相がシフトされた信号の出力電力を調整する。さらに、第１の出力調整回路２２は、φ１だけ位相がシフトされ且つ出力電力が調整された信号を出力端子から共振回路６の第１のポートＴＲ１１に出力する。

第２の出力調整回路２３は、入力端子、第２の出力調整信号入力端子ＴＡ２１、出力端子を有する。第２の出力調整回路２３の入力端子は第２の位相制御回路５の出力端子に接続されている。第２の出力調整回路２３の出力端子は、共振回路６の第２のポートＴＲ２１に接続されている。第２の出力調整信号入力端子ＴＡ２１は、関数変換器群１７の関数変換器１７−４の位相制御信号出力端子ＴＦＣＡＯ２１に接続されている。

第２の出力調整回路２３は、自身の入力端子からφ２だけ位相がシフトされた信号を入力する。また、第２の出力調整回路２３は、第２の出力調整信号入力端子ＴＡ２１から関数変換器群１７の関数変換器１７−４からのゲイン制御信号を入力する。また、第２の出力調整回路２３は、関数変換器群１７の関数変換器１７−４からのゲイン制御信号に応答して、自身のゲインを調整することによって、φ２だけ位相がシフトされた信号の出力電力を調整する。さらに、第２の出力調整回路２３は、φ２だけ位相がシフトされ且つ出力電力が調整された信号を出力端子から共振回路６の第２のポートＴＲ２１に出力する。

第１及び第２の出力調整回路２２、２３の変形例としては、第１及び第２の出力調整回路２２、２３のゲインの量は、ゲイン制御信号に応じて連続的に若しくは段階的に可変であってもよいし、予めプリセットされた固定の値を有してもいし、又は手動により連続的に又は段階的に可変であってもよい。

次に、共振回路６について説明する。共振回路６は、第１及び第２のポート端子ＴＲ１１及びＴＲ２１と、共通端子ＴＣを有する。第１及び第２のポート端子ＴＲ１１及びＴＲ２１は第１の出力調整回路２２の出力端子及び第２の出力調整回路２３の出力端子にそれぞれ接続されている。共通端子ＴＣは基準端子２に接続されている。φ１だけ位相がシフトされ且つ出力電力が調整された信号が第１のポートＴＲ１１から入力され、φ２だけ位相がシフトされ且つ出力電力が調整された信号が第２のポートＴＲ２１から入力される。図４の共振回路６の回路構成は、例えば、図１と同様であるので詳細な説明は省略する。

次に、関数変換器群１７について説明する。関数変換器群１７は、関数変換器１７−１、１７−２、１７−３、１７−４及び位相制御信号入力端子ＴＦＣＩ１を有する。関数変換器１７−１及び１７−２は周波数制御信号に応じて位相制御信号を生成し、且つ関数変換器１７−３及び１７−４は周波数制御信号に応じてゲイン制御信号を生成する。

関数変換器１７−１は、入力端子ＴＦＣＰＩ１１及び出力端子ＴＦＣＰＯ１１を有する。入力端子ＴＦＣＰＩ１１は関数変換器群１７の位相制御信号入力端子ＴＦＣＩ１に接続され、出力端子ＴＦＣＰＯ１１は第１の位相制御回路４のＴＰ１１に接続されている。関数変換器１７−１は入力端子ＴＦＣＰＩ１１から周波数制御信号を入力する。また、関数変換器１７−１は、周波数制御信号に応じて位相制御信号を生成する。また、関数変換器１７−１は、生成した位相制御信号を出力端子ＴＦＣＰＯ１１から第１の位相制御回路４の位相制御信号入力端子ＴＰ１１に出力する。

関数変換器１７−２は、入力端子ＴＦＣＰＩ２１及び出力端子ＴＦＣＰＯ２１を有する。入力端子ＴＦＣＰＩ２１は関数変換器群１７の位相制御信号入力端子ＴＦＣＩ１に接続され、出力端子ＴＦＣＰＯ２１は第２の位相制御回路５のＴＰ２１に接続されている。関数変換器１７−２は入力端子ＴＦＣＰＩ２１から周波数制御信号を入力する。また、関数変換器１７−２は、周波数制御信号に応じて位相制御信号を生成する。また、関数変換器１７−２は、生成した位相制御信号を出力端子ＴＦＣＰＯ２１から第２の位相制御回路５の位相制御信号入力端子ＴＰ２１に出力する。

関数変換器１７−３は、入力端子ＴＦＣＡＩ１１及び出力端子ＴＦＣＡＯ１１を有する。入力端子ＴＦＣＡＩ１１は関数変換器群１７の位相制御信号入力端子ＴＦＣＩ１に接続され、出力端子ＴＦＣＡＯ１１は第１の出力調整回路２２のＴＡ１１に接続されている。関数変換器１７−３は入力端子ＴＦＣＡＩ１１から周波数制御信号を入力する。また、関数変換器１７−３は、周波数制御信号に応じてゲイン制御信号を生成する。また、関数変換器１７−３は、生成したゲイン制御信号を出力端子ＴＦＣＡＯ１１から第１の出力調整回路２２のＴＡ１１に出力する。

関数変換器１７−４は、入力端子ＴＦＣＡＩ２１及び出力端子ＴＦＣＡＯ２１を有する。入力端子ＴＦＣＡＩ２１は関数変換器群１７の位相制御信号入力端子ＴＦＣＩ１に接続され、出力端子ＴＦＣＡＯ２１は第２の出力調整回路２３のＴＡ２１に接続されている。関数変換器１７−４は入力端子ＴＦＣＡＩ２１から周波数制御信号を入力する。また、関数変換器１７−４は、周波数制御信号に応じてゲイン制御信号を生成する。また、関数変換器１７−４は、生成したゲイン制御信号を出力端子ＴＦＣＡＯ２１から第２の出力調整回路２３のＴＡ２１に出力する。

２つの位相制御信号入力端子ＴＰ１１とＴＰ２１とに関して、関数発生器１７−１の入出力端子ＴＦＣＰＩ１１とＴＦＣＰＯ１１の間の関数関係と、関数発生器１７−２の入出力端子ＴＦＣＰＩ２１とＴＦＣＰＯ２１の間の関数関係と、は、その絶対値に関しては両者とも実質的に“１”、即ち、直線関係を持たせ、変化方向については互いに逆方向の変化、即ち、反対符号の関係を持たせる。この構成設定の場合、制御位相量（φ２−φ１）に対して２倍の感度の関係を持つ。

２つの出力調整信号入力端子ＴＦＣＡＩ１１とＴＦＣＡＩ２１とに関して、関数発生器１７−３の入出力端子ＴＦＣＡＩ１１とＴＦＣＡＯ１１の間の関数関係と、関数発生器１７−４の入出力端子ＴＦＣＡＩ２１とＴＦＣＡＯ２１の間の関数関係と、のそれぞれの入出力間の関数関係は、図５に示すように、可変範囲の中央部に最小点を持つ下に凸の２次曲線状様の関数関係を持たせる。この曲線は、その点の制御位相量設定における共振曲線のピーク値を一定にするような補償曲線を呈する関数関係であって、一義的に決まる関係である。その結果、制御位相量を変えた時に、図６の曲線のように、ピーク出力が変化していたものが、図７のように一定値を示すようになる。即ち、ピーク出力の一定性が満たされる。出力調整回路は、出力インピーダンスが一定である可変減衰器や、分圧率を可変可能な抵抗分圧回路とバッファー増幅回路とを組み合わせた回路であっても良いし、その可変状態は、連続可変であっても、段階的可変であってもよい。

実施例２の複合共振回路の動作について説明する。まず、入力端子３に周波数ｆの入力信号が印加される。第１及び第２の位相制御回路４、５は、それぞれの関数変換器１７−１及び１７−２からの位相制御信号に応じて、入力信号の位相をそれぞれφ１及びφ２だけシフトさせる。第１及び第２の出力調整回路２２、２３は、それぞれの関数変換器１７−３及び１７−４からのゲイン制御信号に応じて、自身のゲインを調節して、それぞれφ１及びφ２だけ位相がシフトされた信号の出力電力を調整し、φ１及びφ２だけ位相がシフトされ且つ出力電力が調整された信号を共振回路６に出力する。したがって、共振回路６においては、入力信号に対して位相がφ１及びφ２だけシフトされた信号が供給される。

実施例２の複合共振回路によれば、共振回路６内の共振素子の物理定数、例えばイミタンス周波数を変えなくとも、第１及び第２の中継回路２２、２３のゲインをゲイン制御信号に応じて制御位相量（φ２−φ１）と連動させて調整することができる。従って、実施例１と比べて、共振回路６の共振出力の共振周波数範囲や共振先鋭度等をより微細に調整することができる。

尚、実施例２においては、第１及び第２の中継回路として説明した第１及び第２の出力調整回路２２、２３のゲインがゲイン制御信号に応じて可変であるとして説明したが、最適なゲインを設定できるのであれば可変である必要はない。即ち、実施例２の複合共振回路が用途に応じた周波数範囲及び共振先鋭度を有するように、実施例２の第１及び第２の中継回路は、固定のゲイン及び出力インピーダンスを有する中継回路であってもよいし、ゲイン及び出力インピーダンスが手動にて互いに独立して調整自在な中継回路であってもよい。

図８に本発明の複合共振回路に係る実施例３を示す。図８に示すように、複合共振回路１は、入力端子３と、第１のポートの端子ＴＲ１１及び第２のポートの端子ＴＲ２１を有する共振回路６と、入力端子３に供給された周波数ｆの入力信号に対して互いに異なる位相シフトφ１及びφ２をそれぞれ施し、当該位相シフト後の信号の各々を共振回路６の第１のポートの端子ＴＲ１１及び第２のポートの端子ＴＲ２１に供給する第１の位相制御回路４及び第２の位相制御回路５と、を含む。第１の位相制御回路４と第１のポートの端子ＴＲ１１との間及び第２の位相制御回路５と第２のポートの端子ＴＲ２１との間に、第１及び第２の位相制御回路４、５からのシフト出力を共振回路６に中継する第１及び第２中継回路７，８がそれぞれ接続されている。第１及び第２中継回路７，８の各々の自身の出力インピーダンス及びゲインが互いに独立して可変である。前記出力インピーダンス及びゲインが制御信号に応じて互いに独立して可変である。第１中継回路７は、前記制御信号に応じてゲインが変化する可変減衰増幅回路２２と、バッファ増幅器ＡＭＰ５を介して前記可変減衰増幅回路２２に直列に接続され且つ前記制御信号に応じて出力インピーダンスが変化する可変インピーダンス回路１１と、からなる。尚、実施例３においては、可変減衰増幅回路２２を第１の出力調整回路２２として説明する。また、可変インピーダンス回路１１を第１の内部抵抗可変型駆動回路１１として説明する。第２中継回路は、前記制御信号に応じてゲインが変化する可変減衰増幅回路２３と、バッファ増幅器ＡＭＰ６を介して前記可変減衰増幅回路２３に直列に接続され且つ前記制御信号に応じて出力インピーダンスが変化する可変インピーダンス回路１２と、からなる。尚、実施例３においては、可変減衰増幅回路２３を第２の出力調整回路２３として説明する。また、可変インピーダンス回路１２を第２の内部抵抗可変型駆動回路１２として説明する。第１及び第２の位相制御回路４、５は、制御信号に応じて互いに異なる位相シフトφ１及びφ２をそれぞれ施す。

図８に示した複合共振回路１の各構成要素についてさらに詳しく説明する。図８の複合共振回路１の入力端子３は、図１と同様の標準信号発生器ＳＧ（図示せず）に接続されており、出力が一定に維持され且つ周波数ｆが連続的に掃引された入力信号が図８の複合共振回路１の入力端子３に印加される。入力信号は第１の位相制御回路４の入力端子Ｔ１及び第２の位相制御回路５の入力端子Ｔ２にそれぞれ供給される。

第１の位相制御回路４は、入力端子Ｔ１、位相制御信号入力端子ＴＰ１１、及び出力端子を有する。入力端子Ｔ１は入力端子３に接続され、当該出力端子は第１の出力調整回路２２の入力端子に接続され、位相制御信号入力端子ＴＰ１１は関数変換器群３４の関数変換器３３−１の位相制御信号出力端子ＴＦＣＰＯ１１に接続されている。

第１の位相制御回路４は、入力端子Ｔ１から入力信号を入力する。また、第１の位相制御回路４は、位相制御信号入力端子ＴＰ１１から関数変換器群３４の関数変換器３３−１からの位相制御信号を入力する。また、第１の位相制御回路４は、関数変換器群３４の関数変換器３３−１からの位相制御信号に応答して、入力端子Ｔ１に印加される入力信号の位相をφ１だけシフトさせる。さらに、第１の位相制御回路４は、φ１だけ位相がシフトされた信号を出力端子から第１の出力調整回路２２に出力する。

第２の位相制御回路５は、入力端子Ｔ２、位相制御信号入力端子ＴＰ２１、及び出力端子を有する。入力端子Ｔ２は入力端子３に接続され、当該出力端子は第２の出力調整回路２３の入力端子に接続され、位相制御信号入力端子ＴＰ２１は関数変換器群３４の関数変換器３３−２の位相制御信号出力端子ＴＦＣＰＯ２１に接続されている。

第２の位相制御回路５は、入力端子Ｔ２から入力信号を入力する。また、第２の位相制御回路５は、位相制御信号入力端子ＴＰ２１から関数変換器群３４の関数変換器３３−２からの位相制御信号を入力する。また、第２の位相制御回路５は、関数変換器群３４の関数変換器３３−２からの位相制御信号に応答して、入力端子Ｔ２に印加される入力信号の位相をφ２だけシフトさせる。さらに、第２の位相制御回路５は、φ２だけ位相がシフトされた信号を出力端子から第２の出力調整回路２３に出力する。

第１及び第２の位相制御回路４、５の変形例として、第１及び第２の位相制御回路４、５がそれぞれシフトさせる位相φ１及びφ２は位相制御信号に応じて連続的に又は段階的に可変であってもよく、予めプリセットされた固定の値を有してもよく、手動で連続的に若しくは段階的に可変であってもよい。

第１の出力調整回路２２は、入力端子、第１の出力調整信号入力端子ＴＡ１１、出力端子を有する。第１の出力調整回路２２の入力端子は第１の位相制御回路４の出力端子に接続されている。第１の出力調整回路２２の出力端子は、増幅器ＡＭＰ５の入力端子に接続されている。第１の出力調整信号入力端子ＴＡ１１は、関数変換器群３４の関数変換器３３−３の位相制御信号出力端子ＴＦＣＡＯ１１に接続されている。

第１の出力調整回路２２は、自身の入力端子からφ１だけ位相がシフトされた信号を入力する。また、第１の出力調整回路２２は、第１の出力調整信号入力端子ＴＡ１１から関数変換器群３４の関数変換器３３−３からのゲイン制御信号を入力する。また、第１の出力調整回路２２は、関数変換器群３４の関数変換器３３−３からのゲイン制御信号に応答して自身のゲインを調整することによって、φ１だけ位相がシフトされた信号の出力電力を調整する。さらに、第１の出力調整回路２２は、φ１だけ位相がシフトされ且つ出力電力が調整された信号を出力端子から増幅器ＡＭＰ５に出力する。

第２の出力調整回路２３は、入力端子、第２の出力調整信号入力端子ＴＡ２１、出力端子を有する。第２の出力調整回路２３の入力端子は第２の位相制御回路５の出力端子に接続されている。第２の出力調整回路２３の出力端子は、増幅器ＡＭＰ６の入力端子に接続されている。第２の出力調整信号入力端子ＴＡ２１は、関数変換器群３４の関数変換器３３−４の位相制御信号出力端子ＴＦＣＡＯ２１に接続されている。

第２の出力調整回路２３は、自身の入力端子からφ２だけ位相がシフトされた信号を入力する。また、第２の出力調整回路２３は、第２の出力調整信号入力端子ＴＡ２１から関数変換器群３４の関数変換器３３−４からのゲイン制御信号を入力する。また、第２の出力調整回路２３は、関数変換器群３４の関数変換器３３−４からのゲイン制御信号に応答して自身のゲインを調整することによって、φ２だけ位相がシフトされた信号の出力電力を調整する。さらに、第２の出力調整回路２３は、φ２だけ位相がシフトされ且つ出力電力が調整された信号を出力端子から増幅器ＡＭＰ６に出力する。

第１及び第２の出力調整回路２２、２３の変形例としては、第１及び第２の出力調整回路２２、２３のゲインの量は、ゲイン制御信号に応じて連続的に若しくは段階的に可変であってもよいし、予めプリセットされた固定の値を有してもいし、又は手動により連続的に又は段階的に可変であってもよい。

次に、ＡＭＰ５及びＡＭＰ６について説明する。ＡＭＰ５及びＡＭＰ６は、それぞれの入力端子及び出力端子を有している。入力端子はそれぞれ第１の出力調整回路２２及び第２の出力調整回路２３の出力端子に接続されている。出力端子はそれぞれ第１の内部抵抗可変型駆動回路１１及び第２の内部抵抗可変型駆動回路１２に接続されている。ＡＭＰ５及びＡＭＰ６は、それぞれ第１の出力調整回路２２及び第２の出力調整回路２３からφ１及びφ２だけ位相がシフトされた信号を所望の増幅度において増幅する。

次に第１の内部抵抗可変型駆動回路１１及び第２の内部抵抗可変型駆動回路１２について説明する。実施例３の複合共振回路における第１の内部抵抗可変型駆動回路１１及び第２の内部抵抗可変型駆動回路１２は図１及び図２に示したものと同様であるので、異なる点のみを説明する。

第１の内部抵抗可変型駆動回路１１は内部抵抗制御端子ＴＲＣＰ１１を有しており、関数変換器群３４の関数変換器３３−５からのインピーダンス制御信号に応答して自身の出力インピーダンスを調整して、第１の内部抵抗可変型駆動回路１１はφ１だけ位相がシフトされた信号をその出力電力を維持したまま、共振回路６の第１のポートの端子ＴＲ１１に出力する。

第２の内部抵抗可変型駆動回路１２は内部抵抗制御端子ＴＲＣＰ２１を有しており、関数変換器群３４の関数変換器３３−６からのインピーダンス制御信号に応答して自身の出力インピーダンスを調整して、第２の内部抵抗可変型駆動回路１１はφ２だけ位相がシフトされた信号をその出力電力を維持したまま、共振回路６の第２のポートの端子ＴＲ２１に出力する。

尚、第１の内部抵抗可変型駆動回路１１の駆動出力端子ＴＯ１１における入力信号の位相と、第２の内部抵抗可変型駆動回路１２の駆動出力端子ＴＯ２１における入力信号の位相との間の位相差は、制御位相量（φ２−φ１）である。第１の内部抵抗可変型駆動回路１１の駆動出力端子ＴＯ１１と第２の内部抵抗可変型駆動回路１２の駆動出力端子ＴＯ２１からそれぞれの駆動回路を覗き込んだ内部電圧ｅ１とｅ２との値は、極端に変動することのない状態を保ったまま、所望の範囲内で連続的或は段階的に変化させることができる。これは、内部抵抗Ｒ１とＲ２との値は、すなわち内部抵抗制御量ＴＲＣＰ１１及びＴＲＣＰ２１の値を変えることにより、変化させることができる。第１の内部抵抗可変型駆動回路１１及び第２の内部抵抗可変型駆動回路１２の回路構成は図２と同様であるので説明は省略する。

共振回路６は、例えば、図１と同様の構成であるので説明は省略する。

次に、関数変換器群３４について説明する。関数変換器群３４は、関数変換器３３−１、３３−２、３３−３、３３−４、３３−５、３３−６及び位相制御信号入力端子ＴＦＣＩ１を有する。関数変換器３３−１及び３３−２は周波数制御信号に応じて位相制御信号を生成し、関数変換器３３−３及び３３−４は周波数制御信号に応じてゲイン制御信号を生成し、関数変換器３３−５及び３３−６は周波数制御信号に応じてインピーダンス制御信号を生成する。

関数変換器３３−１は、入力端子ＴＦＣＰＩ１１及び出力端子ＴＦＣＰＯ１１を有する。入力端子ＴＦＣＰＩ１１は関数変換器群３４の位相制御信号入力端子ＴＦＣＩ１に接続され、出力端子ＴＦＣＰＯ１１は第１の位相制御回路４のＴＰ１１に接続されている。関数変換器３３−１は入力端子ＴＦＣＰＩ１１から周波数制御信号を入力する。また、関数変換器３３−１は、周波数制御信号に応じて位相制御信号を生成する。また、関数変換器３４−１は、生成した位相制御信号を出力端子ＴＦＣＰＯ１１から第１の位相制御回路４の位相制御信号入力端子ＴＰ１１に出力する。

関数変換器３３−２は、入力端子ＴＦＣＰＩ２１及び出力端子ＴＦＣＰＯ２１を有する。入力端子ＴＦＣＰＩ２１は関数変換器群３４の位相制御信号入力端子ＴＦＣＩ１に接続され、出力端子ＴＦＣＰＯ２１は第２の位相制御回路５のＴＰ２１に接続されている。関数変換器３３−２は入力端子ＴＦＣＰＩ２１から周波数制御信号を入力する。また、関数変換器３３−２は、周波数制御信号に応じて位相制御信号を生成する。また、関数変換器３３−２は、生成した位相制御信号を出力端子ＴＦＣＰＯ２１から第２の位相制御回路５の位相制御信号入力端子ＴＰ２１に出力する。

関数変換器３３−３は、入力端子ＴＦＣＡＩ１１及び出力端子ＴＦＣＡＯ１１を有する。入力端子ＴＦＣＡＩ１１は関数変換器群３４の位相制御信号入力端子ＴＦＣＩ１に接続され、出力端子ＴＦＣＡＯ１１は第１の出力調整回路２２のＴＡ１１に接続されている。関数変換器３３−３は入力端子ＴＦＣＡＩ１１から周波数制御信号を入力する。また、関数変換器３３−３は、周波数制御信号に応じてゲイン制御信号を生成する。また、関数変換器３３−３は、生成したゲイン制御信号を出力端子ＴＦＣＡＯ１１から第１の出力調整回路２２のＴＡ１１に出力する。

関数変換器３３−４は、入力端子ＴＦＣＡＩ２１及び出力端子ＴＦＣＡＯ２１を有する。入力端子ＴＦＣＡＩ２１は関数変換器群３４の位相制御信号入力端子ＴＦＣＩ１に接続され、出力端子ＴＦＣＡＯ２１は第２の出力調整回路２３のＴＡ２１に接続されている。関数変換器３３−４は入力端子ＴＦＣＡＩ２１から周波数制御信号を入力する。また、関数変換器３３−４は、周波数制御信号に応じてゲイン制御信号を生成する。また、関数変換器３３−４は、生成したゲイン制御信号を出力端子ＴＦＣＡＯ２１から第２の出力調整回路２３のＴＡ２１に出力する。

関数変換器３３−５は、入力端子ＴＦＣＲＩ１１及び出力端子ＴＦＣＲＯ１１を有する。入力端子ＴＦＣＲＩ１１は関数変換器群３４の位相制御信号入力端子ＴＦＣＩ１に接続され、出力端子ＴＦＣＲＯ１１は第１の内部抵抗可変型駆動回路１１の内部抵抗制御端子ＴＲＣＰ１１に接続されている。関数変換器３３−５は入力端子ＴＦＣＲＩ１１から周波数制御信号を入力する。また、関数変換器３３−５は、周波数制御信号に応じてインピーダンス制御信号を生成する。また、関数変換器３３−５は、生成したインピーダンス制御信号を出力端子出力端子ＴＦＣＲＯ１１から第１の内部抵抗可変型駆動回路１１の内部抵抗制御端子ＴＲＣＰ１１に出力する。

関数変換器３３−６は、入力端子ＴＦＣＲＩ２１及び出力端子ＴＦＣＲＯ２１を有する。入力端子ＴＦＣＲＩ２１は関数変換器群３４の位相制御信号入力端子ＴＦＣＩ１に接続され、出力端子ＴＦＣＲＯ２１は第２の内部抵抗可変型駆動回路１２の内部抵抗制御端子ＴＲＣＰ２１に接続されている。関数変換器３３−６は入力端子ＴＦＣＲＩ２１から周波数制御信号を入力する。また、関数変換器３３−６は、周波数制御信号に応じてインピーダンス制御信号を生成する。また、関数変換器３３−６は、生成したインピーダンス制御信号を出力端子出力端子ＴＦＣＲＯ２１から第２の内部抵抗可変型駆動回路１２の内部抵抗制御端子ＴＲＣＰ２１に出力する。

実施例３の複合共振回路の動作について説明する。まず、入力端子３に周波数ｆの入力信号が印加される。第１及び第２の位相制御回路４、５は、それぞれの関数変換器３３−１及び３３−２からの位相制御信号に応じて、入力信号の位相をそれぞれφ１及びφ２だけシフトさせる。第１及び第２の出力調整回路２２、２３は、それぞれの関数変換器３３−３及び３３−４からのゲイン制御信号に応じて自身のゲインを調節して、それぞれφ１及びφ２だけ位相がシフトされた信号の出力電力を調整する。ＡＭＰ５及びＡＭＰ６は、それぞれφ１及びφ２だけ位相がシフトされ且つ出力電力が調整された信号を、所定の増幅率で増幅する。第１及び第２の内部抵抗可変型駆動回路１１及び１２は、自身の出力インピーダンスを調整して、当該所定の増幅率で増幅された信号を共振回路６に出力する。したがって、共振回路６においては、入力信号に対して位相がφ１及びφ２だけシフトされた信号が供給される。関数変換器群３４に入力される周波数制御信号によって、制御位相量（φ２−φ１）は、第１及び第２の出力調整回路２２、２３のゲイン調整及び第１及び第２の内部抵抗可変型駆動回路１１及び１２の出力インピーダンスと連動して調整され得る。

実施例３の複合共振回路によれば、共振回路６内の共振素子の物理定数、例えばイミタンス周波数を変えなくとも、第１及び第２の中継回路２２、２３のゲイン及び出力インピーダンスを制御信号に応じて制御位相量（φ２−φ１）と連動させて調整することができる。従って、実施例１及び２と比べて、共振回路６の共振出力の共振周波数範囲や共振先鋭度等をより微細に調整することができる。

尚、実施例３においては、第１及び第２の中継回路７、８の出力インピーダンス及びゲインが制御信号に応じて可変であるとして説明したが、最適な出力インピーダンス及びゲインを有するのであれば可変である必要はない。すなはち、実施例３の複合共振回路が用途に応じた周波数範囲及び共振先鋭度を有するように、実施例３の第１及び第２の中継回路は、固定のゲイン及び出力インピーダンスを有する中継回路であってもよいし、又はゲイン及び出力インピーダンスが手動にて互いに独立して調整自在な中継回路であってもよい。

また、第１及び第２の中継回路７、８は、可変減衰増幅回路２２、２３としての第１及び第２の出力調整回路２２、２３と、可変インピーダンス回路１１、１２としての第１及び第２の内部抵抗可変型駆動回路１１、１２とからそれぞれ構成されるとして説明した。第１及び第２の中継回路７、８の各々は可変減衰増幅回路と可変インピーダンス回路のどちらか一方から構成されてもよい。

本発明の基本的効果を列挙すると以下のようになる。

共振ユニットに接続する中継回路の内部抵抗及びゲイン等のパラメータが共振ユニットの出力特性に対して重要な働きをなすことを明らかにした。直線性よく且つ共振先鋭度Ｑ値を所望の範囲内に保ちながら、共振ユニットの共振素子定数を変えることなく、共振ユニット以外の外部パラメータを変えることにより共振ユニットの共振特性曲線のピーク周波数を変化させることができる。共振ユニットに接続する中継回路の内部抵抗及びゲイン等のパラメータを、制御位相量と連動させて可変することにより、周波数可変の直線性と、共振先鋭度の一定性を同時に満たせる複合共振回路が得られた。共振ユニットの周辺回路の出力電力を、制御位相量と連動させて可変することにより、周波数可変の直線性、又は、共振先鋭度の一定性、の何れかと、共振ユニットに流れ込む電流の絶対値のピーク出力の一定性と、を同時に満たせる複合共振回路が得られた。

本発明の複合共振回路は、第１及び第２位相シフト回路及び共振ユニットを有し、さらに、第１及び第２中継回路を有する。共振ユニットと位相シフトとの組み合わせ回路の特性に対して数種類の中継回路を設計しておいて、その内、用途に最適なゲインや出力インピーダンス等の回路定数を有する中継回路を選択すれば、共振ユニット内の共振素子の各々の共振周波数等の物理定数を変えることなく且つ実効的な共振先鋭度Ｑ値を劣化させることなく、広い周波数範囲に亘って、共振周波数可変範囲を高い自由度にて設定可能である。

さらに、本発明の複合共振回路は、第１及び第２中継回路の各々の自身の出力インピーダンス及びゲインが互いに独立して可変である。出力インピーダンスとゲインの両方又は一方を変えることによって、共振ユニット自体の共振出力の共振周波数範囲、共振先鋭度、線形周波数応答性、一定性等を自在に微調整することが可能である。従って、例えば、製品出荷時において、製品毎の共振先鋭度のバラツキを抑えて、ある所定の範囲のＱ値となるように設定する場合においては、共振ユニットの共振出力のＱ値が所定の範囲となるように出力インピーダンス及びゲインを互いに独立して微調整しさえすればよい。

本発明の複合共振回路は、中継回路の出力インピーダンス及び／又はゲインと共に、制御位相量（φ２−φ１）を連動して変えることによって、共振ユニット自体の共振出力の共振周波数範囲、共振先鋭度、線形周波数応答性、及び一定性等をさらに微細に微調整することが可能である。

実施例１乃至３の複合共振回路においては、本発明に係る共振ユニットを、誘導性リアクタンス（コイル素子）と容量性リアクタンス（コンデンサ素子）を有する２端子回路を含む共振回路として説明したが、これらに限定されない。

実施例１乃至３の複合共振回路においては、本発明に係る第１及び第２の位相シフト回路を、入力信号の位相をφ１及びφ２のみシフトさせる第１及び第２の位相制御回路として説明したが、これらに限定されない。例えば、第１及び第２の位相制御回路は、入力信号の位相を単一相にシフトさせるだけなく、複数相にシフトさせてもよい。

Claims (7)

1. 入力端子と、
   第１及び第２入力ポートを有する共振ユニットと、
   前記入力端子に供給された入力信号に対して互いに異なる位相シフトを施し、当該位相シフト後の信号の各々を前記共振ユニットの前記第１及び第２入力ポートに供給する第１及び第２位相シフト回路と、を含む複合共振回路であって、
   前記第１位相シフト回路と前記第１入力ポートとの間及び前記第２位相シフト回路と前記第２入力ポートとの間に、前記第１及び第２位相シフト回路からのシフト出力を前記共振ユニットに中継する第１及び第２中継回路がそれぞれ接続され、前記第１及び第２中継回路の各々はインピーダンス及びゲインを有することを特徴とする複合共振回路。
2. 前記第１及び第２中継回路の各々の自身の出力インピーダンス及びゲインは互いに独立して可変であることを特徴とする請求項１に記載の複合共振回路。
3. 前記出力インピーダンス及びゲインは制御信号に応じて互いに独立して可変であることを特徴とする請求項２に記載の複合共振回路。
4. 前記第１及び第２中継回路の各々は、前記制御信号に応じてゲインが可変である可変減衰増幅回路からなることを特徴とする請求項３に記載の複合共振回路。
5. 前記第１及び第２中継回路の各々は、前記制御信号に応じて出力インピーダンスが可変である可変インピーダンス回路からなることを特徴とする請求項３に記載の複合共振回路。
6. 前記第１及び第２中継回路の各々は、
   前記制御信号に応じてゲインが可変である可変減衰増幅回路と、
   バッファ増幅器を介して前記可変減衰増幅回路に直列に接続され且つ前記制御信号に応じて出力インピーダンスが可変である可変インピーダンス回路と、
   からなることを特徴とする請求項３に記載の複合共振回路。
7. 前記第１及び第２位相シフト回路は、前記制御信号に応じて前記互いに異なる位相シフトを施すことを特徴とする請求項３に記載の複合共振回路。

Images