KR20120120290A - 반공진 주파수 가변형 복합 공진 회로 - Google Patents

반공진 주파수 가변형 복합 공진 회로 Download PDF

Info

Publication number
KR20120120290A
KR20120120290A KR1020127020895A KR20127020895A KR20120120290A KR 20120120290 A KR20120120290 A KR 20120120290A KR 1020127020895 A KR1020127020895 A KR 1020127020895A KR 20127020895 A KR20127020895 A KR 20127020895A KR 20120120290 A KR20120120290 A KR 20120120290A
Authority
KR
South Korea
Prior art keywords
circuit
terminal
compensation
resonant
phase shift
Prior art date
Application number
KR1020127020895A
Other languages
English (en)
Inventor
코이치 히라마
Original Assignee
마크디바이시스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마크디바이시스 가부시키가이샤 filed Critical 마크디바이시스 가부시키가이샤
Publication of KR20120120290A publication Critical patent/KR20120120290A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0153—Electrical filters; Controlling thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H5/00—One-port networks comprising only passive electrical elements as network components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/17—Structural details of sub-circuits of frequency selective networks
    • H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
    • H03H7/1766—Parallel LC in series path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H2007/0192—Complex filters

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Filters And Equalizers (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

복합 공진 회로의 주파수 특성 곡선의 출력 최소점의 주파수를 양호한 직선성으로 또한 공진 첨예도 Q값을 소망의 범위 내에 유지하면서, 넓은 주파수 가변 범위의 실현을, 높은 자유도로 설정할 수 있는 복합 공진 회로를 제공한다. 공급되는 교류 전력 신호에 대해 제1 게인 조정을 실시하는 제1 전류로; 교류 전력 신호에 대해 제1 게인 조정과는 다른 조정 량의 제2 게인 조정을 실시하는 적어도 하나의 제2 전류로; 제1 및 제2 전류로에 각각 설치되고, 상기 제1 및 제2 전류로를 경유하는 교류 전력 신호의 각각에 대해 서로 다른 공진 점 또는 반공진 점을 갖고 상기 교류 전력 신호 각각을 취입하는 적어도 두 개의 공진 회로; 교류 전력 신호에 대해 보상 위상 시프트를 실시하는 적어도 하나의 보상 전류로; 보상 전류로에 설치되고, 상기 공진 회로의 불필요한 성분을 제거하는 보상 회로; 및 제1 전류로, 상기 제2 전류로 및 보상 전류로를 경유한 교류 전력 신호를 아날로그 가산 또는 감산하는 아날로그 연산 회로를 구비한다.

Description

반공진 주파수 가변형 복합 공진 회로{ANTIRESONANT FREQUENCY-VARYING COMPOUND RESONANT CIRCUIT}
본 발명은 반공진 주파수 가변 범위를 자유롭게 설정할 수 있는 반공진 주파수 가변형 복합 공진 회로에 관한 것이다.
압전 진동자 등의 고유 공진 주파수를 이용하는 전자 부품에 있어서는, 그의 영(zero) 위상 주파수, 즉 반공진 주파수를 바꾸는 수단으로서, 병렬로 커패시터 등의 리액턴스 소자를 접속하는 방법이 널리 알려져 있지만, 압전 진동자 등의 물리적 정수를 변화시켜 주파수 범위 자체를 변경할 수는 없다. 그 결과, 넓은 가변 범위에 걸쳐 주파수를 변경하려고 하면 출력 자체가 저하되는 단점이 있다.
특허 문헌 1에, 두 개의 직렬 공진 회로를 포함하는 공진 회로에 인가하는 전압비를 제어함으로써, 전력 가산점에서 전력의 극소점을 부여하는 주파수를 변경할 수 있는 회로가 개시되어있다. 이 회로에서는, 인가 전압비를 변화시킴으로써 두 개의 직렬 공진 주파수를 양단으로 하는 주파수 범위를 임의로 제어할 수 있지만, 이 가변인 주파수 범위의 중앙부에서, 극소점에서의 성능, 즉 극소점에 있어서의 전력 실효치와 주파수의 관계에 있어서 전력의 실효치가 극소점에서의 값의 두 배로 되는 주파수 범위(3dB 대역폭)로부터 산출한 실효적인 공진 첨예도 Q값이, 극단적으로 열화하는 현상이 일어난다.
또한, 주파수 가변 범위의 양단부에 있어서의 실효 Q값은 수정 진동자의 무부하 상태에서 공진 첨예도 Q값에 비해 대폭적으로 열화되고 있는 실정이다.
특허 문헌 2에 주파수 가변 범위를 제약하는 수정 진동자의 병렬 용량을 제거하는 수단이 개시되어 있지만, 넓은 주파수 가변 범위는 얻을 수 없다.
비 특허 문헌 1에, 하나의 고정 주파수를 출력하는 발진 회로에 있어서, 브리지 회로의 한 변에 수정 진동자를 배치하고, 다른 변의 회로 소자를 임의로 선택함으로써, 브리지 전체의 실효적인 공진 첨예도 Q값을 개선하는 방법이 개시되어 있지만, 넓은 대역에 걸쳐 주파수를 변경할 수는 없다.
요약하면, 종래의 복합 공진 회로에서는, 넓은 주파수 가변 범위 내의 모두에 있어서, 동작 상태의 공진 첨예도 Q값이 크게 변동하고, 또한 사용한 공진 소자 자체의 공진 첨예도 Q값에 비해 크게 열화된 공진 첨예도 Q값을 나타내는 바람직하지 않은 성능 밖에 얻을 수 없는 실정이었다.
선행 기술 문헌
특허 문헌
특허 문헌 1 : 국제공개공보 제2006/046672호
특허 문헌 2 : 일본 공개특허공보 특개평 8-204451호
비특허 문헌
비특허 문헌 1 : W. R. Sooy, F. L. Vernon and J. Munushian; "A Microwave Meacham Bridge Oscillator"Proc. IRE, Vol. 48, No. 7, pp. 1297-1306, July 1960
본 발명은 압전 진동자와 같은 공진 첨예도가 양호한 공진자를 이용한 복합 공진 회로에 있어서, 사용한 공진 소자의 무부하 상태의 공진 첨예도 Q값에 가까운 값을 실현하고, 또한, 넓은 주파수 범위에 걸쳐 반공진 주파수 가변 범위를 높은 자유도로 설정할 수 있도록 하는 반공진 주파수 가변형 복합 공진 회로를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명에 따른 반공진 주파수 가변형 복합 공진 회로는, 공급되는 교류 전력 신호에 대해 제1 게인 조정을 실시하는 제1 전류 로, 상기 교류 전력 신호에 대해 제1 게인 조정과는 다른 조정량의 제2 게인 조정을 실시하는 적어도 하나의 제2 전류로, 상기 제1 및 제2 전류로에 각각 설치되고, 상기 제1 및 제2 전류로를 경유하는 교류 전력 신호 각각에 대해 서로 다른 공진 점 또는 반공진 점을 갖고 상기 교류 전력 신호의 각각을 취입하는 적어도 두 개의 공진 회로, 상기 교류 전력 신호에 대해 보상 위상 시프트를 실시하는 적어도 하나의 보상 전류로와, 상기 보상 전류로로 설치되고, 상기 공진 회로의 불필요한 성분을 제거하는 보상 회로, 및 상기 제1 전류로, 상기 제2 전류로 및 보상 전류로를 경유한 교류 전력 신호를 아날로그 가산 또는 감산하는 아날로그 연산 회로를 구비하는 것을 특징으로 한다.
본 발명의 복합 공진 회로에 의하면, 소망의 주파수 가변 범위에 걸쳐 실효적인 공진 첨예도 Q값을 열화시키지 않고, 공진 주파수 가변 범위를 높은 자유도로 설정하는 것이 가능하다.
도1은, 본 발명의 실시예 1에 관한 복합 공진 회로의 회로도이다.
도2는, 본 발명의 실시예 1의 효과를 설명하는 도면이다.
도3은, 본 발명의 실시예 2에 관한 복합 공진 회로의 회로도이다.
도4는, 종래 기술을 이용한 경우의 주파수 특성을 보여주는 도면이다.
도5는, 보상 후의 주파수 특성을 나타낸 도면이다.
도6은, 보상 특성의 해(solution)의 유일성을 설명하는 도면이다.
도7은, 본 발명의 실시예 3에 관한 복합 공진 회로의 회로도이다.
도8은, 보상 실시 전의 주파수 특성 예의 시뮬레이션 결과를 나타내는 도면이다.
도9는, 보상 실시 후의 주파수 특성 예의 시뮬레이션 결과를 나타내는 도면이다.
도10은, 주파수 가변 범위의 저단부측의 확대 주파수 특성의 일례를 나타내는 도면이다.
도11은, 주파수 가변 범위의 중앙부의 확대 주파수 특성의 일례를 나타내는 도면이다.
실시예 1
도1에 본 발명의 실시예 1에 관한 반공진 주파수 가변형 복합 공진 회로를 나타낸다. 도1에 나타낸 바와 같이, 반공진 주파수 가변형 복합 공진 회로(1)는, 기준 단자(2); 입력 단자(3); 입력 단자(3)로부터 전력 분배 회로(5) 및 단자 T11 및 단자 T12을 통해 공급되는 주파수 f의 입력 신호의 전력 레벨에 대해 서로 다른 전력 레벨 e1, e2의 감쇠 처리를 실시하고, 이 전력 가변 후의 신호를 각각 단자 T21 및 단자 T22를 통해 제1 공진기 회로(7) 및 제2 공진기 회로(8)에 공급하는 제1 감쇠 회로(9)(Attenuator : ATT1) 및 제2 감쇠 회로(10) (Attenuator : ATT2); 입력 단자(3)로부터 전력 분배 회로(5) 및 단자 T13을 통해 공급되는 주파수 f의 입력 신호의 전력 레벨에 대한 위상 시프트 π + θ1을 실시하고, 이 위상 시프트 후의 신호를 단자 T23을 통해 제1 보상 회로(17)에 공급하는 제1 위상 시프트 회로(11); 제1 감쇠 회로(9) 및 제2 감쇠 회로(10)의 각각과 단자 T21 및 단자 T22을 통해 접속된 제1 공진기 회로(7) 및 제2 공진기 회로(8); 제1 위상 시프트 회로(11)와 단자 T23을 통해 접속된 제1 보상 회로(17); 제1 공진기 회로(7), 제2 공진기 회로(8) 및 제1 보상 회로(17)의 각각과 단자 T31, 단자 T32 및 단자 T33을 통해 접속된 전력 가산 회로(6); 및 전력 가산 회로(6)에 접속된 출력 단자(4)를 갖는다. 또한, 단자 T11로부터 단자 T31의 경로를 제1 전류로(30)로 하고, 단자 T12로부터 단자 T32의 경로를 제2 전류로(40)로 하고, 단자 T13으로부터 단자 T33의 경로를 제1 보상 전류로(50)로 한다.
도1에 나타낸 반공진 주파수 가변형 복합 공진 회로(1)의 각 구성 요소에 대해 상세히 설명한다. 도1의 반공진 주파수 가변형 복합 공진 회로(1)의 입력 단자(3)에는, 기준 신호 발생기 SG가 접속되고, 출력이 일정하게 유지되고 또한 주파수 f가 연속으로 소인되는 입력 신호가 반공진 주파수 가변형 복합 공진 회로(1)의 입력 단자(3)에 인가된다. 입력 신호는, 전력 분배 회로(5) 및 단자 T11, T12 단자 또는 단자 T13을 통해 제1 감쇠 회로(9), 제2 감쇠 회로(10) 및 제1 위상 시프트 회로(11)에 각각 공급된다.
제1 감쇠 회로(9)는, 입력 단자(도시되지 않음), 출력 단자(도시되지 않음)및 외부 제어 단자 CNTR1을 갖는다. 이 외부 제어 단자 CNTR1을 제어함으로써, 제1 감쇠 회로(9)는, 입력 단자의 전력 레벨과 출력 단자의 전력 레벨의 비를 임의로 변경할 수 있고, 전력 가변 후의 신호를 출력 단자로부터 단자 T21을 통해 제1 공진기 회로(7)에 출력한다. 또한, 제1 감쇠 회로(9)의 입력 단자는 단자 T11과 접속되어 있다.
제2 감쇠 회로(10)는, 입력 단자(도시되지 않음), 출력 단자(도시되지 않음), 외부 제어 단자 CNTR2를 갖는다. 이 외부 제어 단자 CNTR2를 제어함으로써, 제2 감쇠 회로(10)는, 입력 전력 레벨과 출력 전력 레벨의 비를 임의로 변경할 수 있고, 전력 가변 후의 신호를 출력 단자로부터 단자 T22를 통해 제2 공진기 회로(8)에 출력한다. 또한, 제2 감쇠 회로(10)의 입력 단자는 단자 T12와 접속되어 있다.
제1 위상 시프트 회로(11)는, 입력 단자(도시되지 않음), 및 출력 단자(도시되지 않음)를 갖는다. 제1 위상 시프트 회로(11)는, 단자 T13을 통해 입력 단자에 공급되는 입력 신호에 대해 위상 시프트(π + θ1)를 실시하고, 위상 시프트 신호를 출력 단자로부터 단자 T23을 통해 제1 보상 회로(17)에 출력한다.
제1 공진기 회로(7)는, 단자 T21 및 T31 단자에 접속되어 있고, 출력을 단자 T31 및 전력 가산 회로(6)를 통해 출력 단자(4)에 출력한다. 제1 공진기 회로(7)는, 단자 T21와 단자 T31 사이에, 코일 L1 및 저항 R1으로 이루어지는 직렬 회로와, 이 직렬 회로에 병렬 접속된 커패시터 C1으로 이루어지는 병렬 회로로 구성되어 있다.
제2 공진기 회로(8)는, 단자 T22 및 T32 단자에 접속되어 있고, 출력을 단자 T32 및 전력 가산 회로(6)를 통해 출력 단자(4)에 출력한다. 제2 공진기 회로(8)는, 단자 T22와 단자 T32 사이에 코일 L2 및 저항 R2로 이루어지는 직렬 회로와 이 직렬 회로에 병렬 접속된 커패시터 C2는 병렬 회로로 이루어지는다.
제1 보상 회로(17)는, 단자 T23, 단자 T33 및 기준 단자(2)에 접속되고, 그 출력을 단자 T33 및 전력 가산 회로(6)를 통해 출력 단자(4)에 출력한다. 제1 보상 회로(17)는, 단자 T23와 단자 T33 사이에 저항 RC1 및 저항 RC2로 이루어지는 직렬 회로가 배치되고, 이 직렬 회로의 중간점(접속점)과 기준 단자(2) 사이에 저항 RC3 가 배치된 구조를 갖는다. 제1 보상 회로(17)는, 제1 공진기 회로(7) 및 제2 공진기 회로(8)의 불필요한 성분인 저항 성분을 제거한다. 이러한 회로를 통해, 반공진 주파수 가변형 복합 공진 회로(1)의 입력 단자(3)에 인가된 입력 신호는, 제1 공진기 회로(7), 제2 공진기 회로(8), 제1 보상 회로(17)의 각각에 공급된다. 이때의 전력 레벨은 다음과 같다. 즉, 제1 공진기 회로(7), 제2 공진기 회로(8) 및 제1 보상 회로(17)에 인가되는 전력 레벨의 각각은, 각각의 기전력으로 환산하여, 전압의 절대값이 |e1|, |e2|, |e3|이다. 여기에서, |e3|은 기준 신호 발생기 SG의 기전력과 동일한 절대값이다. 이는, 제1 보상 전류로(50)에 있어서는, 소정의 전력 레벨의 감쇠 처리가 실시되어 있지 않기 때문이다. 또한, 제1 공진기 회로(7) 및 제2 공진기 회로(8)의 위상은, 입력 단자(3)에 인가된 입력 신호에 대해, 위상 시프트하지 않고(즉, 위상 시프트가 0), 제1 보상 회로(17)의 위상만 입력 단자(3)에 인가된 입력 신호에 대해, (π + θ1) 만큼 위상 시프트하고 있다. 또한, 이때의 단자 T21, T22 단자 및 단자 T23의 내부 저항의 각각은, zs1, zs2, zs3이다.
즉, 제1 공진기 회로(7)에서는, 기전력의 절대값이 |e1|이고 또한 위상 시프트가 0인 등가 전원과, 저항치가 zs1인 내부 저항과의 직렬 회로가 접속된 상태와 등가이고, 제2 공진기 회로(8)에서는, 기전력의 절대값이 |e2|이고 또한 위상 시프트가 0인 등가 전원과, 저항이 zs2인 내부 저항과의 직렬 회로가 접속된 상태와 등가이고, 제1 보상 회로(17)에서는, 기전력의 절대값이 |e3|이고 또한 위상 시프트가 (π + θ1)인 등가 전원과, 저항이 zs3인 내부 저항과의 직렬 회로가 접속된 상태와 등가이다.
도1에 나타낸 제1 실시예의 변형 예에 대해 설명한다. 이러한 변형 실시예(도시되지 않음)에서는, 도1에 도시한 제1 실시예와는, 제2 전류로에 관해서 다르고, 다른 구성에 있어서는 동일하다. 따라서 제2 전류로에 대해서만 설명한다.
제1 실시예의 제2 전류로는, 공급되는 교류 전력 신호의 게인 조정을 실시하는 것으로 하여 설명했다. 변형 예에 있어서의 제2 전류로는 공급되는 교류 전력 신호를 중계하는 전류로이다. 변형 예는 도1을 사용하여 설명하면, 이러한 변형 예에 있어서는, 도1의 제2 감쇠 회로(10) 대신, 도1 단자 T12와 T22가 직접 접속되어있다. 또한, 이러한 변형 예에서도 도1의 회로와 마찬가지로 원하는 주파수 가변 범위에 걸쳐 실효적인 공진 첨예도 Q값을 열화시키지 않고 공진 주파수 가변 범위를 높은 자유도로 설정할 수 있다.
다음, 본 발명의 효과 및 성능에 대해 설명한다. 설명에 앞서, 용어 "Null 주파수"를 우선 정의한다. 본 발명의 목적은, 반공진 주파수 가변형 복합 공진 회로를 제공하기 위한 것이다. 이 복합 공진 회로가 이용하는 공진 현상은, 소위 공진 현상이 아니라, 반공진 현상이다. 일반적으로, 복합 공진 회로의 특성 성능은 그의 입력 단자로서 기능하는 단자와, 출력 단자로 사용되는 단자를 "고주파 전원"과 "부하 저항" 사이에 접속한 회로의 동작을 검토함으로써 파악할 수 있다.
본 발명의 복합 공진 회로는, 반공진 현상을 이용하기 때문에, 상기 부하 저항의 양단에 발생하는 전압의 절대값은 최소점을 나타낸다. 이 출력 전압의 절대값이 극소점(최소점, Null 점이라고도 함)을 나타내는 진동 주파수를 Null 주파수라고 하고 fnull로 나타낸다. 이 Null 주파수는, 반공진 현상에 특징적인 주파수의 하나이다.
실시예 1의 효과 및 성능에 대해 수치 시뮬레이션 결과를 이용하여 두 개의 스텝으로 설명한다.
제1 스텝은, 실시예 1의 제1 보상 회로(17)를 구비하지 않는 방법에서는, 주파수 가변 범위 중앙부에서 공진 첨예도 Q값의 열화가 현저한 것을 설명한다. 제2 스텝에서는, 본 발명의 위상 시프트를 행함으로써, 중앙부의 실효 Q값이 모든 주파수 가변 범위 내에서 크게 개선되고 있는 것을 설명한다.
시뮬레이션의 개요는 10MHz를 중심 주파수로 하여, 주파수 가변 범위 1000ppm (9995kHz로부터 10005kHz)의 경우에서 행한다. 시뮬레이션을 행할 때의 제1 공진기 회로(7), 제2 공진기 회로(8) 및 제1 보상 회로(17)의 등가 회로 정수를 표 1에 나타낸다.
[표 1]
Figure pct00001
도2는, 횡축이 주파수(Hz), 종축이 부하 저항 zl의 양단에 발생하는 전압의 절대값(볼트: V)이다. 도2에는, 도1에 나타낸 제1 보상 회로(17)의 인가 전압을 0(제로)으로 함으로써, 제1 보상 회로(17)를 구비하지 않은 종래 기술의 방법을 이용한 시뮬레이션 결과와, 제1 보상 회로(17)를 구비한 실시예 1의 효과를 시뮬레이션 결과의 양쪽을 도시하고 있다.
도2에서는, 주파수 가변 특성이 주파수 가변 범위 내에서 실질적으로 대칭이기 때문에, 그의 저주파수측의 단부의 곡선 A와 곡선 A' 및 중앙부의 곡선 B와 곡선 B'가 도시되어 있다. 두 개의 곡선 A' 및 곡선 B'는 보상 회로를 구비하지 않은 경우에 대응하고, 두 개의 곡선 A 및 곡선 B는 보상 회로를 구비한 경우에 대응한다.
두 개의 곡선 A와 곡선 A'는, 단자 T21에 인가하는 전압의 절대값 |e1| 및 단자 T22에 인가하는 전압의 절대값 |e2|의 각각을 1V(1 볼트)와 0V(0 볼트)로 하고, 두 개의 곡선 B와 곡선 B'는, 단자 T21에 인가하는 전압의 절대값 |e1|과 단자 T22에 인가되는 전압의 절대값 |e2|의 각각을 1V와 1V로 설정한 경우이다. 또한, 두 개의 곡선 A' 및 곡선 B'는, 보상 회로의 입력 단자 T23에 인가되는 전압의 절대값 |e3|을 0V, 위상 시프트량을 (π + θ1)로 설정한 경우이고, 두 개의 곡선 A 및 곡선 B는 보상 회로의 입력 단자 T23에 인가하는 전압의 절대값 |e3|를 21/2V, 위상 시프트량을 (π + θ1)로 설정한 경우이다. 시뮬레이션에서 이 θ1은 0으로 로 했다. 따라서 위상 시프트량은 π이다.
극소점 AS와 극소점 AS'를 비교하면, 극소점 AS가 보다 가파르게 떨어지고, 마찬가지로 극소점 BS와 극소점 BS'를 비교하면 극소점 BS가 보다 가파르게 떨어지는 것을 보였다. 이는 일견하여 그의 공진 첨예도 Q값이 개선되고 있다는 것을 의미한다.
즉, 도2는, 제1 보상 회로(17)를 구비함으로써, 주파수 가변 범위의 저주파 측, 및 중앙부에서, 공진 곡선의 떨어짐의 급준도(steepness of a drop)를 개선할 수 있는 것을 나타내고 있다. 공진 곡선의 최소점을 부여하는 주파수를 가변하려면, 단자 T21과 T22 단자에 인가되는 전압의 비를 바꾸는데, 본 실시예는, 보상 회로에의 인가 전압은 절대값과 위상 시프트량을 일정하게 유지한 상태로 인 것을 지적한다. 즉 절대값과 위상 시프트량을 변화시킬 필요 또는 조정할 필요가 없다. 이것은 회로 구성이 매우 간단하고 실용적인 가치가 크다.
도2는 주파수 가변 범위의 저주파수측만 도시했지만, 전체 주파수 범위에 걸쳐, 이와 같은 효과를 기대할 수 있다. 또한, 보상 회로의 정수 설정 및 보상 회로에의 인가 전압의 절대값과 위상 시프트량 (π + θ1)을 조절함으로써, 전체 주파수 범위에 걸쳐, 공진 첨예도 Q값을 일정한 값을 유지하도록 설정할 수도 있고, 또는 볼록 형태 또는 오목 형태로 설정하는 것도 가능하다.
다음, 실시예 1의 변형 예를 열거한다. 제1 보상 회로(17)의 저항 네트워크는 T형 회로뿐만 아니라, π형 회로라도 좋고, 이들 회로의 직렬 접속도 좋다. 또한, 제1 보상 회로(17)는, 저항 네트워크뿐만 아니라 리액턴스 성분을 포함하는 소자라도 좋다. 또한 제1 보상 회로(17)의 상류 및 하류에 배치되어 있는 단자 T13, T23 단자 및 단자 T33으로 이루어지는 아암(즉, 제1 보상 전류로 50)에는, 감쇠 회로 또는 증폭 회로를 구비해도 좋다.
다음, 이 공진기 회로를 분포 정수 회로로 실현하는 한 예로서, 서로 공진 주파수가 다른 유전체 공진기의 각각에 근접하여 배치된 스트립 선로를 포함하는 두 개의 공진기 회로의 일단을 전력 가산 회로에 접속하고, 이들 두 개의 스트립 선로의 타방 단자의 각각으로의 인가 전력의 분배 비율(전력비)을 가변하는 반공진 주파수 가변형 복합 공진 회로라도 좋다.
실시예 2
실시예 2는, 공진기 회로 구성이, 두 개의 압전 공진자만으로 이루어져 있는 예이다. 이 구성은 주파수 가변 범위의 중앙부 부근에서만 공진 첨예도 Q값이 우수한 성능을 발현한다는 제약이 있지만, 공진기 회로가 간단한 구성으로 동작한다는 특징이 있다. 도3에, 본 발명의 실시예 2에 관한 반공진 주파수 가변형 복합 공진 회로를 나타낸다.
반공진 주파수 가변형 복합 공진 회로(100)는, 입력 단자(3)와, 입력 단자(3)로부터 전력 분배 회로(5)를 통해 공급되는 주파수 f의 입력 신호의 전력 레벨에 대해 전력 레벨 e1의 감쇠 처리를 실시하고, 이 전력 가변 후의 신호를 단자 T121 및 단자 T131을 통해 제3 공진기 회로(107)에 공급하는 제3 감쇠 회로(109)와, 입력 단자(3)로부터 전력 분배 회로(5)를 통해 공급된 주파수 f의 입력 신호의 전력 레벨에 대해 전력 레벨 e2의 감쇠 처리를 실시하고, 이 전력 가변 후의 신호를 단자 T122 및 T132 단자를 통해 제4 공진기 회로(108)에 공급하는 제4 감쇠 회로(110)와, 입력 단자(3)로부터 전력 분배 회로(5)를 통해 공급되는 주파수 f의 입력 신호의 전력 레벨에 대해 전력 레벨 e3의 감쇠 처리를 실시하고, 이 전력 가변 후의 신호를 단자 T123을 통해 제2 위상 시프트 회로(115)에 공급하는 제5 감쇠 회로(113)와, 입력 단자(3)로부터 전력 분배 회로(5)를 통해 공급되는 주파수 f의 입력 신호의 전력 레벨에 대해 전력 레벨 e4의 감쇠 처리를 실시하고, 이 전력 가변 후의 신호를 단자 T124를 통해 제3 위상 시프트 회로(116)에 공급하는 제6 감쇠 회로(114)를 갖는다. 또한, 전력 레벨 e1, e2, e3, e4는 서로 다르다.
또한, 반공진 주파수 가변형 복합 공진 회로(100)는, 제5 감쇠 회로(113)로부터 공급되는 주파수 f의 신호에 대해 위상 시프트 (π + θ3)를 실시하고, 이 위상 시프트 후의 신호를 단자 T133를 통해 제2 보상 회로(117)에 공급하는 제2 위상 시프트 회로(115)와, 제6 감쇠 회로(114)로부터 공급되는 주파수 f의 신호에 대해 위상 시프트 (π + θ4)를 실시하고, 이 위상 시프트 후의 신호를 단자 T134를 통해 제3 보상 회로(118)에 공급하는 제3 위상 시프트 회로(116)를 갖는다. 또한, 위상 시프트 (π + θ3) 및 (π + θ4)는 서로 다르다.
또한, 반공진 주파수 가변형 복합 공진 회로(100)는, 단자 T121 및 단자 T131을 통해 제3 감쇠 회로(109)에 접속된 제3 공진기 회로(107)와, 단자 T122 및 단자 T132을 통해 제4 감쇠 회로(110)에 접속된 제4 공진기 회로(108)와, 단자 T133을 통해 제2 위상 시프트 회로(115)에 접속된 제2 보상 회로(117)와, 단자 T134를 통해 제3 위상 시프트 회로(116)에 접속된 제3 보상 회로(118)와, 단자 T141, T142, T143, T144의 각각에 접속된 전력 가산 회로(6), 및 전력 가산 회로(6)에 접속된 출력 단자(4)를 갖는다.
도3에 나타낸 반공진 주파수 가변형 복합 공진 회로(100)의 각 구성 요소에 대해 자세히 설명한다. 도3의 반공진 주파수 가변형 복합 공진 회로(100)의 입력 단자(3)는, 기준 신호 발생기 SG에 접속되고, 출력이 일정하게 유지되고 또한 주파수 f가 연속으로 소인되는 입력 신호가 반공진 주파수 가변형 복합 공진 회로(100)의 입력 단자(3)에 인가된다.
입력 단자(3)에 인가된 입력 신호는, 전력 분배 회로(5) 및 단자 T111, 단자 T112, 단자 T113 또는 단자 T114를 통해 제3 감쇠 회로(109), 제4 감쇠 회로(110), 제5 감쇠 회로(113) 및 제6 감쇠 회로(114)에 공급된다.
제3 감쇠 회로(109)는, 입력 단자(도시되지 않음), 출력 단자(도시되지 않음), 및 외부 제어 단자 CNTR1을 갖는다. 이 외부 제어 단자 CNTR1을 제어함으로써, 제3 감쇠 회로(109)는, 입력 전력 레벨과 출력 전력 레벨의 비를 임의로 변경할 수 있고, 전력 가변 후의 신호를 출력 단자로부터 단자 T121 및 단자 T131을 통해 제3 공진기 회로(107)에 출력한다. 또한, 제3 감쇠 회로(109)의 입력 단자는 단자 T111과 접속되어 있다.
제4 감쇠 회로(110)는, 입력 단자(도시되지 않음), 출력 단자(도시되지 않음) 및 외부 제어 단자 CNTR2를 갖는다. 이 외부 제어 단자 CNTR2를 제어함으로써, 제4 감쇠 회로(110)는, 입력 단자의 전력 레벨과 출력 단자의 전력 레벨의 비를 임의로 변경할 수 있고, 전력 가변 후의 신호를 출력 단자로부터 단자 T122 및 단자 T132를 통해 제4 공진기 회로(108)에 출력한다. 또한, 제4 감쇠 회로(110)의 입력 단자는 단자 T112와 접속되어 있다.
제5 감쇠 회로(113)는, 입력 단자(도시되지 않음)와, 출력 단자(도시되지 않음) 및 외부 제어 단자 CNTR3를 갖는다. 이 외부 제어 신호 CNTR3을 제어함으로써 제5 감쇠 회로(113), 입력 단자의 전력 레벨과 출력 단자의 전력 레벨 간의 비를 임의로 변경할 수 있고, 전력 가변 후의 신호를 출력 단자로부터 단자 T123을 통해 제2 위상 시프트 회로(115)에 출력한다. 또한, 제5 감쇠 회로(113)의 입력 단자는 단자 T113과 접속되어 있다.
제6 감쇠 회로(114)는, 입력 단자(도시되지 않음)와, 출력 단자(도시되지 않음) 및 외부 제어 단자 CNTR4를 갖는다. 이 외부 제어 신호 CNTR4을 제어함으로써 제6 감쇠 회로(114)는 입력 단자의 전력 레벨과 출력 단자의 전력 레벨 사이의 비를 임의로 변경할 수 있고, 전력 가변 후의 신호를 출력 단자로부터 단자 T124을 통해 제3 위상 시프트 회로(116)에 출력한다. 또한, 제6 감쇠 회로(114)의 입력 단자는 단자 T114와 접속되어 있다.
제2 위상 시프트 회로(115)는, 도시되지 않음)와, 출력 단자(도시되지 않음)는, 단자 T123을 통해 입력 단자에 공급되는 입력 신호에 대해 위상 시프트 (π + θ3)을 실시하고, 위상 시프트 후의 신호를 출력 단자로부터 단자 T133을 통해 제2 보상 회로(117)에 출력한다.
제3 위상 시프트 회로(116)는, 입력 단자(도시되지 않음)와 출력 단자(도시되지 않음)를 갖는다. 제3 위상 시프트 회로(116)는, 단자 T124를 통해 입력 단자에 공급되는 입력 신호에 대해 위상 시프트 (π + θ4)를 실시하고, 위상 시프트 후의 신호를 출력 단자로부터 단자 T134를 통해 제3 보상 회로(118)에 출력한다.
제3 공진기 회로(107)는, 단자 T131 및 T141 단자에 접속되어 있고, 그의 출력을 단자 T141 및 전력 가산 회로(6)를 통해 출력 단자(4)에 출력한다. 제3 공진기 회로(107)는, 단자 T131과 T141 단자 사이에 수정 진동자 X1이 배치된 구조를 갖는다.
제4 공진기 회로(108)는, 단자 T132 및 T142 단자에 접속되어 있고, 그의 출력을 단자 T142 및 전력 가산 회로(6)를 통해 출력 단자(4)에 출력한다. 제4 공진기 회로(108)는, 단자 T132와 T142 단자 사이에 수정 진동자 X2가 배치된 구조를 갖는다.
제2 보상 회로(117)는, 단자 T133 및 T143 단자에 접속되어 있고, 그의 출력을 단자 T143 및 전력 가산 회로(6)를 통해 출력 단자(4)에 출력한다. 제2 보상 회로(117)는, 단자 T133과 T143 단자 사이에 커패시터 CP1 및 저항 RP1으로 이루어지는 병렬 회로가 배치된 구조를 갖는다. 제2 보상 회로(117)는, 제3 공진기 회로(107)의 불필요 성분인 수정 진동자 X1의 병렬 용량 성분 C01과 저항 성분 R1을 제거한다.
제3 보상 회로(118)는, 단자 T134 및 T144 단자에 접속되어 있고, 그의 출력을 단자 T144 및 전력 가산 회로(6)를 통해 출력 단자(4) 출력한다. 제3 보상 회로(118)는, 단자 T134과 T144 단자 사이에 커패시터 CP2와 저항 RP2로 이루어지는 병렬 회로가 배치된 구조를 갖는다. 제3 보상 회로(118)는, 제4 공진기 회로(108)의 불필요 성분인 수정 진동자 X2의 병렬 용량 성분 C02와 저항 성분 R2를 제거한다.
또한, 단자 T111로부터 단자 T131의 경로를 제3 전류로 130으로 하고, 단자 T112로부터 단자 T132의 경로를 제4 전류로 140으로 하고, 단자 T113으로부터 단자 T133의 경로를 제2 보상 전류로 150으로 하고, 단자 T114으로부터 단자 T134의 경로를 제3 보상 전류로 160으로 한다.
이러한 회로를 통해, 반공진 주파수 가변형 복합 공진 회로(100)의 입력 단자(3)에 인가된 입력 신호는, 제3 공진기 회로(107), 제4 공진기 회로(108), 제2 보상 회로(117) 및 제3 보상 회로(118)에 공급된다. 이때의 전력 레벨은 다음과 같다.
제3 공진기 회로(107) 및 제4 공진기 회로(108)에 인가되는 전력 레벨의 각각은, 각각의 기전력으로 환산하여 전압의 절대값이 |e1|, |e2|이고, 입력 단자(3)로부터 공급되는 주파수 f의 입력 신호에 대해 제3 공진기 회로(107) 및 제4 공진기 회로(108)의 위상은 0(제로)의 위상 시프트가 실시되어 있다. 또한, 이때의 단자 T131 및 단자 T132의 내부 저항의 각각은 zs1, zs2이다.
제2 보상 회로(117) 및 제3 보상 회로(118)에 인가되는 전력 레벨의 각각은, 각각의 기전력으로 환산하여 전압의 절대값이 |e3|, |e4|이고, 입력 단자(3)로부터 공급되는 주파수 f의 입력 신호에 대해 제2 보상 회로(117)의 위상은 (π + θ3)의 위상 시프트가 실시되고, 제3 보상 회로(118) 위상은 (π + θ4)의 위상 시프트가 실시되어 있다. 또한, 이때의 단자 T133 및 단자 T134의 내부 저항의 각각은 zs3, zs4이다.
즉, 제3 공진기 회로(107)에서는, 기전력의 절대값이 |e1|이고 또한 위상이 0인 등가 전원과, 저항치가 zs1인 내부 저항과의 직렬 회로가 접속된 상태와 등가이고, 제4 공진기 회로(108)에서는, 기전력의 절대값이 |e2|이고 또한 위상이 0인 등가 전원과, 저항치가 zs2인 내부 저항과의 직렬 회로가 접속된 상태와 등가이고, 제2 보상 회로(117)에서는, 기전력의 절대값이 |e3|이고 또한 위상이 (π + θ3)인 등가 전원과, 저항치가 zs3인 내부 저항과의 직렬 회로가 접속된 상태와 등가이고, 제3 보상 회로(118)에서는, 기전력의 절대값이 |e4|이고 또한 위상이 (π + θ4) 인 등가 전원과, 저항치가 zs4인 내부 저항과의 직렬 회로가 접속된 상태와 등가로 된다.
다음, 실시예 2의 효과 및 성능에 대해 수치 시뮬레이션 결과를 사용하여 설명한다. 제1 스텝에서는, 상술한 특허 문헌 2에 의해 유추 가능한 수단을 이용하면, 압전 진동자 특유의 병렬 용량의 영향을 줄일 수 있지만, 반공진 주파수 가변형 복합 공진 회로(100)로서의 공진 첨예도 Q값을 기대할 정도로 크지 않다는 것을 설명한다. 제2 스텝에서는, 실시예 2에 나타낸 보상 회로에 의해, 공진 첨예도 Q값을 크게 향상시킬 수 있는 것을 설명한다. 제3 스텝에서는, 저항 RC1과 저항 RC2에는 좁은 범위의 최적 치가 존재하는 것을 설명한다.
시뮬레이션의 개요는 10MHz를 중심 주파수로 하여, 주파수 가변 범위 1000 ppm(9995kHz로부터 10005kHz)의 경우에, 단자 T131 및 단자 T133에 등가적으로 접속되는 등가 전원의 기전력과 내부 저항과, 단자 T132 및 단자 T134에 등가적으로 접속되는 등가 전원의 기전력과 내부 저항은 서로 같은 것으로 하여 행한다.
시뮬레이션을 행할 때의 제3 공진기 회로(107) 및 제4 공진기 회로(108)의 등가 회로 정수는 표 2에 나타낸 것을 사용한다. 제2 보상 회로(117) 및 제3 보상 회로(118)의 회로 정수는 표 3에 나타낸 것을 사용한다.
[표 2]
Figure pct00002
[표 3]
Figure pct00003
제1 스텝의 시뮬레이션 결과를 도4를 사용하여 설명한다. 시뮬레이션 시에 단자 T131 ~ T134 단자에의 인가 전압은 모두 1V로 했다. 또한, 위상 시프트량의 일부 θ3와, 위상 시프트량의 일부 θ4의 값은 모두 0으로 설정했다. 또한, 도4는 횡축이 주파수(Hz), 종축이 부하 저항 zl의 양단에 발생하는 전압의 절대값이다.
또한, 도3의 제2 보상 회로(117) 및 제3 보상 회로(118)의 구성 소자의 저항 RP1 및 RP2의 값을 무한대로 하고, 커패시터 CP1 및 커패시터 CP2의 값을 모두 3.6pF로 선정함으로써, 상술한 특허 문헌 2에 의해 유추할 수 있는 방법을 시뮬레이션한 것이다. 도4로부터 압전 진동자 특유의 병렬 용량의 영향을 줄일 수 있고, 단일 최소점 DS를 나타내는 것을 나타낸다. 이 종래 기술에서도 최소점 DS에서의 전압의 하강이 그 정도인 것을 지적한다.
다음, 제2 스텝의 시뮬레이션 결과를 도5에 나타낸다. 도5에, 도3의 제2 보상 회로(117) 및 제3 보상 회로(118)의 구성 소자의 커패시터 CP1 및 CP2 값을 동일하게 설정하고, 이 값을 3.6pF로 일정한 값으로 유지하면서 제2 보상 회로(117) 및 제3 보상 회로(118)의 구성 소자의 저항 RP1 및 RP2 값을 동일하게 설정하고, 광범위하게 선택하여 시뮬레이션을 행한 결과, 41kΩ 때, 극소점 DS의 급격한 (sharp)한 하강이 얻어지는 것, 즉 공진 첨예도 Q값이 양호한 상태를 얻을 수 있다는 것을 나타낸다. 도5의 극소점 DS를 도4의 극소점 DS와 비교하여 보면, 두 자리수 가까이 개선되는 것을 알 수 있다. 결과적으로, 이 DS점의 공진 첨예도 Q값이 크게 개선된다. 이때의 공진 첨예도 Q값은, 1000000에 달하는, 수정 진동자 단체의 공진 첨예도 Q값의 150000의 6배에 달한다. 또한, 커패시터 3.6pF와 저항 41kΩ과 의 병렬 회로를 보상 회로로 하여도, 수정 진동자의 직렬 아암의 특성에 악영향을 미치지 않는 것을 알 수 있다.
마지막으로, 제3 스텝의 시뮬레이션 결과를 도6에 나타낸다. 도5에 나타낸 보상 결과와 같은 효과를 얻기 위해서는, 도3의 제3 공진기 회로(107)의 수정 진동자 X1 및 제4 공진기 회로(108)의 수정 진동자 X2의 공진 첨예도 Q값을 결정하는 요인인 10Ω 정도의 직렬 저항 R1의 값 및 직렬 저항 R2의 값을 보상할 필요가 있으나, 실시예 2에서는, 보상 회로의 회로 구성이 간단하게 되는 병렬 저항 회로 형식을 채용하고, 이 값으로서 병렬 저항 41kΩ이라는 의외의 값에 최적 값이 존재하는 것을 도6에 도시한 바와 같이 본 발명은 발견했다.
도6의 종축은 도5의 부하 저항 zl의 양단에 발생하는 전압의 절대값(극소점 DS의 값), 횡축은 제2 보상 회로(117) 및 제3 보상 회로(118)를 구성하는 저항 RP1 및 저항 RP2의 값이고, 저항 RP1 및 저항 RP2는 동일하게 설정되고, 파라미터로서 변화시킨 것으로, 단위는 kΩ이다. 횡축의 저항치를 0 Ω에서 ∞ Ω까지 변화시킨 결과, 41kΩ의 경우에만 최적 점이 있는 것을 보여주고 있다. 또한 도6에는 나타나 있지 않지만, 횡축의 저항치를 1kΩ보다 작게 설정하면, 그에 따라 종축의 전압의 절대값은 1V에 접근한다. 반대로, 1000kΩ보다 크게 설정한 경우에는, 종래 기술로부터 유추 가능한 도4의 최소점 DS의 종축의 값 (0.001)에 접근한다.
이 유일한 41kΩ이라고 하는 병렬 보상 저항값은, 보상해야 할 수정 진동자의 등가 저항값 10Ω에 대해 의외성이 있는 값이고, 이때의 최소점 DS를 부여하는 주파수 근방에서의 주파수 특성으로부터 산출한 공진 첨예도 Q값이, 사용된 수정 진동자 자신의 공진 첨예도 Q값의 6배에 달하는 값을 얻을 수 있는 것을 발견한 것은 특필할만 하다.
다음, 제3 공진기 회로(107) 및 제4 공진기 회로(108)로서, 질화 알루미늄 박막으로 제작된 FBAR 공진기에서는, 병렬 용량과 저항의 직렬 접속으로 이루어지는 회로와, 코일과 커패시터 및 저항의 직렬 접속으로 이루어지는 직렬 회로의 병렬 회로로, 그의 공진 특성을 잘 근사시킬 수 있는 것으로 알려져 있지만, 이러한 FRAR 공진기에서도, 실시예 2의 보상 수단은, 보상 회로의 회로 형식을 적당히 결정하고, 회로 정수를 선정함으로써, 마찬가지로 효과적이다.
이하에, 어떤 변형 실시 시의 항목을 열거한다. 보상 회로를 구성하는 저항과 커패시터의 접속 형태는 직렬 접속이라도 좋다. 제3 감쇠 회로(109) 및 제5 감쇠 회로(113)와, 제4 감쇠 회로(110) 및 제6 감쇠 회로(114)는 각각 공용으로 하여, 감쇠 회로의 수를 반감시켜도 좋다. 도3의 공진기 회로를 포함하는 아암, 예를 들어, 단자 T111, 단자 T121, T131 단자 및 단자 T141의 아암은 위상 시프트 회로를 배치해도 좋다.
실시예 3
도7에, 본 발명의 실시예 3에 관한 반공진 주파수 가변형 복합 공진 회로를 나타낸다. 실시예 3의 반공진 주파수 가변형 복합 공진 회로(200)는, 실시예 2의 반공진 주파수 가변형 복합 공진 회로(100)에, 다시 두 개의 위상 시프트 회로를 제공하고, 공진 회로 및 보상 회로의 구성을 변경한 것이다. 이하에, 도7을 사용하여 설명한다.
반공진 주파수 가변형 복합 공진 회로(200)는, 기준 단자(2), 입력 단자(3), 입력 단자(3)로부터 전력 분배 회로(5)를 통해 공급되는 주파수 f의 입력 신호의 전력 레벨에 대해 전력 레벨 e1의 감쇠 처리를 실시하고, 이 전력 가변 후의 신호를 단자 T221을 통해 제4 위상 시프트 회로(211)에 공급하는 제7 감쇠 회로(209), 입력 단자(3)로부터 전력 분배 회로(5)를 통해 공급되는 주파수 f의 입력 신호의 전력 레벨에 대해 전력 레벨 e2의 감쇠 처리를 실시하고, 이 전력 가변 후의 신호를 단자 T222를 통해 제5 위상 시프트 회로(212)에 공급하는 제8 감쇠 회로(210), 입력 단자(3)로부터 전력 분배 회로(5)를 통해 공급되는 주파수 f의 입력 신호의 전력 레벨에 대해 전력 레벨 e3의 감쇠 처리를 실시하고, 이 전력 가변 후의 신호를 단자 T223을 통해 제6 위상 시프트 회로(215)에 공급하는 제9 감쇠 회로(213), 및 입력 단자(3)로부터 전력 분배 회로(5)를 통해 공급되는 주파수 f의 입력 신호의 전력 레벨에 대해 전력 레벨 e4의 감쇠 처리를 실시하고, 이 전력 가변 후의 신호를 단자 T224를 통해 제7 위상 시프트 회로(216)에 공급하는 제10 감쇠 회로(214)를 갖는다. 또한, 전력 레벨 e1, e2, e3, e4는 서로 다르다.
또한, 반공진 주파수 가변형 복합 공진 회로(200)는, 제7 감쇠 회로(209)로부터 공급되는 주파수 f의 신호에 대해 위상 시프트 θ1을 실시하고, 이 위상 시프트 신호를 단자 T231을 통해 제5 공진기 회로(207)에 공급하는 제4 위상 시프트 회로(211), 제8 감쇠 회로(210)로부터 공급되는 주파수 f 신호에 대해 위상 시프트 θ2를 실시하고 그 위상 시프트 신호를 단자 T232을 통해 제6 공진기 회로(208)에 공급하는 제5 위상 시프트 회로(212), 제9 감쇠 회로(213)로부터 공급되는 주파수 f의 신호에 대해 위상 시프트 (θ1 + π)를 실시하고, 이 위상 시프트 신호를 단자 T233을 통해 제4 보상 회로(217)에 공급하는 제6 위상 시프트 회로(215), 및 제10 감쇠 회로(214)로부터 공급되는 주파수 f의 신호에 대해 위상 시프트 (θ2 + π )를 실시하고, 이 위상 시프트 신호를 단자 T234를 통해 제5 보상 회로(218)에 공급하는 제7 위상 시프트 회로(216)를 갖는다. 또한, 위상 시프트 θ1, θ2(θ1 + π) (θ2 + π)는 서로 다르다.
또한, 반공진 주파수 가변형 복합 공진 회로(200)는, 단자 T231을 통해 제4 위상 시프트 회로(211)에 접속된 제5 공진기 회로(207), 단자 T232를 통해 제5 위상 시프트 회로(212)에 접속된 제6 공진기 회로(208), 단자 T233을 통해 제6 위상 시프트 회로(215)에 접속된 제4 보상 회로(217), 단자 T234를 통해 제7 위상 시프트 회로(216)에 접속된 제5 보상 회로(218), 단자 T241, T242, T243, T244의 각각에 접속된 전력 가산 회로(6), 및 전력 가산 회로(6)에 접속된 출력 단자(4)를 갖는다.
도7에 나타낸 반공진 주파수 가변형 복합 공진 회로(200)의 각 구성 요소에 대해 자세히 설명한다. 도7의 반공진 주파수 가변형 복합 공진 회로(200)의 입력 단자(3)는, 기준 신호 발생기 SG에 접속되고, 출력이 일정하게 유지되고 또한 주파수 f가 연속으로 소인되는 입력 신호가 반공진 주파수 가변형 복합 공진 회로(200) 입력 단자(3)에 인가된다.
입력 단자(3)에 인가된 입력 신호는, 전력 분배 회로(5) 및 단자 T211, 단자 T212, 단자 T213 또는 단자 T214를 통해 제7 감쇠 회로(209), 제8 감쇠 회로(210), 제9 감쇠 회로(213) 및 제10 감쇠 회로(214)에 공급된다.
제7 감쇠 회로(209)는, 입력 단자(도시되지 않음)와, 출력 단자(도시되지 않음) 및 외부 제어 단자 CNTR1을 갖는다. 이 외부 제어 단자 CNTR1을 제어함으로써 제7 감쇠 회로(209)는, 입력 전력 레벨과 출력 전력 레벨의 비를 임의로 변경할 수 있고, 전력 가변 후의 신호를 출력 단자로부터 단자 T221을 통해 제4 위상 시프트 회로(211)에 출력한다. 또한, 제7 감쇠 회로(209)의 입력 단자는, 단자 T211과 접속되어 있다.
제8 감쇠 회로(210)는, 입력 단자(도시되지 않음)와 출력 단자(도시되지 않음) 및 외부 제어 단자 CNTR2를 갖는다. 이 외부 제어 단자 CNTR2를 제어함으로써, 제8 감쇠 회로(210)는, 입력 전력 레벨과 출력 전력 레벨의 비를 임의로 변경할 수 있고, 전력 가변 후의 신호를 출력 단자로부터 단자 T222를 통해 제5 위상 시프트 회로(212)에 출력한다. 또한, 제8 감쇠 회로(210)의 입력 단자는 단자 T212와 접속되어 있다.
제9 감쇠 회로(213)는, 입력 단자(도시되지 않음)와 출력 단자(도시되지 않음) 및 외부 제어 단자 CNTR3를 갖는다. 이 외부 제어 신호 CNTR3을 제어함으로써, 제9 감쇠 회로(213)는, 입력 전력 레벨과 출력 전력 레벨 사이의 비를 임의로 변경할 수 있고, 전력 가변 후의 신호를 출력 단자로부터 단자 T223을 통해 제6 위상 시프트 회로(215)에 출력한다. 또한, 제9 감쇠 회로(213)의 입력 단자는 단자 T213과 접속되어 있다.
제10 감쇠 회로(214)는, 입력 단자(도시되지 않음)와 출력 단자(도시되지 않음) 및 외부 제어 단자 CNTR4를 갖는다. 이 외부 제어 신호 CNTR4을 제어함으로써, 제10 감쇠 회로(214)는, 입력 전력 레벨과 출력 전력 레벨 사이의 비를 임의로 변경할 수 있고, 전력 가변 후의 신호를 출력 단자로부터 단자 T224를 통해 제7 위상 시프트 회로(216)에 출력한다. 또한, 제10 감쇠 회로(214)의 입력 단자는 단자 T214와 접속되어 있다.
제4 위상 시프트 회로(211)는, 입력 단자(도시되지 않음)와 출력 단자(도시되지 않음)를 갖는다. 제4 위상 시프트 회로(211)는, 단자 T221을 통해 입력 단자에 공급되는 입력 신호에 대해 위상 시프트 θ1을 실시하고, 위상 시프트 후의 신호를 출력 단자로부터 단자 T231를 통해 제5 공진기 회로(207)에 출력한다.
제5 위상 시프트 회로(212)는, 입력 단자(도시되지 않음)와 출력 단자(도시되지 않음)를 갖는다. 제5 위상 시프트 회로(212)는, 단자 T222를 통해 입력 단자에 공급되는 입력 신호에 대해 위상 시프트 θ2를 실시하고, 위상 시프트 후의 신호를 출력 단자로부터 단자 T232를 통해 제6 공진기 회로(208)에 출력한다.
제6 위상 시프트 회로(215)는, 입력 단자(도시되지 않음)와 출력 단자(도시되지 않음)를 갖는다. 제6 위상 시프트 회로(215)는, 단자 T223을 통해 입력 단자에 공급되는 입력 신호에 대해 위상 시프트 (θ1 + π)를 실시하고, 위상 시프트 후의 신호를 출력 단자로부터 단자 T233을 통해 제4 보상 회로(217)에 출력한다.
제7 위상 시프트 회로(216)는, 입력 단자(도시되지 않음)와 출력 단자(도시되지 않음)를 갖는다. 제7 위상 시프트 회로(216)는, 단자 T224를 통해 입력 단자에 공급되는 입력 신호에 대해 위상 시프트 (θ2 + π)를 실시하고, 위상 시프트 후의 신호를 출력 단자로부터 단자 T234를 통해 제5 보상 회로(218)에 출력한다.
제5 공진기 회로(207)는, 단자 T231, 단자 T241, 및 기준 단자(2)에 접속되어 있고, 그의 출력을 단자 T241 및 전력 가산 회로(6)를 통해 출력 단자(4)에 출력한다. 제5 공진기 회로(207)는, 단자 T231와 단자 T241 사이에 코일 LS1 및 커패시터 CS1로 이루어지는 직렬 회로가 배치되고, 이 직렬 회로의 중간점(접속점)과 기준 전위(2) 사이에 수정 진동자 X1이 배치된 구조를 갖는다.
제6 공진기 회로(208)는, 단자 T232, 단자 T242, 및 기준 단자(2)에 접속되어 있고, 그의 출력을 단자 T242 및 전력 가산 회로(6)를 통해 출력 단자(4)에 출력한다. 제6 공진기 회로(208)는, 단자 T232와 단자 T242 사이에 코일 LS2 및 커패시터 CS2로 이루어지는 직렬 회로가 배치되고, 이 직렬 회로의 중간점(접속점)과 기준 전위(2) 사이에 수정 진동자 X2가 배치된 구조를 갖는다.
제4 보상 회로(217)는, 단자 T233, 단자 T243 및 기준 단자(2)에 접속되어 있고, 그의 출력을 단자 T243 및 전력 가산 회로(6)를 통해 출력 단자(4)에 출력한다. 제4 보상 회로(217)는, 단자 T233와 단자 T243 사이에 코일 LS1' 및 커패시터 CS1'로 이루어지는 직렬 회로가 배치되고, 이 직렬 회로의 중간점(접속점)과 기준 전위 (2) 사이에 저항 RC1이 배치된 구조를 갖는다. 제4 보상 회로(217)는, 제5 공진기 회로(207)의 불필요 성분인 수정 진동자 X1의 저항 성분 R1을 제거한다.
제5 보상 회로(218)는, 단자 T234, 단자 T244 및 기준 단자(2)에 접속되어 있고, 그의 출력을 단자 T244 및 전력 가산 회로(6)를 통해 출력 단자(4)에 출력한다. 제5 보상 회로(218)는, 단자 T234와 단자 T244 사이에 코일 LS2'과 커패시터 CS2'로 이루어지는 직렬 회로가 배치되고, 이 직렬 회로의 중간점(접속점)과 기준 전위 (2) 사이에 저항 RC2가 배치된 구조를 갖는다. 제5 보상 회로(218)는, 제6 공진기 회로(208)의 불필요 성분인 수정 진동자 X2의 저항 성분 R2를 제거한다.
또한, 단자 T211로부터 단자 T231의 경로를 제5 전류로(230)로 하고, 단자 T212로부터 단자 T232의 경로를 제6 전류로(240)로 하고, 단자 T213로부터 단자 T233의 경로를 제4 보상 전류로(250)로 하고, 단자 T214로부터 단자 T234의 경로를 제5 보상 전류로(260)로 한다.
이러한 회로를 통해, 반공진 주파수 가변형 복합 공진 회로(200)의 입력 단자(3)에 인가된 입력 신호는, 제5 공진기 회로(207), 제6 공진기 회로(208), 제4 보상 회로(217) 및 제5 보상 회로(218)의 각각에 공급된다. 이때의 전력 레벨은 다음과 같이 된다.
제5 공진기 회로(207) 및 제6 공진기 회로(208)에 인가되는 전력 레벨의 각각은, 각각의 기전력으로 환산하여 전압의 절대값이 |e1|, |e2|이고, 입력 단자(3)에 인가된 입력 신호에 대해, 제5 공진기 회로(207)의 위상은 θ1의 위상 시프트가실시되고, 제6 공진기 회로(208)의 위상은 θ2의 위상 시프트가 실시되어 있다. 또한 이때의 단자 T231 및 단자 T232의 내부 저항의 각각은 zs1, zs2이다.
제4 보상 회로(217) 및 제5 보상 회로(218)에 인가되는 전력 레벨의 각각은, 각각의 기전력으로 환산하여, 전압의 절대값이 |e3|,|e4|이고, 입력 단자(3)에 인가된 입력 신호에 대해, 제4 보상 회로(217)의 위상은 (θ1 + π)의 위상 시프트가실시되고, 제5 보상 회로(218)의 위상은 (θ2 + π)의 위상 시프트가 실시되어 있다. 또한 이때의 단자 T233 및 단자 T234의 내부 저항의 각각은 zs3, zs4이다.
즉, 제5 공진기 회로(207)에 있어서는, 기전력의 절대값이 |e1|이고 또한 위상이 θ1인 등가 전원과, 저항치가 zs1인 내부 저항과의 직렬 회로가 접속된 상태와 등가이고, 제6 공진기 회로(208)에서는, 기전력의 절대값이 |e2|이고 또한 위상이 θ2인 등가 전원과, 저항치가 zs2인 내부 저항과의 직렬 회로가 접속된 상태와 등가이고, 제4 보상 회로(217)에서는, 기전력의 절대값이 |e3|이고 또한 위상이 (θ1 + π)인 등가 전원과, 저항이 zs3인 내부 저항과의 직렬 회로가 접속된 상태와 등가이고, 제5 보상 회로(218)에서는, 기전력의 절대값이 |e4|이고 또한 위상 (θ2 + π)인 등가 전원과, 저항이 zs4인 내부 저항과의 직렬 회로가 접속된 상태와 등가로 된다.
다음, 실시예 3의 효과 및 성능에 대해 수치 시뮬레이션 결과를 이용하여 세 개의 스텝으로 설명한다.
제1 스텝에서는, 제4 보상 회로(217) 및 제5 보상 회로(218)를 구비하지 않은 실시예 3의 방법에서는, 주파수 가변 범위의 양단부에서 공진 첨예도 Q값의 열화를 무시할 수 없는 것을 설명한다. 제2 스텝에서는, 본 발명의 보상 회로를 구비함으로써, 양단부의 공진 첨예도의 Q값이 크게 개선되고 있는 것을 설명한다. 제3 스텝에서는, 주파수 가변 범위의 전체 범위에 걸쳐 실제동작 상태에서의 실효적인 공진 첨예도 Q값을, 사용된 수정 진동자 단체의 공진 첨예도 Q값과 같은 정도의 값을 유지하도록 설정을 행한 경우를 나타낸다.
시뮬레이션의 개요는 10MHz를 중심 주파수로 하여, 주파수 가변 범위 4000 ppm(9980kHz로부터 10020kHz)의 경우에, 단자 T231 및 단자 T233에 등가적으로 접속되는 등가 전원의 기전력과 내부 저항은 서로 동일한 것으로 하고, 또한, 단자 T232 및 단자 T234에 등가적으로 접속되는 등가 전원의 기전력과 내부 저항은 서로 동일한 것으로 하여 행한다.
시뮬레이션을 행할 때의 제5 공진기 회로(207) 및 제6 공진기 회로(208)의 회로 정수로서는, 표4에 나타낸 것을 사용한다. 제4 보상 회로(217) 및 제5 보상 회로(218)의 등가 회로 정수는 표 5에 나타낸 것을 사용한다.
[표 4]
Figure pct00004
[표 5]
Figure pct00005
제1 스텝의 시뮬레이션 결과를 도8을 사용하여 설명한다. 시뮬레이션시의, 단자 T233 및 단자 T234에의 인가 전압은 모두 0V로 하고, 위상 시프트량에 대해서는, 제4 위상 시프트 회로(211)의 위상 시프트량 θ1을 +7°로 하고, 제5 위상 시프트 회로(212)의 위상 시프트량 θ2를 -7°로 하고, 제6 위상 시프트 회로(215)의 위상 시프트량 (θ1 + π)를 +187°로 하고, 제7 위상 시프트 회로(216)의 위상 시프트량 (θ2 + π)를 +173°로 했다.
도8은, 횡축이 주파수(Hz), 종축이 부하 저항 zl의 양단에 발생하는 전압의 절대값이다. 이 시뮬레이션은, 도7의 제9 감쇠 회로(213) 및 제10 감쇠 회로(214)의 감쇠 량을 크게 설정함으로써, 제4 보상 회로(217) 및 제5 보상 회로(218)에 공급되는 인가 전압을 0으로 함으로써 전력 가산 회로(6)로의 전류 유입이 없어지기 때문에, 본 실시예 3의 효과를 발현시키기 위한 제4 보상 회로(217) 및 제5 보상 회로(218)가 작용하지 않도록 하여, 수치 실험을 행한 경우이다.
도8의 세 개의 곡선 A, 곡선 B, 곡선 C는 단자 T231에 인가하는 전압 e1, 단자 T232에 인가하는 전압 e2를, 각각 1V와 0V, 1V와 1V 또는 0V와 1V 로 설정한 경우이다. 세 개의 곡선은 각각 극소점 AS, BS, CS를 갖지만, 중심 주파수 부근에 위치한 극소점 BS에 비해, 다른 두 개의 극소점 AS, 극소점 CS가 그 극소점의 전압 의 떨어짐이 적다. 이는, 일견하여 그 공진 첨예도 Q값이 무시할 수 없을 정도로 열화되어 있는 것을 의미하고 있다. 다음 스텝에서는, 도7의 두 개의 보상 회로를 작용시킴으로써, 열화의 정도를 개선한다.
다음, 도9에 나타낸 제2 스텝의 시뮬레이션은, 도7의 단자 T231과 단자 T233에 있어서의 등가 전원의 기전력을 양쪽 모두 동일하게 설정하고, 단자 T232와 ㄷ단자 T234의 등가 전원의 기전력도 양쪽 모두 동일하게 설정하고, 위상 시프트량은 도8에서와 동일하여, 제4 위상 시프트 회로(211)의 위상 시프트량 θ1를 +7°로 하고, 제5 위상 시프트 회로(212)의 위상 시프트량 θ2 를 7°로 하고, 제6 위상 시프트 회로(215)의 위상 시프트량 (θ1 + π)를 +187°로 하고, 제7 위상 시프트 회로(216)의 위상 시프트량 (θ2 + π)를 +173°로 하여 행했다. 단, 보상 회로의 두 개의 저항 RC1 및 RC2는 10Ω으로 했다.
도9는, 횡축이 주파수(Hz), 종축이 부하 저항 zl의 양단에 발생하는 전압의 절대값이다. 양단부의 극소점 AS와 극소점 CS는, 중앙부의 극소점 BS에 비해 종축 전압의 강하 정도가 가파르게 되어 있는 것을 알 수 있다. 여기에서 양단부의 두 개의 극소점 중, 예를 들면, 극소점 AS의 근방에서, 이 극소점에 대해 최소치의 2배를 부여하는 두 개의 주파수 차(이후, 3dB 대역폭이라고 부른다)에서, 극소점을 제공하는 주파수를 나눈 몫(즉, 공진 첨예도 Q값)이 180만에 달하고, 제5 공진기 회로(207)를 구성하는 수정 진동자 단체의 공진 첨예도 Q값(즉, 무부하 Q값)의 15 만을 한 자리 이상 초과한다. 이 동작은, 제4 보상 회로(217)에 있어서, 공진기 회로를 구성하는 수정 진동자의 등가 직렬 저항 R1의 값과 거의 같은 값 10Ω으로 설정했기 때문에, 전력 가산 회로(6)의 가산점에 있어서, 그 손실(저항) 성분이 상쇄되고, 실질적으로 완전에 가깝게 보상된 것으로 해석할 수 있다. 또한, 예를 들어, 표5에 기재한 LS1'와 CS1'로부터 산출되는 주파수를 수정 진동자의 공진 주파수 9980 kHz에 맞추고 있다.
이 공진기 회로에 내장된 수정 진동자 단체의 15만이라는 공진 첨예도 Q값을 한 자릿수 이상 초과하는 180만이라고 하는 회로 동작 상태에서의 공진 첨예도 Q값 (즉, 실효 Q값)이 얻어졌다. 이 현상은 이하에 나타낸 바와 같이 해석할 수 있다. 이 Null 점에서의 공진 특성은, 코일과 커패시터의 병렬 회로의 공진 특성과 실질적으로 동일하다는 것을 본 발명은 발견했다. 또한, 브리지 밸런스의 Null 점에서의 현상이기 때문에, 브리지 회로를 구성하고 있는 수정 진동자의 공진 첨예도 Q값을 초과해도 문제가 없는 것으로 생각된다.
마지막으로, 제3 스텝의 시뮬레이션 결과를 도10과 도11에 나타낸다. 이 스텝에서는, 주파수 가변 범위 전체에 걸쳐, 일정한 값의 공진 첨예도 Q값을 얻기 위해, 파라미터로서, 보상 회로의 션트 저항 RC1과 저항 RC2의 값을 변경하여 시뮬레이션을 행하고, 최적의 설정을 행한 것이다.
도10과 도11에서는, 공진 첨예도 Q값을 구하기 위해, 각각의 극소점 근방의 공진 특성도를 확대하여 도시한 것으로, 횡축은 주파수, 종축은 부하 저항 zl의 양단에 발생하는 전압의 절대값이다. 도10은, 주파수 가변 범위의 저단부 부근의 Null 주파수를 얻기 위해, 단자 T231 및 단자 T233의 각각과, 단자 T232 및 단자 T234의 각각의 전압비를 각각 1 : 0.0625로 하고 있다. 션트 저항치를 5Ω과 2.5Ω의 두 가지로 하여 공진 특성을 구하고 있다. 2.5Ω의 경우, 공진 첨예도 Q값은 130000이다. 이 값은, 사용된 수정 진동자 단체의 공진 첨예도 Q값과 거의 같은 값이다.
도11은, 주파수 가변 범위의 중앙부 부근의 Null 주파수를 얻기 위해, 단자 T231 및 단자 T233의 각각과, 단자 T232 및 단자 T234의 각각의 전압 비를 각각 1:1로 설정한 것이다. 션트 저항을 5Ω과 2.5Ω의 두 가지로 하여 공진 특성을 구하고 있다. 2.5Ω의 경우, 공진 첨예도 Q값은 150000이다. 이값은 사용된 수정 진동자 단체의 공진 첨예도 Q값과 거의 같은 값이다.
두 개의 인가 전압을 광범위하게 바꾸어 Null 주파수를 주파수 가변 범위 전체에 걸쳐 변경해도 모든 주파수에서 공진 첨예도 Q값의 열화가 적은 시뮬레이션 결과를 얻을 수 있다.
이와 같이, RC1 및 RC2 값을 조정함으로써, 주파수 가변 범위의 전폭에 걸쳐, 동작 상태의 공진 첨예도 Q값을 거의 일정하게 하는 것이 가능해졌다. 이러한 130000 및 150000이라고 하는 공진 첨예도 Q값은, 수정 진동자 단체의 15만에 비해 같은 정도이며, 본 발명에서 처음으로 얻어진 수치이다.
다음, 변형 실시예에 대해 설명한다. 즉, 제6 위상 시프트 회로(215)의 (θ1 + π)로 되는 위상 시프트량은, 위상 시프트량 θ1을 제공하는 위상 시프트 회로와 위상 시프트량 π를 제공하는 위상 반전 증폭 회로, 또는 위상 반전 트랜스 등을 조합시켜 실현해도 좋다.
또한, 입력 단자(3)로부터 출력 단자(4) 사이의, 감쇠 회로, 위상 시프트 회로 및 공진기 회로의 배치 순서와, 감쇠 회로, 위상 시프트 회로 및 보상 회로의 배치 순서는 임의이며, 그 순번에 본 발명의 성능은 의존하지 않는다. 공진기 회로를 구성하는 코일과 커패시터의 순번에, 본 발명의 성능은 의존하지 않는다. 위상 시프트 회로는, 저항과 커패시터의 조합 회로, 저항과 인덕턴스 소자의 조합 회로, 커패시터와 인덕턴스 소자의 조합 회로, 지연 회로 등에 의해 실현해도 좋다. 어느 감쇄 회로는, 증폭률 가변(게인 조정)의 증폭 회로라도 좋다. 전력 가산 회로로서, 차동 입력 연산 증폭기와 같은 역상 가산 회로를 사용하는 경우에는, 전력 분배 회로로서, 차동 출력 단자가 있는 푸시 풀 출력과 같은 차동 출력 분배 회로를 이용하면 좋다. 코일과 같은 인덕턴스 소자는, 액티브 회로와 저항으로 등가적으로 표시되는 소자라도 좋다. 공진기 회로를 포함하는 입력 단자(3)와 출력 단자(4) 사이의 아암을 증가시킴으로써, 주파수 가변 범위를 넓힐 수 있다. 반공진 주파수 가변형 복합 공진 회로를 종속 접속함으로써, 반공진 주파수 가변형 복합 공진 회로 전체의 주파수 선택 특성의 급준도를 개선시킬 수 있다.
1 복합 공진 회로
2 기준 단자
3 입력 단자
4 출력 단자
5 전원 분배 회로
6 전력 가산 회로
SG 기준 신호 발생기
Z0 기준 신호 발생기 임피던스
f 기준 신호 발생기 SG로부터 출력되는 주파수
7 제1 공진기 회로
8 제2 공진기 회로
9 제1 감쇠 회로
10 제2 감쇠 회로
11 제1 위상 시프트 회로
zl 부하 저항
CNTR1, CNTR2 제어 단자
17 제1 보상 회로

Claims (6)

  1. 공급되는 교류 전력 신호에 대해 제1 게인 조정을 실시하는 제1 전류로;
    상기 교류 전력 신호에 대해 제1 게인 조정과는 다른 조정 량의 제2 게인 조정을 실시하는 적어도 하나의 제2 전류로;
    상기 제1 및 제2 전류로에 각각 설치되고, 상기 제1 및 제2 전류로를 경유하는 교류 전력 신호의 각각에 대해 서로 다른 공진 점 또는 반공진 점을 갖고 상기 교류 전력 신호의 각각을 취입하는 적어도 두 개의 공진 회로;
    상기 교류 전력 신호에 대해 보상 위상 시프트를 실시하는 적어도 하나의 보상 전류로;
    상기 보상 전류로에 설치되고, 상기 공진 회로의 불필요한 성분을 제거하는 보상 회로; 및
    상기 제1 전류로, 상기 제2 전류로 및 보상 전류로를 경유한 교류 전력 신호를 아날로그 가산 또는 감산하는 아날로그 연산 회로를 구비하는 것을 특징으로 하는 반공진 주파수 가변형 복합 공진 회로.
  2. 제1항에 있어서, 상기 보상 전류로는, 상기 교류 신호에 대해 보상 게인 조정을 더 실시하는 것을 특징으로 하는 반공진 주파수 가변형 복합 반공진 회로.
  3. 제1항 또는 제2항에 있어서, 상기 제1 게인 조정, 상기 제2 게인 조정 및 상기 보상 게인 조정의 조정 량이 가변인 것을 특징으로 하는 반공진 주파수 가변형 복합 공진 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 및 제2 전류로는, 각각, 제1 및 제2 위상 시프트를 실시하는 제1 및 제2 위상 시프트 회로를 더 포함하는 것을 특징으로 하는 반공진 주파수 가변형 복합 공진 회로.
  5. 제4항에 있어서, 상기 제1 및 제2 위상 시프트의 시프트량이 가변인 것을 특징으로하는 반공진 주파수 가변형 복합 공진 회로.
  6. 공급되는 교류 전력 신호에 대해 제1 게인 조정을 실시하는 제1 전류로;
    상기 교류 전력 신호를 중계하는 제2 전류로;
    상기 제1 및 제2 전류로에 각각 설치되고, 상기 제1 및 제2 전류로를 경유하는 교류 전력 신호의 각각에 대해 서로 다른 공진 점 또는 반공진 점을 갖고 상기 교류 전력 신호의 각각을 취입하는 적어도 두 개의 공진 회로;
    상기 교류 전력 신호에 대해 보상 위상 시프트를 실시하는 적어도 하나의 보상 전류로;
    상기 보상 전류로에 설치되고, 상기 공진 회로의 불필요한 성분을 제거하는 보상 회로; 및
    상기 제1 전류로, 상기 제2 전류로 및 보상 전류로를 경유한 교류 전력 신호를 아날로그 가산 또는 감산하는 아날로그 연산 회로를 구비하는 것을 특징으로 하는 반공진 주파수 가변형 복합 공진 회로.
KR1020127020895A 2010-02-09 2011-02-07 반공진 주파수 가변형 복합 공진 회로 KR20120120290A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-026491 2010-02-09
JP2010026491 2010-02-09
PCT/JP2011/052500 WO2011099439A1 (ja) 2010-02-09 2011-02-07 反共振周波数可変型複合共振回路

Publications (1)

Publication Number Publication Date
KR20120120290A true KR20120120290A (ko) 2012-11-01

Family

ID=44367713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127020895A KR20120120290A (ko) 2010-02-09 2011-02-07 반공진 주파수 가변형 복합 공진 회로

Country Status (6)

Country Link
US (1) US20130027148A1 (ko)
JP (1) JPWO2011099439A1 (ko)
KR (1) KR20120120290A (ko)
CN (1) CN102783019A (ko)
TW (1) TW201206058A (ko)
WO (1) WO2011099439A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10338725B2 (en) * 2014-09-29 2019-07-02 Microsoft Technology Licensing, Llc Wet ink predictor
DE102018116442A1 (de) * 2018-07-06 2020-01-09 Wobben Properties Gmbh Verfahren und Windenergieanlage zum Bedämpfen niederfrequenter Schwingungen in einem elektrischen Versorgungsnetz

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440574A (en) * 1966-05-05 1969-04-22 Collins Radio Co Mechanical filter having ceneral stopband characteristics
US4395688A (en) * 1981-08-11 1983-07-26 Harris Corporation Linear phase filter with self-equalized group delay
US5331296A (en) * 1992-10-16 1994-07-19 National Semiconductor Corporation Oscillator having controllable frequency compensation for suppressing undesired frequency of oscillation
US5499002A (en) * 1994-04-28 1996-03-12 Kinsman; Robert G. Resonator filter utilizing cascaded impedance inverters
DE69708104T2 (de) * 1996-07-31 2002-07-11 Matsushita Electric Industrial Co., Ltd. Mehrschichtiger zweiband-bandpassfilter
JP2000315914A (ja) * 1999-04-30 2000-11-14 Toshiba Corp 発振回路
US6636128B2 (en) * 2001-06-07 2003-10-21 The United States Of America As Represented By The Secretary Of The Navy Frequency-tunable notch filter
DE112005002645T5 (de) * 2004-10-26 2009-03-05 Koichi Hirama Komplexer Resonanzkreis und Schwingkreis, der denselben Verwendet
CN101084623B (zh) * 2004-10-29 2012-02-01 北电网络有限公司 带阻滤波器
JP2007295256A (ja) * 2006-04-25 2007-11-08 Koichi Hirama 複合共振回路とそれを用いた発振回路
JPWO2007145127A1 (ja) * 2006-06-15 2009-10-29 宏一 平間 複合共振回路
FR2939581B1 (fr) * 2008-12-09 2010-11-26 Commissariat Energie Atomique Reseau de resonateurs couples, filtre passe-bande et oscillateur.
CN102396155A (zh) * 2009-04-15 2012-03-28 马克设备株式会社 频率可变型复合谐振电路
US8576024B2 (en) * 2010-02-11 2013-11-05 Hollinworth Fund, L.L.C. Electro-acoustic filter

Also Published As

Publication number Publication date
JPWO2011099439A1 (ja) 2013-06-13
US20130027148A1 (en) 2013-01-31
CN102783019A (zh) 2012-11-14
TW201206058A (en) 2012-02-01
WO2011099439A1 (ja) 2011-08-18

Similar Documents

Publication Publication Date Title
JP5052136B2 (ja) 複合共振回路及び同回路を使用した発振回路
US10171062B2 (en) Variable-frequency filter
KR100293248B1 (ko) 발진회로
JPWO2008016075A1 (ja) 周波数可変音響薄膜共振器、フィルタ、及びそれを用いた通信装置
KR100541895B1 (ko) 고주파 필터
KR20160087895A (ko) 고주파 필터
JPWO2015045794A1 (ja) 共振器及び高周波フィルタ
WO2016093264A1 (ja) 可変フィルタ回路
JP2021022954A (ja) 結合された共振器を備える発信器
KR20120120290A (ko) 반공진 주파수 가변형 복합 공진 회로
US7423502B2 (en) Electronic circuit comprising a resonator to be integrated into a semiconductor product
US5543756A (en) Combined crystal and LC filter
EP2120333B1 (en) High-frequency voltage-controlled oscillation circuit
WO2011099438A1 (ja) 反共振周波数可変型複合共振回路
JP2007295256A (ja) 複合共振回路とそれを用いた発振回路
US9240755B2 (en) Oscillator circuit
US6847271B2 (en) Component having an acoustically active material for tuning during operation
US8686788B2 (en) Filter circuit
JP6401921B2 (ja) 反共振回路及び発振器
WO2024091759A1 (en) Tunable surface acoustic wave resonator
JP2004032188A (ja) アクティブフィルタ
JPH10270968A (ja) 梯子型フィルタとその合成方法
JP2015070499A (ja) 共振回路及び発振回路

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid