JP2004032188A - アクティブフィルタ - Google Patents
アクティブフィルタ Download PDFInfo
- Publication number
- JP2004032188A JP2004032188A JP2002183236A JP2002183236A JP2004032188A JP 2004032188 A JP2004032188 A JP 2004032188A JP 2002183236 A JP2002183236 A JP 2002183236A JP 2002183236 A JP2002183236 A JP 2002183236A JP 2004032188 A JP2004032188 A JP 2004032188A
- Authority
- JP
- Japan
- Prior art keywords
- voltage dividing
- operational amplifier
- circuit
- dividing circuit
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/126—Frequency selective two-port networks using amplifiers with feedback using a single operational amplifier
Abstract
【課題】Delyiannis−Friendタイプのローパスノッチフィルタにおいて、従来の回路構成のままでは実現できないような、かなりQが大きく、ノッチ周波数がω0に近い場合でも実現できるような回路構成法を提供する。
【解決手段】オペアンプOPの出力から第2の電圧分割回路2とキャパシタC2への充放電用抵抗R12を通じてオペアンプOPの反転入力端子5へ帰還させ、信号入力端子INと前記キャパシタC2との間に第1の電圧分割回路1を挿入し、これによる減衰分だけオペアンプ出力からの第2の電圧分割回路2への信号をさらに減衰させ、この減衰した信号がキャパシタC1を通じて第1の電圧分割回路1の分割出力点6へ帰還させ、同時に信号入力端子INとオペアンプOPの非反転入力端子7間にある第3の電圧分割回路3の減衰量も等量だけさらに減衰させる。
【選択図】 図1
【解決手段】オペアンプOPの出力から第2の電圧分割回路2とキャパシタC2への充放電用抵抗R12を通じてオペアンプOPの反転入力端子5へ帰還させ、信号入力端子INと前記キャパシタC2との間に第1の電圧分割回路1を挿入し、これによる減衰分だけオペアンプ出力からの第2の電圧分割回路2への信号をさらに減衰させ、この減衰した信号がキャパシタC1を通じて第1の電圧分割回路1の分割出力点6へ帰還させ、同時に信号入力端子INとオペアンプOPの非反転入力端子7間にある第3の電圧分割回路3の減衰量も等量だけさらに減衰させる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、ローパスノッチ特性を有するアクティブフィルタの回路構成法の改良に関するものである。
【0002】
【従来の技術】
アクティブフィルタには種々の形式のものがあるが、よく利用されているものの1つにはDelyiannis−Friendの回路と呼ばれている形式の回路がある。この回路にはバンドパスフィルタを始め、種々のノッチフィルタやオールパスフィルタ等があるが、ここではその中のローパスノッチフィルタを対象とする。まずこのフィルタについて説明するが、例えば、柳沢健監訳、金井元他訳(原著M.E.VAN VALKENBURG)「アナログフィルタの設計ANALOG FILTER DESIGN」401頁秋葉出版、においてその詳細が述べられているので、ここではその結果を利用する。
【0003】
この文献によれば、上記ローパスノッチフィルタは図2(a)に示すような回路構成であって、ここで、中心角周波数ω0(中心角周波数という表現はバンドパスフィルタのような構成の場合は適正であるが、ローパスノッチフィルタやハイパスノッチフィルタの場合には、特性上は中心角周波数は存在しない。しかし、ローパスノッチフィルタの回路はバンドパスフィルタを若干変形しただけであるので、ここでは便宜的に中心角周波数という表現を使用する)ノッチ角周波数ωzと特性の良さを表す指数Qを決めれば、各素子値は同図(b)に示すように、これらのパラメータを用いて符号的に表されている。なお、ここでR1〜R5は抵抗、Cはキャパシタ、OPはオペアンプ、INは信号入力端子、OUTは信号出力端子である。これら素子値は、抵抗は1Ωで、キャパシタは1Fで、角周波数はω0=1で基準化され、ノッチ角周波数ωzもω0で基準化されている。
【0004】
したがってここで、例えばQ=5、ωz=1.1とすれば、各素子値は同図(c)のようになり、さらに抵抗スケーリング係数をR0=1KΩとし、角周波数スケーリング係数に中心周波数を用いてω0=2π×1000Hzとすれば、最終的に同図(d)が得られる。この図からこの場合、最小抵抗値はR3=24.2Ωとなり、最大抵抗値はR5=476.19KΩとなることが分かるが、抵抗値の範囲を考える場合、最小値の24.2Ωは除外することができる。
【0005】
それはこの抵抗が単なる電圧分割回路に属しているからである。したがって対象となる回路の最小抵抗値はR1の1KΩである。最大抵抗値の476.19KΩは、Qが大きい程、ωzが1に近い程さらに大きくなるが、この抵抗値が高くなると、それより一層高い入力インピーダンスのオペアンプOPが必要となり、この高インピーダンス化は、通過帯域の制限に繋がる等の問題点を生ずることになる。そこで、図2(e)に示すように、キャパシタCの容量を増大させる代わりに、すべての抵抗を逆比例的に減少させることが考えられるが、あまり小さくすると、この回路を駆動する回路の出力インピーダンスのバラツキの影響を受け、その値によってはω0が変化することにもなりかねないから、これも好ましくない。したがって、図2(a)の回路構成のままで上記問題点を改良しようとすれば、あまりQを大きくせず、また、ωzをあまり1に近づけないで妥協するか、さもなければ、段数を増加させて必要特性を得るというような方策を講じざるを得なかった。
【0006】
【発明が解決しようとする課題】
本発明の課題は、アクティブフィルタ、特にローパスノッチフィルタ特性を有するアクティブフィルタの上述した問題点を解決して、前述した従来の回路構成のままでは実現不可能なQが大きくωzが1に近い設定とした場合でも所望のローパスノッチフィルタ特性を得ることができるアクティブフィルタの回路構成法を提供することにある。
【0007】
【課題を解決するための手段】
上記課題を解決するため、本発明によるアクティブフィルタの回路構成法は、オペアンプ、2個のキャパシタ及び3個の電圧分割回路を用いて下記の着想に基づいてローパスノッチフィルタ特性を有するアクティブフィルタを構成する。
【0008】
説明の便宜上、2個のキャパシタに番号を付ける。すなわち、信号入力回路とオペアンプの出力回路との間に接続されているキャパシタをC1、信号入力回路とオペアンプの反転入力端子との間に接続されているキャパシタをC2とする。そして、以下に挙げるような幾つかの手段を併用する。(1)オペアンプの反転入力端子への信号は、オペアンプ出力からの電圧分割回路による信号と、信号入力回路からキャパシタをC2を通じて充放電される信号との合成となるように構成されているが、これを、電圧分割回路の分割電圧を充放電用抵抗を通じてキャパシタC2を充放電するよう回路構成を変更する。(2)信号入力端子と2個のキャパシタの接続点間に信号減衰器(電圧分割回路)を挿入する。(3)信号入力端子とオペアンプの非反転入力端子との間の電圧分割回路における減衰量を、(2)による減衰量の分だけ増加させる。(4)前記(2)と(3)によりフィルタ回路としての利得が低下するので、その低下分だけ(1)での電圧分割回路の分割損を増大させると同時に、オペアンプ出力からキャパシタC1への帰還量も同量だけ低下させることにより、回路利得低下の回復を図る。
【0009】
上述の(1)〜(4)の着想に基づいて本発明のアクティブフィルタは、第1,第2及び第3の電圧分割回路と、オペアンプと、第1及び第2のキャパシタと、充放電用抵抗と、を有し、上記オペアンプの出力端子から第2の電圧分割回路及び充放電用抵抗を介してオペアンプの反転入力端子に接続され、第1のキャパシタは第1の電圧分割回路と第2の電圧分割回路との間に接続され、第2のキャパシタは第1の電圧分割回路とオペアンプの反転入力端子間に接続され、第3の電圧分割回路はオペアンプの非反転入力端子に接続され、信号入力端子は第1及び第3の電圧分割回路に接続されると共に信号出力端子はオペアンプの出力端子に接続されていることを要旨とする。
【0010】
上記本発明のアクティブフィルタにおいて、前記第2の電圧分割回路の分割電圧が充放電用抵抗を通して第2のキャパシタに加えられることによってオペアンプの反転入力端子への駆動電圧が作成され、第1の電圧分割回路による減衰量に等しい減衰量だけ、オペアンプの出力端子から第2の電圧分割回路への信号を更に減衰させ、この減衰した信号が第1のキャパシタを通して第1の電圧分割回路の分割出力点へ帰還させることによって第1の電圧分割回路による回路利得の低下分を回復させ、同時に第3の電圧分割回路の減衰量を等量だけ更に減衰させるように構成することによって、ローパスノッチフィルタ特性を得るようにしてもよい。
【0011】
【発明の実施の形態】
図1(a)はローパスノッチフィルタ特性を有する本発明のアクティブフィルタの一実施例を示す。同図において、R11〜R18は抵抗、C1及びC2はキャパシタ、OPはオペアンプ、INは信号入力端子、OUTは信号出力端子、1は第1の電圧分割回路、2は第2の電圧分割回路、3は第3の電圧分割回路である。
【0012】
図1(a)のアクティブフィルタにおいて、オペアンプOPの出力端子4からそのオペアンプOPの反転入力端子5への帰還路として抵抗R16,R17,R18から成る第2の電圧分割回路2及び充放電用抵抗R12が設けられている。また、オペアンプOPの反転入力端子5と抵抗抵抗R11,R15から成る第1の電圧分割回路1の分割出力点6との間に設けた第2のキャパシタC2に対しては、第2の電圧分割回路2の分割電圧が充放電用抵抗R12を通して加えられてオペアンプOPの反転入力端子5への駆動電圧が作成される。
【0013】
更に、信号入力端子INと第2のキャパシタC2との間に、第1の電圧分割回路1が設けられ、これによる減衰量に等しい減衰量だけ、オペアンプOPの出力から第2の電圧分割回路2への帰還信号をさらに減衰させ、この減衰した帰還信号が第1キャパシタC1を介して第1の電圧分割回路1の分割出力点6へ帰還される。これによって第1の電圧分割回路1による回路利得の低下分が回復される。同時に信号入力端子INとオペアンプOPの非反転入力端子7との間に設けた第3の電圧分割回路3の減衰量も等量だけ更に減衰させるようになっている。
【0014】
図1(b)は図1(a)の回路における各素子の基準化された符号による各素子値を示し、A,B,D,Eは後述する係数である。この各素子値は前記ω0,ωz,Qと係数A〜Eから次のようにして求められる。
【0015】
まずR12であるが、これは図2(b)のR2の4Q2とR5の4Q2/(ωz 2−1)との並列値から4Q2/ωz 2として求められる。R17及びR18はR2:R5が4Q2:4Q2(ωz 2−1)で電圧分割されることから、この分割される電圧を1とすると、R17は(ωz 2−1)/ωz 2、R18は1/ωz 2として求まる。
【0016】
次に、このようにして求めたR12の抵抗値を、さらに小さくするため係数E(最大抵抗の減少係数)を乗じて4EQ2/ωz 2とするが、このときQ及びω0も変わらないようにする必要がある。このため、キャパシタC1,C2はEで割って1/2EQとし、入力抵抗はR1の1にEを乗じればよいが、この抵抗値は前述したように、このフィルタ回路前段の出力抵抗を考慮すると、あまり小さくすることはできない。そこで第1の電圧分割回路1のR11とR15でL型の減衰器(電圧分割タイプ)を構成し、Bを回路利得の減少係数、Eをこの減衰器の出力抵抗とすれば、図1(b)に示すようにR11はE/B、R16はE/(1−B)とすればよいことになる。この操作によって回路利得はB倍に減少するので、オペアンプOPの利得を今までの1/Bに増加させれば、元の回路利得に回復できる。このためには、オペアンプOPの出力回路からの帰還量を、さらに減衰抵抗を追加して入力回路側と同じだけ減衰させればよい。すなわちR16がこの抵抗でこれを1/B倍に、R17及びR18をそれぞれ1/(1/B)倍すればよい。図1(b)に示されているDは、以上のようにして決められたR16,R17,R18の抵抗値をさらに変更する場合の係数である。以上のようにして決められたR12とR18は、R12≫R18であることが必要であるから、できるだけDを小さくすべきである。
【0017】
オペアンプOPの反転入力端子5側については、以上の説明のように、R11、R15による減衰器によって信号はB倍に減少されたが、非反転入力端子7側についても同じだけ減少させる必要がある。本来の減衰量は図2(b)より、1/{1+(ωz 2/2Q2)}であったから、これを1/B{1+(ωz 2/2Q2)}に変更すればよいが、この変更をR13のみの変更で行うには(1/B){1+(ωz 2/2Q2)−1}とすればよい。図1(b)中のAは、以上のようにして決めたR13、R14をさらに変更する場合の係数である。
【0018】
符号による各素子値は、以上のようにして決められるが、ここで、Q=5.0、ωz=1.1、A=2.0、B=0.1、D=0.05、E=0.5とすれば、図1(c)に示すような値が得られる。そこで図2(d)の場合同様、抵抗スケーリング係数をR0=1KΩ、角周波数スケーリング係数をω0=2π×1000Hzとすれば図1(d)のような値が得られる。
【0019】
図2(d)と図1(d)を比較すれば明らかなように、抵抗の数が若干増加しているが、オペアンプの入力端子に接続されている抵抗には、図2の場合のような高抵抗は無くなっている。また、出力側に繋がっている第2の電圧分割回路の中で、R17の値が比較的小さいが、これは明らかに外部回路との関係は全く無いから、図2の場合のような、入力側に接続される駆動回路とのインピーダンスの相対関係によってω0が影響を受けるというような基本的な問題も全く無い。
【0020】
【発明の効果】
以上詳細に説明したように、従来のDelyiannis−Friendタイプのローパスノッチフィルタにおいて、Qが大きいほど、ωzが1に近いほど高抵抗と低抵抗の使用に迫られるから、使用できるオペアンプの選択、及び入力側に接続される駆動回路の出力インピーダンスへの要求から、だんだん実現が困難になってくる。しかし本発明によれば、高抵抗の使用を回避するような設計ができ、駆動回路の出力インピーダンスの影響がないような設計ができるので、かなりQが大きく、ωzが1に近い場合でも、高域特性が制限されるような使用をすることなく、また、入力側駆動回路のインピーダンスが比較的高くてもフィルタ特性にあまり影響を受けない回路が実現できる。
【図面の簡単な説明】
【図1】(a)は本発明の一実施例の回路構成図であり、(b)は(a)の回路の各素子の基準化された各素子値を示す図であり、(c)は(b)でQ=5.0、ωz=1.1、A=2.0、B=0.1、D=0.05、E=0.5とした場合の各素子値を示す図であり、(d)は(c)で抵抗スケーリング係数をR0=1KΩ、角周波数スケーリング係数をω0=2π×1000Hzとした場合の実際の各素子値を示す図である。
【図2】(a)は従来のローパスノッチフィルタの回路構成図であり、(b)は(a)の回路の各素子の基準化された各素子値を示す図であり、(c)は(b)でQ=5.0、ωz=1.1とした場合の各素子値を示す図であり、(d)は(c)で抵抗スケーリング係数をR0=1KΩ、角周波数スケーリング係数をω0=2π×1000Hzとした場合の実際の各素子値を示す図であり、(e)は(d)で周波数特性に関する抵抗値を1/10倍にし、キャパシタの容量値を10倍にした場合の各素子値を示す図である。
【符号の説明】
1 第1の電圧分割回路
2 第2の電圧分割回路
3 第3の電圧分割回路
4 オペアンプOPの出力端子
5 反転入力端子
7 非反転入力端子
IN 信号入力端子
OUT 信号出力端子
R11〜R18 抵抗
C1,C2 キャパシタ
A,B,C,D,E 素子値設定用の係数
ω0 中心角周波数
ωz ノッチ角周波数
Q 特性の良さを表す指数
【発明の属する技術分野】
本発明は、ローパスノッチ特性を有するアクティブフィルタの回路構成法の改良に関するものである。
【0002】
【従来の技術】
アクティブフィルタには種々の形式のものがあるが、よく利用されているものの1つにはDelyiannis−Friendの回路と呼ばれている形式の回路がある。この回路にはバンドパスフィルタを始め、種々のノッチフィルタやオールパスフィルタ等があるが、ここではその中のローパスノッチフィルタを対象とする。まずこのフィルタについて説明するが、例えば、柳沢健監訳、金井元他訳(原著M.E.VAN VALKENBURG)「アナログフィルタの設計ANALOG FILTER DESIGN」401頁秋葉出版、においてその詳細が述べられているので、ここではその結果を利用する。
【0003】
この文献によれば、上記ローパスノッチフィルタは図2(a)に示すような回路構成であって、ここで、中心角周波数ω0(中心角周波数という表現はバンドパスフィルタのような構成の場合は適正であるが、ローパスノッチフィルタやハイパスノッチフィルタの場合には、特性上は中心角周波数は存在しない。しかし、ローパスノッチフィルタの回路はバンドパスフィルタを若干変形しただけであるので、ここでは便宜的に中心角周波数という表現を使用する)ノッチ角周波数ωzと特性の良さを表す指数Qを決めれば、各素子値は同図(b)に示すように、これらのパラメータを用いて符号的に表されている。なお、ここでR1〜R5は抵抗、Cはキャパシタ、OPはオペアンプ、INは信号入力端子、OUTは信号出力端子である。これら素子値は、抵抗は1Ωで、キャパシタは1Fで、角周波数はω0=1で基準化され、ノッチ角周波数ωzもω0で基準化されている。
【0004】
したがってここで、例えばQ=5、ωz=1.1とすれば、各素子値は同図(c)のようになり、さらに抵抗スケーリング係数をR0=1KΩとし、角周波数スケーリング係数に中心周波数を用いてω0=2π×1000Hzとすれば、最終的に同図(d)が得られる。この図からこの場合、最小抵抗値はR3=24.2Ωとなり、最大抵抗値はR5=476.19KΩとなることが分かるが、抵抗値の範囲を考える場合、最小値の24.2Ωは除外することができる。
【0005】
それはこの抵抗が単なる電圧分割回路に属しているからである。したがって対象となる回路の最小抵抗値はR1の1KΩである。最大抵抗値の476.19KΩは、Qが大きい程、ωzが1に近い程さらに大きくなるが、この抵抗値が高くなると、それより一層高い入力インピーダンスのオペアンプOPが必要となり、この高インピーダンス化は、通過帯域の制限に繋がる等の問題点を生ずることになる。そこで、図2(e)に示すように、キャパシタCの容量を増大させる代わりに、すべての抵抗を逆比例的に減少させることが考えられるが、あまり小さくすると、この回路を駆動する回路の出力インピーダンスのバラツキの影響を受け、その値によってはω0が変化することにもなりかねないから、これも好ましくない。したがって、図2(a)の回路構成のままで上記問題点を改良しようとすれば、あまりQを大きくせず、また、ωzをあまり1に近づけないで妥協するか、さもなければ、段数を増加させて必要特性を得るというような方策を講じざるを得なかった。
【0006】
【発明が解決しようとする課題】
本発明の課題は、アクティブフィルタ、特にローパスノッチフィルタ特性を有するアクティブフィルタの上述した問題点を解決して、前述した従来の回路構成のままでは実現不可能なQが大きくωzが1に近い設定とした場合でも所望のローパスノッチフィルタ特性を得ることができるアクティブフィルタの回路構成法を提供することにある。
【0007】
【課題を解決するための手段】
上記課題を解決するため、本発明によるアクティブフィルタの回路構成法は、オペアンプ、2個のキャパシタ及び3個の電圧分割回路を用いて下記の着想に基づいてローパスノッチフィルタ特性を有するアクティブフィルタを構成する。
【0008】
説明の便宜上、2個のキャパシタに番号を付ける。すなわち、信号入力回路とオペアンプの出力回路との間に接続されているキャパシタをC1、信号入力回路とオペアンプの反転入力端子との間に接続されているキャパシタをC2とする。そして、以下に挙げるような幾つかの手段を併用する。(1)オペアンプの反転入力端子への信号は、オペアンプ出力からの電圧分割回路による信号と、信号入力回路からキャパシタをC2を通じて充放電される信号との合成となるように構成されているが、これを、電圧分割回路の分割電圧を充放電用抵抗を通じてキャパシタC2を充放電するよう回路構成を変更する。(2)信号入力端子と2個のキャパシタの接続点間に信号減衰器(電圧分割回路)を挿入する。(3)信号入力端子とオペアンプの非反転入力端子との間の電圧分割回路における減衰量を、(2)による減衰量の分だけ増加させる。(4)前記(2)と(3)によりフィルタ回路としての利得が低下するので、その低下分だけ(1)での電圧分割回路の分割損を増大させると同時に、オペアンプ出力からキャパシタC1への帰還量も同量だけ低下させることにより、回路利得低下の回復を図る。
【0009】
上述の(1)〜(4)の着想に基づいて本発明のアクティブフィルタは、第1,第2及び第3の電圧分割回路と、オペアンプと、第1及び第2のキャパシタと、充放電用抵抗と、を有し、上記オペアンプの出力端子から第2の電圧分割回路及び充放電用抵抗を介してオペアンプの反転入力端子に接続され、第1のキャパシタは第1の電圧分割回路と第2の電圧分割回路との間に接続され、第2のキャパシタは第1の電圧分割回路とオペアンプの反転入力端子間に接続され、第3の電圧分割回路はオペアンプの非反転入力端子に接続され、信号入力端子は第1及び第3の電圧分割回路に接続されると共に信号出力端子はオペアンプの出力端子に接続されていることを要旨とする。
【0010】
上記本発明のアクティブフィルタにおいて、前記第2の電圧分割回路の分割電圧が充放電用抵抗を通して第2のキャパシタに加えられることによってオペアンプの反転入力端子への駆動電圧が作成され、第1の電圧分割回路による減衰量に等しい減衰量だけ、オペアンプの出力端子から第2の電圧分割回路への信号を更に減衰させ、この減衰した信号が第1のキャパシタを通して第1の電圧分割回路の分割出力点へ帰還させることによって第1の電圧分割回路による回路利得の低下分を回復させ、同時に第3の電圧分割回路の減衰量を等量だけ更に減衰させるように構成することによって、ローパスノッチフィルタ特性を得るようにしてもよい。
【0011】
【発明の実施の形態】
図1(a)はローパスノッチフィルタ特性を有する本発明のアクティブフィルタの一実施例を示す。同図において、R11〜R18は抵抗、C1及びC2はキャパシタ、OPはオペアンプ、INは信号入力端子、OUTは信号出力端子、1は第1の電圧分割回路、2は第2の電圧分割回路、3は第3の電圧分割回路である。
【0012】
図1(a)のアクティブフィルタにおいて、オペアンプOPの出力端子4からそのオペアンプOPの反転入力端子5への帰還路として抵抗R16,R17,R18から成る第2の電圧分割回路2及び充放電用抵抗R12が設けられている。また、オペアンプOPの反転入力端子5と抵抗抵抗R11,R15から成る第1の電圧分割回路1の分割出力点6との間に設けた第2のキャパシタC2に対しては、第2の電圧分割回路2の分割電圧が充放電用抵抗R12を通して加えられてオペアンプOPの反転入力端子5への駆動電圧が作成される。
【0013】
更に、信号入力端子INと第2のキャパシタC2との間に、第1の電圧分割回路1が設けられ、これによる減衰量に等しい減衰量だけ、オペアンプOPの出力から第2の電圧分割回路2への帰還信号をさらに減衰させ、この減衰した帰還信号が第1キャパシタC1を介して第1の電圧分割回路1の分割出力点6へ帰還される。これによって第1の電圧分割回路1による回路利得の低下分が回復される。同時に信号入力端子INとオペアンプOPの非反転入力端子7との間に設けた第3の電圧分割回路3の減衰量も等量だけ更に減衰させるようになっている。
【0014】
図1(b)は図1(a)の回路における各素子の基準化された符号による各素子値を示し、A,B,D,Eは後述する係数である。この各素子値は前記ω0,ωz,Qと係数A〜Eから次のようにして求められる。
【0015】
まずR12であるが、これは図2(b)のR2の4Q2とR5の4Q2/(ωz 2−1)との並列値から4Q2/ωz 2として求められる。R17及びR18はR2:R5が4Q2:4Q2(ωz 2−1)で電圧分割されることから、この分割される電圧を1とすると、R17は(ωz 2−1)/ωz 2、R18は1/ωz 2として求まる。
【0016】
次に、このようにして求めたR12の抵抗値を、さらに小さくするため係数E(最大抵抗の減少係数)を乗じて4EQ2/ωz 2とするが、このときQ及びω0も変わらないようにする必要がある。このため、キャパシタC1,C2はEで割って1/2EQとし、入力抵抗はR1の1にEを乗じればよいが、この抵抗値は前述したように、このフィルタ回路前段の出力抵抗を考慮すると、あまり小さくすることはできない。そこで第1の電圧分割回路1のR11とR15でL型の減衰器(電圧分割タイプ)を構成し、Bを回路利得の減少係数、Eをこの減衰器の出力抵抗とすれば、図1(b)に示すようにR11はE/B、R16はE/(1−B)とすればよいことになる。この操作によって回路利得はB倍に減少するので、オペアンプOPの利得を今までの1/Bに増加させれば、元の回路利得に回復できる。このためには、オペアンプOPの出力回路からの帰還量を、さらに減衰抵抗を追加して入力回路側と同じだけ減衰させればよい。すなわちR16がこの抵抗でこれを1/B倍に、R17及びR18をそれぞれ1/(1/B)倍すればよい。図1(b)に示されているDは、以上のようにして決められたR16,R17,R18の抵抗値をさらに変更する場合の係数である。以上のようにして決められたR12とR18は、R12≫R18であることが必要であるから、できるだけDを小さくすべきである。
【0017】
オペアンプOPの反転入力端子5側については、以上の説明のように、R11、R15による減衰器によって信号はB倍に減少されたが、非反転入力端子7側についても同じだけ減少させる必要がある。本来の減衰量は図2(b)より、1/{1+(ωz 2/2Q2)}であったから、これを1/B{1+(ωz 2/2Q2)}に変更すればよいが、この変更をR13のみの変更で行うには(1/B){1+(ωz 2/2Q2)−1}とすればよい。図1(b)中のAは、以上のようにして決めたR13、R14をさらに変更する場合の係数である。
【0018】
符号による各素子値は、以上のようにして決められるが、ここで、Q=5.0、ωz=1.1、A=2.0、B=0.1、D=0.05、E=0.5とすれば、図1(c)に示すような値が得られる。そこで図2(d)の場合同様、抵抗スケーリング係数をR0=1KΩ、角周波数スケーリング係数をω0=2π×1000Hzとすれば図1(d)のような値が得られる。
【0019】
図2(d)と図1(d)を比較すれば明らかなように、抵抗の数が若干増加しているが、オペアンプの入力端子に接続されている抵抗には、図2の場合のような高抵抗は無くなっている。また、出力側に繋がっている第2の電圧分割回路の中で、R17の値が比較的小さいが、これは明らかに外部回路との関係は全く無いから、図2の場合のような、入力側に接続される駆動回路とのインピーダンスの相対関係によってω0が影響を受けるというような基本的な問題も全く無い。
【0020】
【発明の効果】
以上詳細に説明したように、従来のDelyiannis−Friendタイプのローパスノッチフィルタにおいて、Qが大きいほど、ωzが1に近いほど高抵抗と低抵抗の使用に迫られるから、使用できるオペアンプの選択、及び入力側に接続される駆動回路の出力インピーダンスへの要求から、だんだん実現が困難になってくる。しかし本発明によれば、高抵抗の使用を回避するような設計ができ、駆動回路の出力インピーダンスの影響がないような設計ができるので、かなりQが大きく、ωzが1に近い場合でも、高域特性が制限されるような使用をすることなく、また、入力側駆動回路のインピーダンスが比較的高くてもフィルタ特性にあまり影響を受けない回路が実現できる。
【図面の簡単な説明】
【図1】(a)は本発明の一実施例の回路構成図であり、(b)は(a)の回路の各素子の基準化された各素子値を示す図であり、(c)は(b)でQ=5.0、ωz=1.1、A=2.0、B=0.1、D=0.05、E=0.5とした場合の各素子値を示す図であり、(d)は(c)で抵抗スケーリング係数をR0=1KΩ、角周波数スケーリング係数をω0=2π×1000Hzとした場合の実際の各素子値を示す図である。
【図2】(a)は従来のローパスノッチフィルタの回路構成図であり、(b)は(a)の回路の各素子の基準化された各素子値を示す図であり、(c)は(b)でQ=5.0、ωz=1.1とした場合の各素子値を示す図であり、(d)は(c)で抵抗スケーリング係数をR0=1KΩ、角周波数スケーリング係数をω0=2π×1000Hzとした場合の実際の各素子値を示す図であり、(e)は(d)で周波数特性に関する抵抗値を1/10倍にし、キャパシタの容量値を10倍にした場合の各素子値を示す図である。
【符号の説明】
1 第1の電圧分割回路
2 第2の電圧分割回路
3 第3の電圧分割回路
4 オペアンプOPの出力端子
5 反転入力端子
7 非反転入力端子
IN 信号入力端子
OUT 信号出力端子
R11〜R18 抵抗
C1,C2 キャパシタ
A,B,C,D,E 素子値設定用の係数
ω0 中心角周波数
ωz ノッチ角周波数
Q 特性の良さを表す指数
Claims (2)
- 第1,第2及び第3の電圧分割回路と、
オペアンプと、第1及び第2のキャパシタと、充放電用抵抗と、を有し、上記オペアンプの出力端子から第2の電圧分割回路及び充放電用抵抗を介してオペアンプの反転入力端子に接続され、第1のキャパシタは第1の電圧分割回路と第2の電圧分割回路との間に接続され、第2のキャパシタは第1の電圧分割回路とオペアンプの反転入力端子間に接続され、第3の電圧分割回路はオペアンプの非反転入力端子に接続され、信号入力端子は第1及び第3の電圧分割回路に接続されると共に信号出力端子はオペアンプの出力端子に接続されていることを特徴とするアクティブフィルタ。 - 前記第2の電圧分割回路の分割電圧が充放電用抵抗を通して第2のキャパシタに加えられることによってオペアンプの反転入力端子への駆動電圧が作成され、第1の電圧分割回路による減衰量に等しい減衰量だけ、オペアンプの出力端子から第2の電圧分割回路への信号を更に減衰させ、この減衰した信号が第1のキャパシタを通して第1の電圧分割回路の分割出力点へ帰還させることによって第1の電圧分割回路による回路利得の低下分を回復させ、同時に第3の電圧分割回路の減衰量を等量だけ更に減衰させるように構成することによって、ローパスノッチフィルタ特性を得るようにしたことを特徴とする請求項1記載のアクティブフィルタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002183236A JP2004032188A (ja) | 2002-06-24 | 2002-06-24 | アクティブフィルタ |
US10/419,470 US6803812B2 (en) | 2002-06-24 | 2003-04-21 | Active filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002183236A JP2004032188A (ja) | 2002-06-24 | 2002-06-24 | アクティブフィルタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004032188A true JP2004032188A (ja) | 2004-01-29 |
Family
ID=29728339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002183236A Pending JP2004032188A (ja) | 2002-06-24 | 2002-06-24 | アクティブフィルタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US6803812B2 (ja) |
JP (1) | JP2004032188A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9059675B1 (en) * | 2012-04-09 | 2015-06-16 | Marvell International Ltd. | Filter for attenuating undesired frequencies in a signal |
US20160087602A1 (en) * | 2014-09-24 | 2016-03-24 | Western Digital Technologies, Inc. | Adaptive feedback for power distribution network impedance barrier suppression |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE373996B (ja) * | 1970-09-25 | 1975-02-17 | Western Electric Co | |
US3805178A (en) * | 1972-08-25 | 1974-04-16 | Post Office | Rc active filter circuit |
US3946328A (en) * | 1975-01-27 | 1976-03-23 | Northern Electric Company, Limited | Functionally tunable active filter |
DE2813946C2 (de) * | 1978-03-31 | 1980-01-31 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Filterschaltung mit einer biquadratischen Übertragungsfunktion |
-
2002
- 2002-06-24 JP JP2002183236A patent/JP2004032188A/ja active Pending
-
2003
- 2003-04-21 US US10/419,470 patent/US6803812B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20030234682A1 (en) | 2003-12-25 |
US6803812B2 (en) | 2004-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5506552A (en) | Surface acoustic wave filter with multiple ground terminals | |
JP2008511207A (ja) | Qエンハンスメントを低減するための補償を備える能動rcフィルタ | |
US6271719B1 (en) | Operational filter building block | |
JP2008131383A (ja) | 音質調整回路及び信号特性調整回路 | |
JP2004032188A (ja) | アクティブフィルタ | |
US20040155702A1 (en) | Active filter circuit arrangement | |
US6625278B1 (en) | Impedance matching with sigma delta filter | |
RU2154337C1 (ru) | Полосовой arc-фильтр с повышением частоты полюса | |
CA1077146A (en) | Active networks having biquadratic transfer functions | |
RU2150782C1 (ru) | Полосовой arc-фильтр с понижением частоты полюса | |
RU2720558C1 (ru) | Полосовой фильтр на двух операционных усилителях с независимой подстройкой основных параметров | |
CN113330684A (zh) | 可配置的微声学rf滤波器 | |
RU2722602C1 (ru) | Активный полосовой фильтр второго порядка с независимой подстройкой основных параметров | |
RU2266612C2 (ru) | Активный дискретно перестраиваемый пьезоэлектрический фильтр | |
RU2718709C1 (ru) | Полосовой фильтр с независимой подстройкой основных параметров | |
RU2721404C1 (ru) | Активный RC-фильтр с независимой подстройкой основных параметров | |
WO2011099439A1 (ja) | 反共振周波数可変型複合共振回路 | |
US6677815B1 (en) | Second order active RC filter with imaginary zero | |
RU2710295C1 (ru) | Активный RC-фильтр нижних частот | |
RU2722752C1 (ru) | Полосовой фильтр с независимой подстройкой частоты полюса, затухания полюса и коэффициента передачи | |
JPH07176979A (ja) | 弾性表面波フィルタ | |
JP3106918B2 (ja) | 低域通過フィルタ回路 | |
RU2096910C1 (ru) | Активный rc-фильтр | |
JPS6237567B2 (ja) | ||
JPS61150510A (ja) | チヤンネルデバイダ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20040511 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040802 |