JP2007221444A - アクティブキャパシタ - Google Patents
アクティブキャパシタ Download PDFInfo
- Publication number
- JP2007221444A JP2007221444A JP2006039475A JP2006039475A JP2007221444A JP 2007221444 A JP2007221444 A JP 2007221444A JP 2006039475 A JP2006039475 A JP 2006039475A JP 2006039475 A JP2006039475 A JP 2006039475A JP 2007221444 A JP2007221444 A JP 2007221444A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- input terminal
- active
- operational amplifier
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
- H03H11/481—Simulating capacitances
Landscapes
- Networks Using Active Elements (AREA)
Abstract
【課題】一つのオペアンプ2と複数の抵抗と一つのリアクタンス素子からなるアクティブオールパス形90度遅相回路の使用で回路構成を著しく簡素化でき、抵抗の抵抗値の調整でキャパシタンス値を変化できるアクティブキャパシタを提供する。
【解決手段】オペアンプ2とその反転入力端と入力端子1間に接続された第1抵抗3とその非反転入力端と入力端子1間に接続された第2抵抗4とその出力端と反転入力端間に接続された第3抵抗5とその非反転入力端と接地点間に接続されたキャパシタ6とからなるアクティブオールパス形90度遅相回路と、アクティブオールパス形90度進相回路の入出力端子間に接続された第1乃至第3抵抗3、4、5の各抵抗値及びキャパシタ6のインピーダンス値よりも十分に低い抵抗値を有する第4抵抗7を備え、入力端子と接地点間に等価キャパシタを得ている。
【選択図】図1。
【解決手段】オペアンプ2とその反転入力端と入力端子1間に接続された第1抵抗3とその非反転入力端と入力端子1間に接続された第2抵抗4とその出力端と反転入力端間に接続された第3抵抗5とその非反転入力端と接地点間に接続されたキャパシタ6とからなるアクティブオールパス形90度遅相回路と、アクティブオールパス形90度進相回路の入出力端子間に接続された第1乃至第3抵抗3、4、5の各抵抗値及びキャパシタ6のインピーダンス値よりも十分に低い抵抗値を有する第4抵抗7を備え、入力端子と接地点間に等価キャパシタを得ている。
【選択図】図1。
Description
本発明は、アクティブキャパシタに係り、特に、1つのオペアンプと複数個の抵抗と1個のリアクタンス素子とを用い、入力端子間に可変容量値を得ることができるアクティブキャパシタに関する。
一般に、ローパスフィルタやハイパスフィルタにおいては、そのカットオフ周波数を変化させるとき、また、バンドパスフィルタやバンド阻止フィルタにおいては、その通過帯域や阻止帯域を変化させるときに、これらのフィルタに使用されているキャパシタの容量値を可変させる必要がある。このような場合、1000pF程度またはそれ以上の比較的大容量のキャパシタを必要とする際には、予め必要な容量値を備えた固定容量値のキャパシタを複数個用意しておき、必要に応じてこれらのキャパシタの回路接続状態を切り替えて所望の容量値を得るようにしており、一方、1000pF程度またはそれ以下の比較的小容量のキャパシタを必要とする際には、キャパシタに可変容量ダイオードを用い、可変容量ダイオードに供給するバイアス駆動電圧を変化させることにより、所望の容量値を得るようにしていた。
引用する特許文献なし
ところで、予め必要な容量値を備えた固定容量値のキャパシタを複数個用意しておき、必要に応じてこれらのキャパシタの回路接続状態を切り替えて所望の容量値を得る手段は、予め必要とする容量値に設定した固定容量のキャパシタを多数用意しておかねばならず、その際に固定容量のキャパシタの個数が多くなれば、その分これらのキャパシタの回路接続状態を切り替える切替回路が複雑になるだけでなく、急に今までの容量値と異なる容量値のキャパシタが必要になったとしても、その容量値を急に得ることができないことになる。また、キャパシタとして可変容量ダイオードを使用する手段は、可変容量ダイオードに供給するバイアス駆動電圧と可変容量ダイオードの接合容量値との変化関係が直線状ではないため、予め可変容量ダイオードの非線形特性を求めておく必要があり、使用時に求めた非線形特性から換算して必要なバイアス駆動電圧を得る必要があり、所望の容量値を得る場合に煩雑な操作が必要になる。
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、単一のオペアンプと複数個の抵抗と単一のリアクタンス素子からなるアクティブオールパス形90度遅相回路を用いることにより回路構成を著しく簡素化することができ、一つの抵抗の抵抗値の調整によりそのキャパシタンス値を変化できるアクティブキャパシタを提供することにある。
前記目的を達成するために、本発明によるアクティブキャパシタは、入力端子と、オペアンプとオペアンプの反転入力端と入力端子との間に接続された第1抵抗とオペアンプの非反転入力端と入力端子との間に接続された第2抵抗とオペアンプの出力端と反転入力端との間に接続された第3抵抗とオペアンプの非反転入力端と接地点間に接続されたキャパシタとにより構成されたアクティブオールパス形90度遅相回路と、アクティブオールパス形90度遅相回路の入出力端子間に接続された第1乃至第3抵抗の各抵抗値及びキャパシタのインピーダンス値よりも十分に低い抵抗値を有する第4抵抗とを備え、入力端子と接地点間に等価キャパシタを得ている第1の構成手段を備える。
また、前記目的を達成するために、本発明によるアクティブキャパシタは、入力端子と、オペアンプとオペアンプの反転入力端と入力端子との間に接続された第1抵抗とオペアンプの非反転入力端と入力端子との間に接続されたインダクタとオペアンプの出力端と反転入力端との間に接続された第2抵抗とオペアンプの非反転入力端と接地点間に接続された第3抵抗とにより構成されたアクティブオールパス形90度遅相回路と、アクティブオールパス形90度遅相回路の入出力端子間に接続された第1乃至第3抵抗の各抵抗値及びキャパシタのインピーダンス値よりも十分に低い抵抗値を有する第4抵抗とを備え、入力端子と接地点間に等価キャパシタを得ている第2の構成手段を備える。
前記第1の構成手段及び第2の構成手段は、次のような構成原理に基づいて得られたものである。すなわち、キャパシタは、加えられた電圧の位相に対して流れる電流の位相が90度進んでいるものであり、これらの位相状態と同じ位相状態を呈する回路を、オペアンプ、キャパシタ、抵抗を用いて構成するか、または、オペアンプ、インダクタ、抵抗を用いて構成したものである。このような回路は、入力信号を90度遅相させるアクティブオールパス形90度遅相回路を形成した後、アクティブオールパス形90度遅相回路から出力された出力信号を用いて、入力端子からアクティブオールパス形90度遅相回路に流入する電流を制御するような構成にすればよく、それにより入力端子間にアクティブキャパシタを得ることができる。
以上、詳細に述べたように、本発明によるアクティブキャパシタによれば、単一のオペアンプと複数個の抵抗と単一のリアクタンス素子からなるアクティブオールパス形90度遅相回路と、その入出力間に接続した小さい抵抗値を持つ抵抗とを用いてアクティブキャパシタを構成しているので、その回路構成を著しく簡素化したものにすることができるだけでなく、複数の抵抗の中の一つの抵抗の抵抗値の調整により広範囲に変化するキャパシタンス値を得ることができるという効果がある。
以下、本発明の実施の形態を図面を参照して説明する。
図1は、本発明によるアクティブキャパシタの第1の実施の形態を示すもので、その回路構成を示す回路図である。
図1に図示されるように、第1の実施の形態によるアクティブキャパシタは、入力端子1(1)、1(2)と、オペアンプ2と、第1抵抗3と、第2抵抗4と、第3抵抗5と、キャパシタ6と、第4抵抗7とからなっている。そして、オペアンプ2は、反転入力端(−)と入力端子1(1)間に第1抵抗3が接続され、非反転入力端(+)と入力端子1(1)間に第2抵抗4が接続され、出力端と反転入力端(−)間に第3抵抗5が接続され、非反転入力端(+)と接地点間にキャパシタ6が接続される。また、第4抵抗7は、オペアンプ2の出力端と入力端子1(1)間に接続される。この場合、オペアンプ2と第1抵抗3と第2抵抗4と第3抵抗5とキャパシタ6とからなる回路部分は、使用される全周波数帯域の信号を通過させるアクティブオールパス形90度遅相回路を構成している。
前記構成において、入力端子1(1)、1(2)間に印加される入力駆動電圧をV1 、オペアンプ2の出力に発生する出力電圧をV2 、第1抵抗3の抵抗値をR1 、第2抵抗の抵抗値をR0 、第3抵抗5の抵抗値をR2 、キャパシタ6の容量値をC0 、第4抵抗7の抵抗値をrとし、第1抵抗3の抵抗値R1 と第3抵抗5の抵抗値R2 とを等しく(R1 =R2 )選択したとき、前記構成に係るアクティブキャパシタにおいては、下記式(1)が成立する。
となる。
ここに用いられるアクティブオールパス形90度遅相回路は、式(1)によって示されるように、全使用周波数に対してオールパス特性を有しており、周波数ω=1/C0 R0 のところで丁度−90度移相するようになる。
また、この第1の実施の形態によるアクティブキャパシタにおいて、第4抵抗7の抵抗値rを、第1抵抗3の抵抗値R1 、第2抵抗4の抵抗値R0 、第3抵抗5の抵抗値R2 、キャパシタ6の容量値1/sC0 に比べてかなり小さい抵抗値に設定すると、入力端子1(1)、1(2)間に印加される駆動電圧V1 に基づく電流iは、殆ど抵抗値rの第4抵抗7を流れるようになり、その電流iは次式(2)に示されるように、
となる。
となる。
このように、第1の実施の形態によるアクティブキャパシタは、等価キャパシタンスC1 として、第2抵抗4の抵抗値R0 とキャパシタ6の容量値値C0 と第4抵抗7の抵抗値rを用いて表せば、C1 =2C0 R0 /rとなり、そのときの抵抗分はr/2になる。ここで、アクティブキャパシタの一例として、キャパシタ6の容量値C0 を0.01μF、第2抵抗4の抵抗値R0 を10kΩ、第4抵抗7の抵抗値rを2Ωとしたとき、等価キャパシタンスC1 として100μFを得ることができる。また、キャパシタ6の容量値C0 を10pFとし、第2抵抗4の抵抗値R0 を1kΩから500kΩまで可変させれば、等価キャパシタンスC1 を0.01μFから5μFまで連続的に変化させることができ、この等価キャパシタンスC1 は第2抵抗4の抵抗値R0 に比例した値になっている。
次に、図2は、本発明によるアクティブキャパシタの第2の実施の形態を示すもので、その回路構成を示す回路図である。
図2に図示されるように、第2の実施の形態によるアクティブキャパシタは、入力端子1(1)、1(2)と、オペアンプ2と、第1抵抗3と、インダクタ8と、第3抵抗5(請求項2における第2抵抗に該当する)と、第5抵抗9(請求項2における第3抵抗に該当する)と、第4抵抗7とからなっている。そして、オペアンプ2は、反転入力端(−)と入力端子1(1)間に第1抵抗3が接続され、非反転入力端(+)と入力端子1(1)間にインダクタ8が接続され、出力端と反転入力(−)端間に第3抵抗5が接続され、非反転入力端(+)と接地点間に第5抵抗9が接続される。また、第4抵抗7は、オペアンプ2の出力端と入力端子1(1)間に接続される。この場合も、オペアンプ2と第1抵抗3とインダクタ8と第2抵抗5と第5抵抗8とからなる回路部分は、使用される全周波数帯域の信号を通過させるアクティブオールパス形90度遅相回路を構成している。
前記構成において、入力端子1(1)、1(2)間に印加される駆動電圧をV1 、オペアンプ2の出力端に発生する出力電圧をV2 、第1抵抗3の抵抗値をR1 、インダクタ8のインダクタンス値をL0 、第3抵抗5の抵抗値をR2 、第5抵抗9の抵抗値をR0 、第4抵抗7の抵抗値をrとし、第1抵抗3の抵抗値R1 と第3抵抗5の抵抗値R2 とを等しく(R1 =R2 )選択したとき、前記構成に係るアクティブキャパシタにおいては、次式(4)が成立する。
となる。
この場合も、アクティブオールパス形90度遅相回路は、式(4)によって示されるように、全使用周波数に対してオールパス特性を有しており、周波数ω=R0 /L0 のところで丁度−90度移相するようになる。
また、第2の実施の形態によるアクティブキャパシタにおいても、第4抵抗7の抵抗値rを、第1抵抗3の抵抗値R1 、インダクタ8のインダクタンス値sL0 、第3抵抗5の抵抗値R2 、第5抵抗9の抵抗値R0 に比べてかなり小さい抵抗値に設定すると、入力端子1(1)、1(2)間に印加された駆動電圧V1 に基づく電流iは、殆ど抵抗値rの第4抵抗7を流れるようになり、その電流iは前記式(2)に示されるようになる。
となる。
このように、第2の実施の形態によるアクティブキャパシタは、等価キャパシタンスC2 として、第5抵抗9の抵抗値R0 とインダクタ8のインダクタンス値L0 と第4抵抗7の抵抗値rを用いて表せば、C2 =2R0 /L0 rとなる。この第2の実施の形態においては、第4抵抗7の抵抗値rを2Ωにし、等価キャパシタンスC2 として100μFを得るためには、第5抵抗8の抵抗値R0を10Ωにしても、インダクタ8のインダクタンス値を100000Hにする必要があるので、この第2の実施の形態によるアクティブキャパシタよりも第1の実施の形態によるアクティブキャパシタの方が有利である。
1(1)、1(2) 入力端子
2 オペアンプ
3 第1抵抗
4 キャパシタ
5 第2抵抗
6 第3抵抗
7 第4抵抗
8 インダクタ
9 第5抵抗
2 オペアンプ
3 第1抵抗
4 キャパシタ
5 第2抵抗
6 第3抵抗
7 第4抵抗
8 インダクタ
9 第5抵抗
Claims (2)
- 入力端子と、オペアンプと前記オペアンプの反転入力端と前記入力端子との間に接続された第1抵抗と前記オペアンプの非反転入力端と前記入力端子との間に接続された第2抵抗と前記オペアンプの出力端と反転入力端との間に接続された第3抵抗と前記オペアンプの非反転入力端と接地点間に接続されたキャパシタとにより構成されたアクティブオールパス形90度遅相回路と、前記アクティブオールパス形90度遅相回路の入出力端子間に接続された前記第1乃至第3抵抗の各抵抗値及び前記キャパシタのインピーダンス値よりも十分に低い抵抗値を有する第4抵抗とを備え、前記入力端子と接地点間に等価キャパシタンスを得ていること特徴とするアクティブキャパシタ。
- 入力端子と、オペアンプと前記オペアンプの反転入力端と前記入力端子との間に接続された第1抵抗と前記オペアンプの非反転入力端と前記入力端子との間に接続されたインダクタと前記オペアンプの出力端と反転入力端との間に接続された第2抵抗と前記オペアンプの非反転入力端と接地点間に接続された第3抵抗とにより構成されたアクティブオールパス形90度遅相回路と、前記アクティブオールパス形90度遅相回路の入出力端子間に接続された前記第1乃至第3抵抗の各抵抗値及び前記インダクタのインピーダンス値よりも十分に低い抵抗値を有する第4抵抗とを備え、前記入力端子と接地点間に等価キャパシタを得ていることを特徴とするアクティブキャパシタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006039475A JP2007221444A (ja) | 2006-02-16 | 2006-02-16 | アクティブキャパシタ |
US11/674,836 US20070188973A1 (en) | 2006-02-16 | 2007-02-14 | Active capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006039475A JP2007221444A (ja) | 2006-02-16 | 2006-02-16 | アクティブキャパシタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007221444A true JP2007221444A (ja) | 2007-08-30 |
Family
ID=38368192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006039475A Pending JP2007221444A (ja) | 2006-02-16 | 2006-02-16 | アクティブキャパシタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070188973A1 (ja) |
JP (1) | JP2007221444A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI675324B (zh) * | 2016-09-09 | 2019-10-21 | 原相科技股份有限公司 | 利用電容式感測的壓力感測電路及其電容電壓轉換器 |
CN107843363B (zh) * | 2016-09-20 | 2020-04-10 | 原相科技股份有限公司 | 利用电容式感测的压力感测电路及其电容电压转换器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3446996A (en) * | 1966-04-21 | 1969-05-27 | Hughes Aircraft Co | Delay equalizer circuit wherein the output signal phase is dependent upon the input signal frequency |
US3646464A (en) * | 1970-02-13 | 1972-02-29 | Sangamo Electric Co | Active delay and amplitude equalizers |
DE2044553C3 (de) * | 1970-09-09 | 1973-12-13 | Wandel U. Goltermann, 7410 Reutlingen | Laufzeit und Dampfungsentzerrer |
US3697987A (en) * | 1970-11-12 | 1972-10-10 | Sperry Rand Corp | Collision avoidance system |
US4063187A (en) * | 1975-12-04 | 1977-12-13 | Gte Automatic Electric Laboratories Incorporated | Equalizer circuit |
US7154330B2 (en) * | 2004-05-12 | 2006-12-26 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Stability compensation for adjustable gain amplifier |
-
2006
- 2006-02-16 JP JP2006039475A patent/JP2007221444A/ja active Pending
-
2007
- 2007-02-14 US US11/674,836 patent/US20070188973A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070188973A1 (en) | 2007-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4922649B2 (ja) | フィルタの調整回路 | |
Senani | Novel mixed-mode universal biquad configuration | |
JP2005328260A (ja) | バンドパスフィルタ | |
Pal et al. | Single CDBA based current mode first order multifunction filter | |
Shah et al. | Current-mode active-only universal filter | |
JP2007221444A (ja) | アクティブキャパシタ | |
JP2010028440A (ja) | 移相器 | |
US10153751B2 (en) | Second order switched capacitor filter | |
JP2007221443A (ja) | アクティブインダクタ | |
WO2015186578A1 (ja) | 移相回路 | |
JP6695262B2 (ja) | 可変ローパスフィルタ回路 | |
RU2154337C1 (ru) | Полосовой arc-фильтр с повышением частоты полюса | |
JP2008187654A (ja) | 浮動アクティブインダクタ | |
CN103618515A (zh) | 一种低通滤波器 | |
Bhagat et al. | Current Feedback Operational Amplifier Based Active Filter Configuration | |
JP2008098906A (ja) | 浮動アクティブインダクタ | |
RU2517323C1 (ru) | Полосовой перестраиваемый arc-фильтр | |
Yin et al. | Grounded-inductor employing Multi-output Current Controlled Conveyors | |
RU2720558C1 (ru) | Полосовой фильтр на двух операционных усилителях с независимой подстройкой основных параметров | |
RU2296418C1 (ru) | Широкополосное многоканальное пьезоэлектрическое фильтрующее устройство | |
Singh et al. | Universal transadmittance filter using CMOS MOCDTA | |
JP2008078991A (ja) | 浮動アクティブインダクタ | |
Nedungadi et al. | Generalized second‐order active R filters | |
RU2292111C1 (ru) | Фазовое звено | |
JP2008078992A (ja) | 浮動アクティブキャパシタ |