JP2008078992A - 浮動アクティブキャパシタ - Google Patents
浮動アクティブキャパシタ Download PDFInfo
- Publication number
- JP2008078992A JP2008078992A JP2006255742A JP2006255742A JP2008078992A JP 2008078992 A JP2008078992 A JP 2008078992A JP 2006255742 A JP2006255742 A JP 2006255742A JP 2006255742 A JP2006255742 A JP 2006255742A JP 2008078992 A JP2008078992 A JP 2008078992A
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- circuit
- phase
- pass
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】用いられるオペアンプの数が少なく、簡素化された回路構成の浮動アクティブキャパシタを提供する。
【解決手段】第1及び第2入力端子1、2間に直列接続された2つの高抵抗3、4、第1入力端子1に接続した1次のアクティブ全域通過形90°遅相回路5、前記90°遅相回路に縦続接続した位相反転回路6、前記90°遅相回路5及び前記位相反転回路6の動作基準電位を設定する仮想接地路9、前記90°遅相回路5の出力と第1入力端子1間に接続した第1抵抗7、前記位相反転回路6の出力と第2入力端子2間に接続した第2抵抗8、前記2つの高抵抗の接続点と仮想接地路9とを接続する電圧バッファ10を備え、第1及び第2入力端子1、2間に信号電圧を供給すると、第1入力端子1に90°進相信号電流が流入し、第2入力端子2から90°進相信号電流が流出し、第1及び第2入力端子1、2間に浮動アクティブキャパシタが形成される。
【選択図】図1
【解決手段】第1及び第2入力端子1、2間に直列接続された2つの高抵抗3、4、第1入力端子1に接続した1次のアクティブ全域通過形90°遅相回路5、前記90°遅相回路に縦続接続した位相反転回路6、前記90°遅相回路5及び前記位相反転回路6の動作基準電位を設定する仮想接地路9、前記90°遅相回路5の出力と第1入力端子1間に接続した第1抵抗7、前記位相反転回路6の出力と第2入力端子2間に接続した第2抵抗8、前記2つの高抵抗の接続点と仮想接地路9とを接続する電圧バッファ10を備え、第1及び第2入力端子1、2間に信号電圧を供給すると、第1入力端子1に90°進相信号電流が流入し、第2入力端子2から90°進相信号電流が流出し、第1及び第2入力端子1、2間に浮動アクティブキャパシタが形成される。
【選択図】図1
Description
本発明は、浮動アクティブキャパシタに係り、特に、キャパシタ、抵抗、オペアンプからなる構成要素の組み合わせにより構成するか、またはインダクタ、抵抗、オペアンプからなる構成要素の組み合わせにより構成することにより、一対の入力端子間に浮動アクティブキャパシタを形成する浮動アクティブキャパシタに関するもので、連続可変キャパシタを構成可能な浮動アクティブキャパシタに関する。
一般に、集中定数形フィルタにおいては、カットオフ周波数やフィルタの帯域幅等を変更する場合には、キャパシタ素子を変更すると同時にインダクタ素子も変更する必要があり、その変更時には、一端が接地接続されたこれらの素子だけでなく、浮動状態で使用されるこれらの素子についても、変更できるような構成にすることが必要である。この場合、可変容量を有するキャパシタ素子については比較的大容量(数nF)を有する可変容量ダイオードの利用が可能であって、かなりの容量変化範囲をカバーすることができる。しかしながら、可変容量ダイオードを用いた場合であっても、その容量変化範囲を超えるような容量変化を必要とするようなときには、その容量変化への対応が困難であるため、可変容量ダイオードを用いることなく、大きな容量変化範囲に対応可能な種々のアクティブキャパシタが提案されており、使用に供している。
ところで、一端を接地接続して使用するアクティブキャパシタは、以下に述べる文献1、文献2に記載されており、その他にもジャイレータを用いる方法等により実現することができる。
この中で、文献1は、本件出願人が先に特願2006−039475号、発明の名称「アクティブキャパシタ」として提案しているもので、キャパシタを形成させるためには、入力信号電圧の位相に対して流入する信号電流の位相を90°進ませる必要があるため、入力端子に供給される信号電圧の位相を90°遅相させ、この90°遅相信号電圧に比例した信号電流を入力端子から流出させることによって等価的に入力信号電圧に対して90°進相した進相信号電流を流入させ、それにより入力端子間にアクティブキャパシタを形成するようにしたものである。そして、このアクティブキャパシタのキャパシタンス値は、90°遅相電圧を形成する際に、90°遅相電圧が得られる信号周波数を適宜変更させることにより、可変容量として機能させることができるものである。
また、文献2は、柳沢 健 監訳、金井 元 他訳“アナログフィルタの設計”479頁〜496頁、秋葉出版、1986年2月発行に係るものであって、一般に、インピーダンス変換器(GIC)と呼ばれている回路を利用したものである。この回路は、直列接続された4個のインピーダンス素子Z1、Z2、Z3、Z4と、1個の負荷インピーダンスZ5と、2つのオペアンプとを組み合わせて構成した回路からなっており、その回路の入力インピーダンスは、(Z1・Z3・Z5)/(Z2・Z4)で表されることから、例えば、インピーダンスZ5をキャパシタとし、他のインピーダンスZ1、Z2、Z3、Z4をすべて抵抗にすれば、等価的にキャパシタンスが形成されるという性質が利用されるものである。
この他に、ジャイレータを用いる方法は、インピーダンス変換器(GIC)を用いた回路に酷似の回路であり、文献2中にもその点が詳述されているので、ここではその説明を省略する。
一方、浮動アクティブキャパシタについては、インピーダンス変換器(GIC)あるいはジャイレータを用いれば構成できることが文献2に記載されている。
この文献2の記載内容は、前述のキャパシタを形成する際の構成において、負荷インピーダンスZ5の接地接続部分を切り離し、このインピーダンス変換器(以下、これを第1インピーダンス変換器という)と同一構成のインピーダンス変換器(以下、これを第2インピーダンス変換器という)を用意し、第2インピーダンス変換器の負荷インピーダンスZ5の代わりに第1インピーダンス変換器の負荷インピーダンスZ5の切り離し端を接続し、その負荷インピーダンスZ5を第1及び第2インピーダンス変換器の浮動共通負荷としたものである。このような構成にすれば、第1及び第2インピーダンス変換器の一対の入力端子間に浮動アクティブキャパシタを形成することができる。
特願2006−039475号
前記既知の浮動アクティブキャパシタは、4つのオペアンプを必要とするだけでなく、少なくとも8個またはそれ以上のインピーダンス素子を必要とするもので、それにより全体の回路構成がかなり複雑になり、それに伴って回路規模が大きくなって小型化を達成することが難しく、かつ、製造コストが高価になってしまうという等の不具合を有しているもので、必然的にそれらの点を解決した浮動アクティブキャパシタの出現が望まれている。
本発明は、このような技術的背景に基づいてなされたもので、その目的は、既知の浮動アクティブキャパシタに比べて、用いられるオペアンプの数が少なく、簡素化された回路構成にした浮動アクティブキャパシタを提供することにある。
前記目的を達成するために、本発明による浮動アクティブキャパシタは、第1入力端子及び第2入力端子間に直列接続された等抵抗値を有する2つの抵抗と、入力端が第1入力端子に接続され、入力信号を90°遅相して90°遅相信号を形成する1次のアクティブ全域通過形遅相回路と、1次のアクティブ全域通過形遅相回路に従属接続され、90°遅相信号を位相反転して90°進相信号を形成する位相反転回路と、1次のアクティブ全域通過形遅相回路の動作基準電位及び位相反転回路の動作基準電位を設定する仮想接地路と、1次のアクティブ全域通過形遅相回路の出力と第1入力端子間に接続された第1抵抗及び第1抵抗と等しい抵抗値を有し、位相反転回路の出力と第2入力端子間に接続された第2抵抗と、入力端が2つの抵抗の接続点に接続され、出力端が仮想接地路に接続された低出力インピーダンスバッファとを備え、第1入力端子及び第2入力端子間に信号電圧が供給されたとき、その信号電圧に対して、第1入力端子にその信号電圧の90°進相信号電流が流入され、第2入力端子から90°進相信号電流が流出されることにより、第1入力端子及び第2入力端子間に浮動アクティブキャパシタが形成される第1構成手段を備える。
また、前記目的を達成するために、本発明による浮動アクティブキャパシタは、第1入力端子及び第2入力端子間に直列接続された等高抵抗値を有する2つの抵抗と、入力端が第1入力端子に接続され、入力信号を90°進相して90°進相信号を形成する1次のアクティブ全域通過形進相回路と、1次のアクティブ全域通過形進相回路に従属接続され、90°進相信号を位相反転して90°遅相信号を形成する位相反転回路と、1次のアクティブ全域通過形進相回路の動作基準電位及び位相反転回路の動作基準電位を設定する仮想接地路と、位相反転回路の出力と第1入力端子間に接続された第1抵抗及び第1抵抗と等しい低抵抗値を有し、1次のアクティブ全域通過形真相回路の出力と第2入力端子間に接続された第2抵抗と、入力端が2つの抵抗の接続点に接続され、出力端が仮想接地路に接続された低出力インピーダンスバッファとを備え、第1入力端子及び第2入力端子間に信号電圧が供給されたとき、その信号電圧に対して、第1入力端子にその信号電圧の90°進相電流が流入され、第2入力端子から90°進相電流が流出されることにより、第1入力端子及び第2入力端子間に浮動アクティブキャパシタが形成される第2構成手段を備える。
前記第1構成手段及び第2構成手段における低出力インピーダンスバッファは、非反転入力が第1入力端子及び第2入力端子間に直列接続された2つの抵抗の接続点に接続され、反転入力と出力とが直接負帰還接続され、出力が仮想接地路に接続されたオペアンプからなる電圧フォロワで構成されている。
以上、詳しく述べたように、本発明の浮動アクティブキャパシタによれば、第1及び第2入力端子間に直列接続された2つの高抵抗と、入力が第1入力端子に接続された1次のアクティブ全域通過形遅相回路または1次のアクティブ全域通過形進相回路と、位相反転回路と、1次のアクティブ全域通過形遅相回路または1次のアクティブ全域通過形進相回路の動作基準電位及び位相反転回路の動作基準電位を設定する仮想接地路と、第1入力端子に90°進相電流を流入する第1抵抗及び第2入力端子から90°進相電流を流出するそれぞれ低抵抗の第2抵抗とにより構成されるので、既知の浮動アクティブキャパシタに比べて、使用するオペアンプの数を少なくできるだけでなく、比較的簡単な構成手段を用いることによって浮動アクティブキャパシタを形成することができるという効果があり、また、この浮動アクティブキャパシタに使用する抵抗の抵抗値等を変化させれば、そのキャパシタンス値が変化するので、キャパシタンス値の調整を容易に行える連続可変浮動アクティブキャパシタを得られるという効果もある。
以下、本発明の実施の形態を図面を参照して説明する。
図1は、本発明の浮動アクティブキャパシタにおける第1の基本的回路構成図であって、構成要素の一部をブロック化した要部構成図である。
図1に示されるように、この浮動アクティブキャパシタは、第1入力端子1と、第2入力端子2と、抵抗値Rの抵抗3と、同じ抵抗値Rの抵抗4と、1次のアクティブ全域通過形90°遅相回路(−90°)5と、位相反転回路(INV)6と、抵抗値rの抵抗7と、同じ抵抗値rの抵抗8と、仮想接地路9と、低出力インピーダンスバッファである電圧フォロワ(VF)10とからなっている。この場合、抵抗3及び抵抗4の抵抗値Rは、抵抗3と抵抗4の接続点が通常の接地点に対して高インピーダンスを呈するような高い抵抗値のものを用い、抵抗7及び抵抗8の抵抗値rは、浮動アクティブキャパシタの内部抵抗を示すものであることから低い抵抗値のものを用いている。そして、抵抗3と抵抗4は、第1入力端子1と第2入力端子2の間に直列接続される。1次のアクティブ全域通過形遅相回路5は、入力端が第1入力端子1に接続され、出力端が次続する位相反転回路6の入力端に接続され、入力端と出力端との間に抵抗7が接続され、基準電位点が仮想接地路9に接続される。位相反転回路6は、出力端が抵抗8を通して第2入力端子2に接続され、基準電位点が仮想接地路9に接続される。
かかる構成を備えた浮動アクティブキャパシタは次のように動作する。
いま、第1入力端子1及び第2入力端子2との間に信号電圧が供給されると、その信号電圧は1次のアクティブ全域通過形90°遅相回路5で90°遅相されて90°遅相信号電圧に変換され、得られた90°遅相信号電圧は抵抗7を通して第1入力端子1に供給されて第1入力端子1から90°遅相信号電流として流出される。このとき、第1入力端子1から90°遅相信号電流が流出することは、第1入力端子1に90°進相信号電流が流入されたことと等価となる。一方、1次のアクティブ全域通過形90°遅相回路5から出力された90°遅相信号電圧は位相反転回路6で位相反転されて90°進相信号電圧に変換され、得られた90°進相信号電圧は抵抗8を通して第2入力端子2に供給されて第2入力端子2から90°進相信号電流として流出する。このように、第1入力端子1及び第2入力端子2の間に信号電圧が供給されたとき、第1入力端子1に90°進相信号電流が流入し、第2入力端子2から90°進相信号電流が流出するので、第1入力端子1及び第2入力端子2から回路内部を見たとき、供給される信号に対してアクティブキャパシタが形成されたことになる。
この場合、1次のアクティブ全域通過形90°遅相回路5及び位相反転回路6は、それぞれ基準電位点が仮想接地路9に接続され、また、この仮想接地路9は、入力端が等しい高い抵抗値Rを持った2つの抵抗3、4の高インピーダンス接続点に接続された電圧フォロワ10の出力端に接続されるので、回路内部においては、仮想接地路9が実質的に仮想接地点として機能することになり、形成された前記アクティブキャパシタを浮動アクティブキャパシタとして動作させることができる。
次に、図2は、図1に図示された浮動アクティブキャパシタの第1の実施の形態であって、図1に図示したブロックの内部構成の一例を具体的に示した回路構成図である。
なお、図2においては、図1に図示された構成要素と同じ構成要素については同じ符号を付けている。
図2に示されるように、第1の実施の形態の浮動アクティブキャパシタは、1次のアクティブ全域通過形90°遅相回路5が第1オペアンプ5(1)と第1〜第4インピーダンス5(2)〜5(5)とによって構成され、位相反転回路6が第2オペアンプ6(1)と第5、第6インピーダンス6(2)、6(3)とによって構成され、電圧フォロワ10が第3オペアンプ10(1)によって構成される。
そして、本例においては、第1、第2、第3、第5、第6インピーダンス5(2)、5(3)、5(4)、6(2)、6(3)は抵抗からなっており、第4インピーダンス5(5)はキャパシタからなっている。
そして、1次のアクティブ全域通過形90°遅相回路5において、第1インピーダンス5(2)が入力端と第1オペアンプ5(1)の反転入力(−)間に接続され、第2インピーダンス5(3)が入力端と第1オペアンプ5(1)の非反転入力(+)間に接続され、第3インピーダンス5(4)が第1オペアンプ5(1)の反転入力(−)と出力間に接続され、第4インピーダンス5(5)は第1オペアンプ5(1)の非反転入力(+)と仮想接地路9間に接続される。また、位相反転回路6において、第5インピーダンス6(2)が入力端と第2オペアンプ6(1)の反転入力(−)間に接続され、第6インピーダンス6(3)が第2オペアンプ6(1)の反転入力(−)と出力間に接続され、第2オペアンプ6(1)の非反転入力(+)が仮想接地路9に接続される。電圧フォロワ10において、第3オペアンプ10(1)は、反転入力(−)と出力が直接接続され、非反転入力(+)が仮想接地路9に接続される。
図2に図示の例では、それぞれ抵抗からなる第1インピーダンス5(2)及び第3インピーダンス5(4)が図1に図示された抵抗7を兼用しているもので、第1インピーダンス5(2)の抵抗の抵抗値及び第3インピーダンス5(4)の抵抗の抵抗値はそれぞれ抵抗7の抵抗値rの半分の抵抗(r/2)を有するように選ばれる。
この他に、第1の実施の形態における1次のアクティブ全域通過形90°遅相回路5、位相反転回路6及び電圧フォロワ10の各周辺部の具体的構成は、図1に図示された浮動アクティブキャパシタにおける1次のアクティブ全域通過形90°遅相回路5、位相反転回路6及び電圧フォロワ10の各周辺部の具体的構成と同じである。このため、ここではそれらの具体的構成の説明を省略する。
このような構成を備えた第1の実施の形態の浮動アクティブキャパシタは、図1に図示した浮動アクティブキャパシタで行われる前述のような動作と同じ動作が行われ、第1入力端子1と第2入力端子2の間に浮動アクティブキャパシタを形成している。
この動作の際、1次のアクティブ全域通過形90°遅相回路5は、その伝達関数(V2/V1)を−{(s−a)/(s+a)}で表すことができるもので、この中で、sはラプラス変換子、aは用いられる第2及び第4インピーダンス5(3)、5(5)のインピーダンスで決まる値である。この場合、図2に図示されるように、第2インピーダンス5(3)を構成する抵抗の抵抗値をR0 、第4インピーダンス5(5)を構成するキャパシタの容量値をC0 としたとき、aは(1/C0 ・R0 )になる。
そして、第1入力端子1と第2入力端子2間に供給される信号電圧をe、第1入力端子1と第2入力端子2に流れる信号電流をiとすれば、第1入力端子1及び第2入力端子2から内部を見たときのインピーダンスZは、a=1/(C0 ・R0 )である場合、
で示され、(r/C0 ・R0 )のキャパシタンス値と、rの内部抵抗とを有するキャパシタが得られる。ここで、当該キャパシタの容量値C0 及び/または当該抵抗の抵抗値R0 、好ましくは当該抵抗の抵抗値R0 を適宜変更すれば、浮動アクティブキャパシタのキャパシタンス値(r/C0 R0 )を可変にすることができる。
次いで、図3は、図1に図示した浮動アクティブキャパシタの第2の実施の形態であって、図1に図示したブロックの内部構成の一例を具体的に示した回路構成図である。
なお、図3においては、図1に図示された構成要素と同じ構成要素については同じ符号を付けている。
図3に示されるように、第2の実施の形態の浮動アクティブキャパシタは、第1の実施の形態と同様に、1次のアクティブ全域通過形90°遅相回路5が第1オペアンプ5(1)と第1〜第4インピーダンス5(2)〜5(4)と位相反転回路6が第2オペアンプ6(1)と第5、第6インピーダンス6(2)、6(3)とで構成され、電圧フォロワ10が第3オペアンプ10(1)で構成される。
そして、本例においては、第1、第3、第4、第5、第6インピーダンス5(2)、5(4)、5(5)、6(2)、6(3)は抵抗からなっており、第2インピーダンス5(3)はインダクタからなっている。
図3に図示の例においても、それぞれ抵抗からなる第1インピーダンス5(2)及び第3インピーダンス5(4)が図1に図示された抵抗7を兼用しているもので、第1インピーダンス5(2)の抵抗の抵抗値及び第3インピーダンス5(4)の抵抗の抵抗値はそれぞれ抵抗7の抵抗値の半分の抵抗(r/2)を有するように選ばれる。
この他に、第2の実施の形態における1次のアクティブ全域通過形90°遅相回路5、位相反転回路6及び電圧フォロワ10の各周辺部の具体的構成は、前述の第1の実施の形態における1次のアクティブ全域通過形90°遅相回路5、位相反転回路6及び電圧フォロワ10の各周辺部の具体的構成と同じである。このため、ここではそれらの具体的構成の説明を省略する。
このような構成を備えた第2の実施の形態の浮動アクティブキャパシタは、図1に図示した浮動アクティブキャパシタで行われる前述のような動作と同じ動作が行われ、第1入力端子1と第2入力端子2の間に浮動アクティブキャパシタを形成している。
この動作の際に、1次のアクティブ全域通過形90°遅相回路5の伝達関数(V0 /V1 )=−{(s−a)/(s+a)}において、図3に図示されるように、第2インピーダンス5(3)を構成するインダクタのインダクタンス値をL0 、第4インピーダンス5(5)を構成する抵抗の抵抗値をR0 としたとき、a=(R0 /L0 )になる。
そして、第1入力端子1と第2入力端子2間に供給される信号電圧をe、第1入力端子1と第2入力端子2に流れる信号電流をiとすれば、第1入力端子1及び第2入力端子2から内部を見たときのインピーダンスZは、a=(R0 /L0 )である場合、
で示され、(rR0 /L0 )のキャパシタンス値と、rの内部抵抗とを有する浮動アクティブキャパシタが得られる。この場合も、当該インダクタのインダクタンス値L0 及び/または当該抵抗の抵抗値R0 、好ましくは当該抵抗の抵抗値R0 を適宜変更すれば、浮動アクティブキャパシタのキャパシタンス値(rR0 /L0 )を可変することができる。
前述の各例においては、いずれも、1次のアクティブ全域通過形90°遅相回路5を用いて浮動アクティブキャパシタを形成したものであるが、1次のアクティブ全域通過形90°遅相回路5に代えて1次のアクティブ全域通過形90°進相回路を用いても、回路接続状態の一部を変更することにより、同じように浮動アクティブキャパシタを形成することができるもので、以下これらの例について説明する。
図4は、本発明の浮動アクティブキャパシタにおける第2の基本的回路構成図であって、構成要素の一部をブロック化した要部構成図である。
図4に示されるように、この浮動アクティブキャパシタは、第1入力端子1と、第2入力端子2と、抵抗値Rの抵抗3と、抵抗値Rの抵抗4と、1次のアクティブ全域通過形90°進相回路(+90°)11と、位相反転回路(INV)6と、抵抗値rの抵抗7と、抵抗値rの抵抗8と、仮想接地路9と、電圧フォロワ(VF)10とからなっている。この場合、抵抗3及び抵抗4の抵抗値Rの選び方、抵抗7及び抵抗8の抵抗値rの選び方は、前述の第1の基本的回路構成図で説明した場合と同じである。
そして、抵抗3と抵抗4は、第1入力端子1と第2入力端子2の間に直列接続される。1次のアクティブ全域通過形90°進相回路11は、入力端が第1入力端子1に接続され、出力端が次続する位相反転回路6の入力端と抵抗8を通して第2入力端子2に接続され、基準電位点が仮想接地路9に接続される。位相反転回路6は、出力端が抵抗7を通して第1入力端子1に接続され、基準電位点が仮想接地路9に接続される。電圧フォロワ10は、入力端が抵抗3と抵抗4の接続点に接続され、出力端が仮想接地路9に接続される。
かかる構成を備えた浮動アクティブキャパシタは次のように動作する。
第1入力端子1と第2入力端子2の間に信号電圧が供給されると、その信号電圧は1次のアクティブ全域通過形90°進相回路11で90°進相されて90°進相信号電圧に変換され、得られた90°進相信号電圧は位相反転回路6で位相反転されて90°遅相信号電圧に変換され、得られた90°遅相信号電圧は抵抗7を通して第1入力端子1に供給されて第1入力端子1から90°遅相信号電流として流出する。このときも、第1入力端子1から90°遅相信号電流が流出することは、第1入力端子1に90°進相信号電流が流入されたことと等価になる。一方、1次のアクティブ全域通過形90°進相回路11から出力された90°進相信号電圧は抵抗8を通して第2入力端子2に供給されて、第2入力端子2から90°進相信号電流として流出する。このように、第1入力端子1と第2入力端子2の間に信号電圧が供給されたとき、第1入力端子1に90°進相信号電流が流入し、第2入力端子2から90°進相信号電流が流出するので、第1入力端子1及び第2入力端子2から回路内部を見たとき、供給される信号に対してアクティブキャパシタが形成される。
この場合も、1次のアクティブ全域通過形90°進相回路11と位相反転回路6は、それぞれ基準電位点が仮想接地路9に接続され、また、この仮想接地路9は、入力端が等しい高い抵抗値Rを持った2つの抵抗3、4の高インピーダンス接続点に接続された電圧フォロワ10の出力端に接続されるので、回路内部においては、仮想接地路9が実質的な仮想接地点として機能し、形成したアクティブキャパシタを浮動アクティブキャパシタとして動作させることができる。
次いで、図5は、図4に図示された浮動アクティブキャパシタの第3の実施の形態であって、図4に図示したブロックの内部構成の一例を具体的に示した回路構成図である。
なお、図5においては、図4に図示された構成要素と同じ構成要素については同じ符号を付けている。
図5に示されるように、第3の実施の形態の浮動アクティブキャパシタは、1次のアクティブ全域通過形90°進相回路11が第1オペアンプ11(1)と第1〜第4インピーダンス11(2)〜11(5)とで構成され、位相反転回路6が第2オペアンプ6(1)と第5、第6インピーダンス6(2)、6(3)とで構成され、電圧フォロワ10が第3オペアンプ10(1)で構成される。
そして、本例においては、第1、第3、第4、第5、第6インピーダンス11(2)、11(4)、11(5)、6(2)、6(3)は抵抗からなり、第2インピーダンス11(3)はキャパシタからなる。
そして、1次のアクティブ全域通過形90°進相回路11において、第1インピーダンス11(2)が入力端と第1オペアンプ11(1)の反転入力(−)間に接続され、第2インピーダンス11(3)が入力端と第1オペアンプ11(1)の非反転入力(+)間に接続され、第3インピーダンス11(4)が第1オペアンプ11(1)の反転入力(−)と出力間に接続され、第4インピーダンス11(5)が第1オペアンプ11(1)の非反転入力(+)と仮想接地路9間に接続される。また、位相反転回路6において、第5インピーダンス6(2)が入力端と第2オペアンプ6(2)の反転入力(−)間に接続され、第6インピーダンス6(3)が第2オペアンプ6(2)の反転入力(−)と出力間に接続され、第2オペアンプ6(2)の非反転入力(+)が仮想接地路9に接続される。電圧フォロワ10において、第3オペアンプ10(1)は、反転入力(−)と出力が直接接続され、出力が仮想接地路9に接続される。
この他に、第3の実施の形態における1次のアクティブ全域通過形90°進相回路11、位相反転回路6及び電圧フォロワ10の各周辺部の具体的構成は、図4に図示した浮動アクティブキャパシタにおける1次のアクティブ全域通過形90°進相回路11、位相反転回路6及び電圧フォロワ10の各周辺部の具体的構成と同じである。このため、ここではそれらの具体的構成の説明を省略する。
このような構成を備えた第3の実施の形態の浮動アクティブキャパシタは、図4に図示した浮動アクティブキャパシタで行われる前述のような動作と同じ動作が行われ、第1入力端子1と第2入力端子2の間に浮動アクティブキャパシタが形成される。
この動作の際に、1次のアクティブ全域通過形90°進相回路11は、その伝達関数(VO /VI )が{(s−a)/(s+a)}で表されるもので、この場合も、sはラプラス変換子、aは使用される第2及び第4インピーダンス11(3)、11(5)のインピーダンスによって決まる値である。そして、図5に図示されるように、第2インピーダンス11(3)を構成する抵抗の抵抗値をR0 、第4インピーダンス11(5)を構成するキャパシタのキャパシタンス値をC0 としたとき、aは(1/C0 ・R0 )になる。
そして、第1入力端子1と第2入力端子2間に供給される信号電圧をe、第1入力端子1と第2入力端子2に流れる信号電流をiとすれば、第1入力端子1と第2入力端子2から内部を見たときのインピーダンスZは、a=(1/C0 ・R0 )である場合、前述の場合と同様に、
で示され、(r/C0 ・R0 )のキャパシタンス値と、rの内部抵抗とを有するキャパシタが得られる。この場合も、当該キャパシタの容量値C0 及び/または当該抵抗の抵抗値R0 、好ましくは当該抵抗の抵抗値R0 を適宜変更すれば、浮動アクティブキャパシタのキャパシタンス値(r/C0 R0 )を可変することができる。
続く、図6は、図4に図示した浮動アクティブキャパシタの第4の実施の形態であって、図4に図示したブロックの内部構成の他の一例を具体的に示した回路構成図である。
なお、図6においては、図4に図示された構成要素と同じ構成要素については同じ符号を付けている。
図6に示されるように、第4の実施の形態の浮動アクティブキャパシタは、第3の実施の形態と同様に、1次のアクティブ全域通過形90°進相回路11が第1オペアンプ11(1)と第1〜第4インピーダンス11(2)〜11(5)とで構成され、位相反転回路6が第2オペアンプ6(1)と第5、第6インピーダンス6(2)、6(3)とで構成され、電圧フォロワ10が第3オペアンプ10(1)で構成される。
そして、本例においては、第1、第2、第3、第5、第6インピーダンス11(2)、11(3)、11(4)、6(2)、6(3)は抵抗からなり、第4インピーダンス11(5)はインダクタからなっている。
この他に、第4の実施の形態における1次のアクティブ全域通過形90°進相回路11、位相反転回路6及び電圧フォロワ10の各周辺部の具体的構成は、前述の第3の実施の形態における1次のアクティブ全域通過形90°進相回路11、位相反転回路6及び電圧フォロワ10の各周辺部の具体的構成と同じである。このめ、ここではそれらの具体的構成手段の説明を省略する。
このような構成を備えた第4の実施の形態の浮動アクティブキャパシタは、図4に図示した浮動アクティブキャパシタで行われる前述のような動作と同じ動作が行われ、第1入力端子1と第2入力端子2の間に浮動アクティブキャパシタを形成させる。
この動作の際に、1次のアクティブ全域通過形90°進相回路11の伝達関数(VO /VI )={(s−a)/(s+a)}において、図6に図示されるように、第2インピーダンス11(3)を構成する抵抗の抵抗値をR0 、第4インピーダンス11(5)を構成するインダクタのインダクタンス値をL0 としたとき、a=(R0 /L0 )になる。
そして、第1入力端子1と第2入力端子2間に供給される信号電圧をe、第1入力端子1と第2入力端子2に流れる信号電流をiとすれば、第1入力端子1及び第2入力端子2から内部を見たときのインピーダンスZは、a=(R0 /L0 )である場合、前述の場合と同様に、
で示され、(r・R0 /L0 )のキャパシタンス値と、rの内部抵抗とを有するキャパシタが得られる。この場合も、当該抵抗の抵抗値R0 及び/または当該インダクタのインダクタンス値L0 、好ましくは当該抵抗の抵抗値R0 を適宜変更すれば、浮動アクティブキャパシタのキャパシタンス値(r・R0 /L0 )を可変することができる。
1 第1入力端子
2 第2入力端子
3、4 抵抗値Rの抵抗
5 1次のアクティブ全域通過形90°遅相回路(−90°)
5(1) 第1オペアンプ
5(2) 第1インピーダンス
5(3) 第2インピーダンス
5(4) 第3インピーダンス
5(5) 第4インピーダンス
6 位相反転回路(INV)
6(1) 第2オペアンプ
6(2) 第5インピーダンス
6(3) 第6インピーダンス
7、8 抵抗値rの抵抗
9 仮想接地路
10 電圧フォロワ(VF)
10(1) 第3オペアンプ
11 1次のアクティブ全域通過形90°進相回路(+90°)
2 第2入力端子
3、4 抵抗値Rの抵抗
5 1次のアクティブ全域通過形90°遅相回路(−90°)
5(1) 第1オペアンプ
5(2) 第1インピーダンス
5(3) 第2インピーダンス
5(4) 第3インピーダンス
5(5) 第4インピーダンス
6 位相反転回路(INV)
6(1) 第2オペアンプ
6(2) 第5インピーダンス
6(3) 第6インピーダンス
7、8 抵抗値rの抵抗
9 仮想接地路
10 電圧フォロワ(VF)
10(1) 第3オペアンプ
11 1次のアクティブ全域通過形90°進相回路(+90°)
Claims (3)
- 第1入力端子及び第2入力端子間に直列接続された等高抵抗値を有する2つの抵抗と、入力端が前記第1入力端子に接続され、入力信号を90°遅相して90°遅相信号を形成する1次のアクティブ全域通過形遅相回路と、前記1次のアクティブ全域通過形遅相回路に従属接続され、前記90°遅相信号を位相反転して90°進相信号を形成する位相反転回路と、前記1次のアクティブ全域通過形遅相回路の動作基準電位及び前記位相反転回路の動作基準電位を設定する仮想接地路と、前記1次のアクティブ全域通過形遅相回路の出力と前記第1入力端子間に接続された第1抵抗及び前記第1抵抗と等しい低抵抗値を有し、前記位相反転回路の出力と前記第2入力端子間に接続された第2抵抗と、入力端が前記2つの抵抗の接続点に接続され、出力端が前記仮想接地路に接続された低出力インピーダンスバッファとを備え、前記第1入力端子及び前記第2入力端子間に信号電圧が供給されたとき、その信号電圧に対して、前記第1入力端子にその信号電圧の90°進相信号電流が流入され、前記第2入力端子から90°進相信号電流が流出されることにより、前記第1入力端子及び前記第2入力端子間に浮動アクティブキャパシタが形成されることを特徴とする浮動アクティブキャパシタ。
- 第1入力端子及び第2入力端子間に直列接続された等高抵抗値を有する2つの抵抗と、入力端が前記第1入力端子に接続され、入力信号を90°進相して90°進相信号を形成する1次のアクティブ全域通過形進相回路と、前記1次のアクティブ全域通過形進相回路に従属接続され、前記90°進相信号を位相反転して90°遅相信号を形成する位相反転回路と、前記1次のアクティブ全域通過形進相回路の動作基準電位及び前記位相反転回路の動作基準電位を設定する仮想接地路と、前記位相反転回路の出力と前記第1入力端子間に接続された第1抵抗及び前記第1抵抗と等しい低抵抗値を有し、前記1次のアクティブ全域通過形真相回路の出力と前記第2入力端子間に接続された第2抵抗と、入力端が前記2つの抵抗の接続点に接続され、出力端が前記仮想接地路に接続された低出力インピーダンスバッファとを備え、前記第1入力端子及び前記第2入力端子間に信号電圧が供給されたとき、その信号電圧に対して、前記第1入力端子にその信号電圧の90°進相電流が流入され、前記第2入力端子から90°進相電流が流出されることにより、前記第1入力端子及び前記第2入力端子間に浮動アクティブキャパシタが形成されることを特徴とする浮動アクティブキャパシタ。
- 前記低出力インピーダンスバッファは、非反転入力が前記2つの抵抗の接続点に接続され、反転入力と出力とが直接負帰還接続され、出力が前記仮想接地路に接続されたオペアンプからなる電圧フォロワであることを特徴とする請求項1もしくは2に記載の浮動アクティブキャパシタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006255742A JP2008078992A (ja) | 2006-09-21 | 2006-09-21 | 浮動アクティブキャパシタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006255742A JP2008078992A (ja) | 2006-09-21 | 2006-09-21 | 浮動アクティブキャパシタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008078992A true JP2008078992A (ja) | 2008-04-03 |
Family
ID=39350588
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006255742A Pending JP2008078992A (ja) | 2006-09-21 | 2006-09-21 | 浮動アクティブキャパシタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008078992A (ja) |
-
2006
- 2006-09-21 JP JP2006255742A patent/JP2008078992A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2964149B2 (ja) | フィルタ回路 | |
JP6675882B2 (ja) | スイッチドキャパシタ入力回路及びスイッチドキャパシタアンプ及びスイッチドキャパシタ電圧比較器 | |
JP5240193B2 (ja) | 電圧電流変換器およびこれを用いたフィルタ回路 | |
JP2010252337A5 (ja) | ||
JPS6236404B2 (ja) | ||
CN103391100A (zh) | 新型高通斩波Delta-Sigma模数转换器 | |
JPWO2010038331A1 (ja) | 共振器およびオーバーサンプリングa/d変換器 | |
JP2005328260A (ja) | バンドパスフィルタ | |
CN203457139U (zh) | 新型高通斩波Delta-Sigma模数转换器 | |
JP2008503964A (ja) | 簡易化サレンキーローパスフィルタ回路 | |
JP2008078992A (ja) | 浮動アクティブキャパシタ | |
Jerabek et al. | Comparison of the SITO current-mode universal filters using multiple-output current followers | |
TWI392228B (zh) | 用於正交式及差分式訊號之小型電阻電容式帶拒濾波器 | |
JP2008078991A (ja) | 浮動アクティブインダクタ | |
JP2008187654A (ja) | 浮動アクティブインダクタ | |
JP2008098906A (ja) | 浮動アクティブインダクタ | |
Dutta Roy | Network design for multiple frequency impedance matching by the frequency transformation technique | |
Salgado et al. | Power and area efficient comb-based decimator for sigma-delta ADCs with high decimation factors | |
JP2007221444A (ja) | アクティブキャパシタ | |
Rodrigues et al. | Design of Low Transconductance OTA and its Application in Active Filter Design | |
JP2008098907A (ja) | 浮動アクティブキャパシタ | |
US10483947B2 (en) | Anti-aliasing filter | |
JP2007129719A5 (ja) | ||
JP2008118515A (ja) | 浮動アクティブリアクタ | |
JP6695262B2 (ja) | 可変ローパスフィルタ回路 |