JP2964149B2

JP2964149B2 - フィルタ回路

Info

Publication number: JP2964149B2
Application number: JP1141269A
Authority: JP
Inventors: ヨハネス・オットー・フォールマン
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 1988-06-08
Filing date: 1989-06-05
Publication date: 1999-10-18
Anticipated expiration: 2014-10-18
Also published as: DE68922139D1; KR970008793B1; DE68922139T2; EP0345880A1; JPH0236609A; EP0345880B1; KR900001121A; US4926135A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、非反転入力端子及び反転入力端子並びに非
反転出力端子及び反転出力端子を有する第１平衡増幅器
と、第１及び第２入力端子と、第１及び第２出力端子
と、第１及び第２帰還回路と、第１及び第２入力回路
と、前記の第１平衡増幅器の反転出力端子及び第２出力
端子間の接続ラインと、前記の第１平衡増幅器の非反転
出力端子及び前記の第１出力端子間の接続ラインとを具
えるフィルタ回路であって、前記の第１及び第２帰還回
路の各々は第１コンデンサを有し、第１帰還回路は前記
の第１平衡増幅器の反転出力端子及び非反転入力端子間
に配置され、第２帰還回路は前記の第１平衡増幅器の非
反転出力端子及び反転入力端子間に配置され、前記の第
１及び第２入力回路の各々は第１抵抗と第２コンデンサ
との並列回路を有し、第１入力回路は前記の第１入力端
子と前記の第１平衡増幅器の非反転入力端子との間に配
置され、第２入力回路は前記の第２入力端子と前記の第
１平衡増幅器の反転入力端子との間に配置されている当
該フィルタ回路に関するものである。

このようなフィルタ回路は平衡増幅器を有する能動RC
フィルタを実現するのに極めて適している。

（従来の技術）平衡増幅器を有する能動RCフィルタは米国特許第4,50
9,019号明細書から既知である。この米国特許明細書に
は平衡増幅器を有する能動RCフィルタの基本原理が開示
されている。更に、この米国特許明細書には一次の低域
通過フィルタを有する前記の基本原理に基づく数種類の
フィルタが開示されている。特定の所望の特性を有する
フィルタを設計するには幾つかの既知の方法がある。し
ばしば用いられている方法は低次のフィルタ区分を縦続
接続している方法である。この目的の為に一次及び二次
区分を用いるのが一般的なことである。四次よりも高い
次数のフィルタ区分はかつて殆ど用いられていない。そ
の理由は、このようなフィルタ区分は実現するのに困難
である為である。最初に記載した種類のフィルタ回路
は、“プロシーディングス・オフ・デ・アイ・イー・イ
ー・イー（Procedings of the IEEE",Vol.75,No.7、198
7年７月、第957頁の論文“ニュー・ストラクチューアー
ズ・フォアー・MOSFET−Ｃフィルターズ（New Structur
es for MOSFET−C Filters）”から既知である。この論
文には、既知の設計のフィルタを平衡増幅器を有するも
のに変換するのがいかに困難であるかが記載されてい
る。この論文には平衡増幅器を有する３種類の異なる二
次フィルタ区分が提案されている。

（発明が解決しようとする課題）これらの既知のフィルタ回路には、二次のみのフィル
タが用いられておりこれらのフィルタのいずれも通常の
且つこの次数にとって可能なフィルタ動作のすべてを、
回路構造を全体に亘って変更することなくすなわちフィ
ルタ素子間の相互接続ラインやしばしば回路網の入力端
子及び出力端子の位置を変更することなく実現するのに
適していないという欠点がある。この理由で、平衡増幅
器を有する能動RCフィルタを系統的に設計するのは困難
な仕事である。

本発明の目的は、一次及び高次の能動RCフィルタを簡
単に実現しうるフィルタ回路を提供せんとするにある。

（課題を解決するための手段）本発明は、非反転入力端子及び反転入力端子並びに非
反転出力端子及び反転出力端子を有する第１平衡増幅器
と、第１及び第２入力端子と、第１及び第２出力端子
と、第１及び第２帰還回路と、第１及び第２入力回路
と、前記の第１平衡増幅器の反転出力端子及び第２出力
端子間の接続ラインと、前記の第１平衡増幅器の非反転
出力端子及び前記の第１出力端子間の接続ラインとを具
えるフィルタ回路であって、前記の第１及び第２帰還回
路の各々は第１コンデンサを有し、第１帰還回路は前記
の第１平衡増幅器の反転出力端子及び非反転入力端子間
に配置され、第２帰還回路は前記の第１平衡増幅器の非
反転出力端子及び反転入力端子間に配置され、前記の第
１及び第２入力回路の各々は第１抵抗と第２コンデンサ
との並列回路を有し、第１入力回路は前記の第１入力端
子と前記の第１平衡増幅器の非反転入力端子との間に配
置され、第２入力回路は前記の第２入力端子と前記の第
１平衡増幅器の反転入力端子との間に配置されている当
該フィルタ回路において、このフィルタ回路が第３及び
第４入力回路をも具えており、これら第３及び第４入力
回路の各々は第３コンデンサを有しており、第３入力回
路は第１回路入力端子と第１平衡増幅器の反転入力端子
との間に配置され、第４入力回路は第２入力端子と第１
平衡増幅器の非反転入力端子との間に配置されているこ
とを特徴とする。

このフィルタ回路は、殆どすべての可能なフィルタ機
能に対する特定の次数の能動RCフィルタを、単に抵抗及
びコンデンサの値を変えるだけで実現しうる一次及び高
次のフィルタ回路に対する基本として作用する基本構造
を構成する。

本発明によるフィルタ回路の第１実施例では、このフ
ィルタ回路が第１及び第２結合回路をも具えており、こ
れら結合回路の各々が第２抵抗を有し、第１結合回路は
第１平衡増幅器の非反転入力端子と第１平衡増幅器の反
転出力端子との間に配置され、第２結合回路は第１平衡
増幅器の反転入力端子と第１平衡増幅器の非反転出力端
子との間に配置されているようにする。

２つの回路網素子を加えることにより一般的な一次の
フィルタ回路が得られる。特別な特性を有するフィルタ
回路はフィルタ素子の値を適切に選択することにより得
られる。

その一例では、第１及び第２入力回路における第２コ
ンデンサのキャパシタンス値がほぼ零であり、第３及び
第４入力回路における第３コンデンサ及び第１及び第２
帰還回路における第１コンデンサのキャパシタンス値が
互いにほぼ等しく、第１及び第２入力回路における第１
抵抗及び第１及び第２結合回路における第２抵抗のコン
ダクタンス値が互いにほぼ等しいようにする。これによ
り一次の全通過回路網が得られる。

他の例では、第１及び第２入力回路における第１抵抗
のコンダクタンス値がほぼ零であり、第３及び第４入力
回路における第３コンデンサのキャパシタンス値がほぼ
零であるようにする。このフィルタ回路は高域通過回路
網を構成する。

上述した基本構造を拡張することにより本発明のフィ
ルタ回路の第２実施例が得られ、この場合、フィルタ回
路が更に、非反転入力端子及び反転入力端子と非反転出
力端子及び反転出力端子とを有する第２平衡増幅器と、
第５、第６、第７及び第８入力回路と、第３及び第４帰
還回路と、第１、第２、第３及び第４結合回路とを具え
ており、前記の第５及び第６入力回路の各々は第４コン
デンサを有し、第５入力回路は第１入力端子と第２平衡
増幅器の非反転入力端子との間に配置され、第６入力回
路は第２入力端子と第２平衡増幅器の反転入力端子との
間に配置され、前記の第７及び第８入力回路の各々は第
３抵抗を有し、第７入力回路は第１平衡増幅器の非反転
出力端子と第２平衡増幅器の非反転入力端子との間に配
置され、第８入力回路は第１平衡増幅器の反転出力端子
と第２平衡増幅器の反転入力端子との間に配置され、前
記の第３及び第４帰還回路の各々は第５コンデンサを有
し、第３帰還回路は第２平衡増幅器の反転出力端子及び
非反転入力端子間に配置され、第４帰還回路は第２平衡
増幅器の非反転出力端子及び反転入力端子間に配置さ
れ、前記の第１及び第２結合回路の各々は第２抵抗を有
し、第１結合回路は第１平衡増幅器の非反転入力端子と
第１ノードとの間に配置され、第２結合回路は第１平衡
増幅器の反転入力端子と第２ノードとの間に配置され、
前記の第３及び第４結合回路の各々は第４抵抗を有し、
第３結合回路は前記の第１ノードと第２平衡増幅器の非
反転入力端子との間に配置され、第４結合回路は前記の
第２ノードと第２平衡増幅器の反転入力端子との間に配
置されているようにする。

その変形例は本発明による一般的な二次フィルタ回路
を構成し、この場合前記の第１ノードと前記の第２平衡
増幅器の反転出力端子と第４出力端子とが相互接続さ
れ、前記の第２ノードと前記の第２平衡増幅器の非反転
出力端子と第３出力端子とが相互接続されているように
する。二次フィルタ回路の特別な例は抵抗及びコンデン
サの値を変えることにより得られる。

その一例では、第１及び第２入力回路における第２コ
ンデンサ、第３及び第４入力回路における第３コンデン
サ及び第５及び第６入力回路における第４コンデンサの
キャパシタンス値がほぼ零であるようにすることにより
低域通過フィルタが得られる。

また、第１及び第２入力回路における第１抵抗のコン
ダクタンス値がほぼ零であり、第３及び第４入力回路に
おける第３コンデンサのキャパシタンス値がほぼ零であ
るようにすることにより高域通過フィルタが得られる。

また、第１及び第２入力回路における第２コンデンサ
のキャパシタンス値がほぼ零であり、第３及び第４入力
回路における第３コンデンサのキャパシタンス値がほぼ
零であるようにすることにより“ノッチフィルタ”とも
称する帯域阻止フィルタが得られる。

全通過回路網の特性を有する例では、第１及び第２入
力回路における第２コンデンサのキャパシタンス値がほ
ぼ零であり、第１及び第２入力回路における第１抵抗並
びに第１及び第２結合回路における第２抵抗のコンダク
タンス値が互いにほぼ等しく、第７及び第８入力回路に
おける第３抵抗並びに第３及び第４結合回路における第
４抵抗のコンダクタンス値がほぼ等しく、第３及び第４
入力回路における第３コンデンサ並びに第１及び第２帰
還回路における第１コンデンサのキャパシタンス値が互
いにほぼ等しく、第５及び第６入力回路における第４コ
ンデンサ並びに第３及び第４帰還回路における第５コン
デンサのキャパシタンス値が互いにほぼ等しいようにす
る。

第１及び第２入力回路における第１抵抗のコンダクタ
ンス値がほぼ零であり、第３及び第４入力回路における
第３コンデンサ並びに第５及び第６入力回路における第
４コンデンサのキャパシタンス値がほぼ零であるように
することにより帯域通過フィルタが得られる。

基本構造を更に拡張することにより本発明によるフィ
ルタ回路の第３実施例が得られ、この場合、このフィル
タ回路が更に、非反転入力端子及び反転入力端子と非反
転出力端子及び反転出力端子とを有する第３平衡増幅器
と、第５及び第６出力端子と、第９、第10、第11、第1
2、第13及び第14入力回路と、第５及び第６結合回路
と、第５及び第６帰還回路とを具えており、前記の第９
及び第10入力回路の各々は第６コンデンサを有してお
り、第９入力回路は第１入力端子と第３平衡増幅器の非
反転入力端子との間に配置され、第10入力回路は第２入
力端子と第３平衡増幅器の反転入力端子との間に配置さ
れ、前記の第11及び第12入力回路の各々は第７コンデン
サを有しており、第11入力回路は第１入力端子と第３平
衡増幅器の反転入力端子との間に配置され、第12入力回
路は第２入力端子と第３平衡増幅器の非反転入力端子と
の間に配置され、前記の第13及び第14入力回路の各々は
第５抵抗を有し、第13入力回路は第２平衡増幅器の反転
出力端子と第３平衡増幅器の反転入力端子との間に配置
され、第14入力回路は第２平衡増幅器の非反転出力端子
と第３平衡増幅器の非反転入力端子との間に配置され、
前記の第５及び第６結合回路の各々は第６抵抗を有し、
第５結合回路は前記の第１ノードと第３平衡増幅器の非
反転入力端子との間に配置され、第６結合回路は前記の
第２ノードと第３平衡増幅器の反転入力端子との間に配
置され、前記の第５及び第６帰還回路の各々は第８抵抗
を有し、第５帰還回路は第３平衡増幅器の非反転入力端
子及び反転出力端子間に配置され、第６帰還回路は第３
平衡増幅器の反転入力端子及び非反転出力端子間に配置
され、第３平衡増幅器の反転出力端子は第６出力端子に
接続され、第３平衡増幅器の非反転出力端子は第５出力
端子に接続されているようにする。

一般的な三次のフィルタ回路の例では、前記の第１ノ
ードは第３平衡増幅器の反転出力端子に接続され、前記
の第２ノードは第３平衡増幅器の非反転出力端子に接続
されているようにする。

抵抗及びコンデンサの値を変えることにより特別なフ
ィルタ回路が得られる。上述した一般的な三次のフィル
タ回路において、第１及び第２入力回路における第２コ
ンデンサと、第３及び第４入力回路における第３コンデ
ンサと、第５及び第６入力回路における第４コンデンサ
と、第９及び第10入力回路における第６コンデンサと、
第11及び第12入力回路における第７コンデンサとのキャ
パシタンス値をほぼ零とすることにより低域通過フィル
タ回路が得られる。

また、第１及び第２入力回路における第１抵抗のコン
ダクタンス値をほぼ零とし、第３及び第４入力回路にお
ける第３コンデンサと第11及び第12入力回路における第
７コンデンサとのキャパシタンス値をほぼ零とすること
により高域通過フィルタが得られる。

また、第１及び第２入力回路における第１抵抗並びに
第13及び第14入力回路における第５抵抗のコンダクタン
ス値を互いにほぼ等しくし、第１及び第２入力回路にお
ける第２コンデンサ並びに第５及び第６入力回路におけ
る第４コンデンサのキャパシタンス値の積を、第３及び
第４帰還回路における第５コンデンサ並びに第９及び第
10入力回路における第６コンデンサのキャパシタンスの
積にほぼ等しくし、第３及び第４入力回路における第３
コンデンサと第11及び第12入力回路における第７コンデ
ンサとのキャパシタンス値をほぼ零とすることにより、
伝送零点を有するフィルタ回路が形成される。

第１及び第２入力回路における第１抵抗並びに第１及
び第２結合回路における第２抵抗のコンダクタンス値を
互いにほぼ等しくし、第７及び第８入力回路における第
３抵抗並びに第３及び第４結合回路における第４抵抗の
コンダクタンス値を互いにほぼ等しくし、第13及び第14
入力回路における第５抵抗並びに第５及び第６結合回路
における第６抵抗のコンダクタンス値を互いにほぼ等し
くし、第１及び第２入力回路における第２コンデンサ並
びに第９及び第10入力回路における第６コンデンサのキ
ャパシタンス値を互いにほぼ等しくし、第３及び第４入
力回路における第３コンデンサ並びに第１及び第２帰還
回路における第１コンデンサのキャパシタンス値を互い
にほぼ等しくし、第５及び第６入力回路における第４コ
ンデンサ並びに第３及び第４帰還回路における第５コン
デンサのキャパシタンス値を互いにほぼ等しくし、第11
及び第12入力回路における第７コンデンサ並びに第５及
び第６帰還回路における第８コンデンサのキャパシタン
ス値を互いにほぼ等しくすることにより全通過回路網が
得られる。

基本構造を更に拡張することにより本発明によるフィ
ルタ回路の第４実施例が得られ、この場合、このフィル
タ回路が、非反転入力端子及び反転入力端子と非反転出
力端子及び反転出力端子とを有する第４平衡増幅器と、
第７及び第８出力端子と、第15及び第16入力回路と、第
17及び第18入力回路と、第７及び第８帰還回路と、第９
及び第10帰還回路とを具え、前記の第15及び第16入力回
路の各々が第９コンデンサを有し、第15入力回路は前記
の第１入力端子と第５平衡増幅器の非反転入力端子との
間に配置され、第16入力回路は前記の第２入力端子と前
記の第４平衡増幅器の反転入力端子との間に配置され、
前記の第17及び第18入力回路の各々が第７抵抗を有し、
第17入力回路は前記の第３平衡増幅器の非反転出力端子
と第４平衡増幅器の非反転入力端子との間に配置され、
第18入力回路は第３平衡増幅器の反転出力端子と第４平
衡増幅器の反転入力端子との間に配置され、前記の第７
及び第８帰還回路の各々は第10コンデンサを有し、第７
帰還回路は第４平衡増幅器の非反転入力端子及び反転出
力端子間に配置され、第９帰還回路は第４平衡増幅器の
反転入力端子及び非反転出力端子間に配置され、前記の
第９及び第10帰還回路の各々は第８抵抗を有し、第９帰
還回路は第４平衡増幅器の非反転入力端子及び反転出力
端子間に配置され、第10帰還回路は第４平衡増幅器の反
転入力端子及び非反転出力端子間に配置され、第４平衡
増幅器の反転出力端子は第８出力端子に接続され、第４
平衡増幅器の非反転出力端子は第７出力端子に接続され
ているようにする。

この例は抵抗及びコンデンサの値を変えることにより
特別な特性を有するフィルタを得ることのできる一般的
な四次のフィルタ回路である。

その一例は低域通過フィルタであり、この場合、第１
及び第２入力回路における第２コンデンサと、第３及び
第４入力回路における第３コンデンサと、第５及び第６
入力回路における第４コンデンサと、第９及び第10入力
回路における第６コンデンサと、第11及び第12入力回路
における第７コンデンサと、第15及び第16入力回路にお
ける第９コンデンサとのキャパシタンス値をほぼ零とす
る。

第１及び第２入力回路における第１抵抗のコンダクタ
ンス値をほぼ零とし、第３及び第４入力回路における第
３コンデンサ並びに第11及び第12入力回路における第７
コンデンサのキャパシタンス値をほぼ零とした例では高
域通過フィルタが得られる。

また第１及び第２入力回路における第１抵抗並びに第
１及び第２結合回路における第２抵抗のコンダクタンス
値を互いにほぼ等しくし、第７及び第８入力回路におけ
る第３抵抗並びに第３及び第４結合回路における第４抵
抗のコンダクタンス値を互いにほぼ等しくし、第13及び
第14入力回路における第５抵抗並びに第５及び第６結合
回路における第６抵抗のコンダクタンス値を互いにほぼ
等しくし、第17及び第18入力回路における第７抵抗並び
に第９及び第10帰還回路における第18抵抗のコンダクタ
ンス値を互いにほぼ等しくし、第３及び第４入力回路に
おける第３コンデンサ並びに第１及び第２帰還回路にお
ける第１コンデンサのキャパシタンス値を互いにほぼ等
しくし、第５及び第６入力回路における第４コンデンサ
並びに第３及び第４帰還回路における第５コンデンサの
キャパシタンス値を互いにほぼ等しくし、第11及び第12
入力回路における第７コンデンサ並びに第５及び第６帰
還回路における第８コンデンサのキャパシタンス値を互
いにほぼ等しくし、第15及び第16入力回路における第９
コンデンサ並びに第７及び第８帰還回路における第10コ
ンデンサのキャパシタンス値を互いにほぼ等しくし、第
１及び第２入力回路における第２コンデンサ並びに第９
及び第10入力回路における第６コンデンサのキャパシタ
ンス値をほぼ零にすることにより全通過回路網が得られ
る。

（実施例）以下図面につき本発明によるフィルタ回路の数例を説
明する。これらの例は、素子の値を適切に選択すること
により有効なフィルタとなる一次〜四次フィルタ回路で
ある。しかし当業者であれば本発明の範囲内で各フィル
タの種類の更に多くの変形例を構成しうること明らかで
ある。

第１図は、あらゆるフィルタ回路を構成する基本構造
を線図的に示す。この基本構造は、非反転入力端子３及
び反転入力端子４と、反転出力端子５及び非反転出力端
子６とを有する平衡増幅器A₁を具えている。この基本構
造のフィルタ回路は２つの入力端子１及び２と２つの出
力端子７及び８とを有する。増幅器A₁は反転出力端子５
及び非反転入力端子３間と、非反転出力端子６及び反転
入力端子４間に帰還コンデンサC₁を有する。入力端子１
及び非反転入力端子３間と、入力端子２及び反転入力端
子４間とに抵抗R₁及びコンデンサC₂の並列回路が配置さ
れている。また入力端子１及び反転入力端子４間と、入
力端子２及び非反転入力端子３間とにコンデンサC₃が配
置されている。反転出力端子５は出力端子８に接続さ
れ、非反転出力端子６は出力端子７に接続されている。
この交差接続は、出力信号がこのフィルタ回路に供給さ
れる入力信号と同じ極性を有するようにする為のもので
ある。このフィルタ回路は完全に対称的であり、互いに
逆極性の２つの平衡入力信号により駆動される。第２図
は本発明による一般的な一次フィルタ回路を示す。この
第２図のフィルタ回路は、第１図のフィルタ回路におい
て反転出力端子５及び非反転入力端子３間と、非反転出
力端子６及び反転入力端子４間とにそれぞれ抵抗R₂を加
えることにより得られる。このフィルタ回路は以下のよ
うに動作する。入力端子１には入力電圧＋V₁を供給し、
入力端子２には絶対値が等しいも逆の入力電圧−V₁を供
給する。出力端子７には出力電圧＋V₂が得られ、出力端
子８には絶対値が等しいも逆の出力電圧−V₂が得られ
る。

電圧伝達関数はノードN₁における電流に対するノード
式を解くことにより計算しうる。N₁はいかなる入力電流
も流さないものと仮定した増幅器A₁の非反転入力端子３
に相当する。この場合次式（１）及び（２）が成立つ。

ここにG_iはに応じた抵抗R_iのコンダクタンス値であり、ｐは複素周
波数ｐ＝ｊωである。式（２）はｐの多項式として表わ
したフィルタ回路の複素伝達関数である。ｐの最大のべ
きはフィルタ回路の次数を表わす。従って第２図に示す
回路は一次である。フィルタ素子の値を変えることによ
り特別な特性を有する種々のフィルタ回路が得られる。
このようなフィルタ回路の数例を以下に示す。

第３図は、一次の全通過フィルタ回路を示す。このフ
ィルタ回路は第２図に示す一般的な一次フィルタ回路に
おいてC₂＝０、G₁＝G₂＝Ｇ及びC₃＝C₁＝Ｃを選択するこ
とにより得られる。この場合電圧伝達関数は次式（３）
となる。

このような伝達関数は周波数に依存しない振幅応答が
特徴となっている。

第４図は第２例を示す。この例は第２図に示す一般的
な一次フィルタ回路においてG₁＝０及びC₃＝０とするこ
とにより得た一次高域通過フィルタ回路である。この場
合の伝達関数はである。更に一次低域通過フィルタ回路は第２図に示す
一般的なフィルタ回路においてC₂＝０及びC₃＝０とする
ことにより得ることができるということに注意すべきで
ある。

第１図に示す基本構造を拡張することにより第５図に
線図的に示す二次フィルタ回路の基本構造とみなしうる
フィルタ回路が得られる。このフィルタ回路は第１図に
示す回路に以下の素子を加えることにより得られる。す
なわち、非反転入力端子11と、反転入力端子12と、反転
出力端子13と、非反転出力端子14とを有する第２の平衡
増幅器A₂;ノード９と第１の平衡増幅器の非反転入力端
子３との間及びノード10と増幅器A₁の反転入力端子４と
の間の抵抗R₂;増幅器A₂の非反転入力端子11とノード９
との間及び増幅器A₂の反転入力端子12とノード10との間
の抵抗R₄;増幅器A₁の非反転出力端子６と増幅器A₂の非
反転入力端子11との間及び増幅器A₁の反転出力端子５と
増幅器A₂の反転入力端子12との間の抵抗R₃;入力端子１
と増幅器A₂の非反転入力端子11との間及び入力端子２と
増幅器A₂の反転入力端子12との間のコンデンサC₄;増幅
器A₂の非反転入力端子11と増幅器A₂の反転出力端子13と
の間及び増幅器A₂の反転入力端子12と増幅器A₂の非反転
出力端子14との間のコンデンサC₅である。本発明による
一般的な二次フィルタ回路は第６図に示してあり、第５
図に示す回路においてノード９と増幅器A₂の反転出力端
子13とを接続し、ノード10と増幅器A₂の非反転出力端子
14とを接続することにより得られる。更に、増幅器A₂の
反転出力端子13は出力端子16に接続され、増幅器A₂の非
反転出力端子14は出力端子15に接続されている。フィル
タ回路の出力側のこの交差接続は、出力信号が入力信号
と同じ極性を有するようにする為のものである。

入力端子１には入力電圧＋V₁が供給され、入力端子２
には入力電圧−V₁が供給される。増幅器A₁の反転出力端
子５には電圧−V₂が得られ、増幅器A₁の非反転出力端子
６には電圧＋V₂が得られる。またフィルタ回路の出力端
子15には電圧＋V₃が得られ、出力端子15には電圧−V₃か
得られる。信号電圧の前に付したプラス（＋）及びマイ
ナス（−）の符号は振幅が等しいも極性が反対であるこ
とを表わす。電圧伝達関数を計算する為に、平衡増幅器
A₁及びA₂はいかなる入力電流も流さないものと仮定す
る。更に、増幅器A₂の非反転入力端子に相当する第２の
ノードN₂を導入する。ノードN₁は G₁・V₁＋ｐ・（C₂−C₃）・V₁＝G₂・V₃＋ｐ・C₁・V₂ …（５）を満足し、ノードN₂は G₃・V₂＋ｐ・C₄・V₁＝G₄・V₃＋ｐ・C₅・V₃ …（６）を満足する。V₂は、式（５）の項にG₃を乗じ、式（６）
の項にｐ・C₁を乗じ、これらの式（５）及び（６）を互
いに加算することにより式（５）及び（６）の組から除
去することができる。これらの演算を以下の図式的な表
記法で表わすことができる。

この結果から電圧伝達関数を計算すると、次式（８）
のようになる。

この式（８）は二次伝達関数である。フィルタ素子の
値を適切に選択することにより特別な二次フィルタ回路
が得られる。これらのうちの種々の例を以下に説明す
る。式（８）において、C₂＝C₃＝C₄＝０を選択すること
により、二次の低域通過フィルタ回路が得られる。この
場合の電圧伝達関数は次式（９）となる。

この低域通過フィルタ回路の回路図を第７図に示す。

また式（８）においてG₁＝０及びC₃＝０を選択するこ
とにより二次の高域通過フィルタ回路が得られる。この
場合の電圧伝達関数は次式（10）のようになり、この高
域通過フィルタ回路の回路図を第８図に示す。

帯域阻止フィルタ或いはノッチフィルタとも称する、
周波数を阻止しうる二次のフィルタ回路は式（８）にお
いてC₂＝C₃＝０を選択することにより得られる。この場
合の電圧伝達関数は次式（11）となり、その回路を第９
図に示す。

他の例は二次の全通過フィルタとして動作するフィル
タ回路に関するものである。式（８）においてG₂＝G₁、
G₄＝G₃、C₂＝０、C₁＝C₃及びC₅＝C₄を選択することによ
り、電圧伝達関数は次式（12）となり、この全通過フィ
ルタの回路を第10図に示す。

特別な二次フィルタ回路の最後の例は第11図に示す二
次等域通過フィルタ回路である。このフィルタ回路は式
（８）においてG₁＝０及びC₃＝C₄＝０を選択することに
より得られる。この場合の電圧伝達関数は次式（13）と
なる。

第５図の二次フィルタ回路の基本構造を拡張して第12
図に示す三次の基本構造を得ることができる。この基本
構造は第５図の回路に次の素子を加えることにより得ら
れる。すなわち、非反転入力端子17及び反転入力端子18
と反転出力端子19及び非反転出力端子20とを有する平衡
増幅器A₃;入力端子１と非反転入力端子17との間及び入
力端子２と反転入力端子18との間のコンデンサC₆;入力
端子１と反転入力端子18との間及び入力端子２と非反転
入力端子17との間のコンデンサC₇;反転出力端子13と反
転入力端子18との間及び非反転出力端子14と非反転入力
端子17との間の抵抗R₅;非反転入力端子17と反転出力端
子19との間及び反転入力端子18と非反転出力端子20との
間のコンデンサC₈;ノード９と非反転入力端子17との間
及びノード10と反転入力端子18との間の抵抗R₆である。
更に、反転出力端子19を出力端子22に接続し、非反転出
力端子22を出力端子21に接続する。本発明による一般的
な三次フィルタ回路を第13図に示し、これは第12図に示
す回路においてノード９と反転出力端子19との間を接続
し、ノード10と非反転入力端子20との間を接続すること
により形成する。入力端子１には入力電圧＋V₁が供給さ
れ、入力端子２には入力電圧−V₁が供給される。増幅器
A₁の反転出力端子５における出力電圧は−V₂であり、増
幅器A₁の非反転出力端子６における出力電圧は＋V₂であ
り、増幅器A₂の反転出力端子13における出力電圧は−V₃
であり、増幅器A₂の非反転出力端子14における出力電圧
は＋V₃であり、出力端子21における出力電圧は＋V₄であ
り、出力端子22における出力電圧は−V₄である。更に、
この第13図には増幅器A₃の非反転入力端子17に相当する
第３のノードN₃を示してある。

ノードN₁は G₁・V₁＋ｐ・（C₂−C₃）・V₁＝G₂・V₄＋ｐ・C₁・V₂ …（14）を満足し、ノードN₂は G₃・V₂＋ｐ・C₄・V₁＝G₄・V₄＋ｐ・C₅・V₃ …（15）を満足し、ノードN₃は G₅・V₃＋ｐ・（C₆−C₇）・V₁＝G₆・V₄＋ｐ・C₈・V₄ …（16）を満足する。これらの３つの式（14），（15）及び（1
6）において、V₂及びV₃は次式（17）のようにして除去
しうる。

この式（17）により以下の電圧伝達関数が得られる。

特別な特性を有するフィルタは第13図の一般的な三次
フィルタ回路におけるフィルタ素子の値を適切に選択す
ることにより得ることができる。

第１の例は回路を第14図に示す三次の低域通過フィル
タである。このフィルタは式（18）においてC₂＝C₃＝C₅
＝C₆＝C₇＝０を選択することにより得られる。この場合
の伝達関数は次式（19）となる。

第２の例は第15図に示す三次の高域通過フィルタ回路
であり、この回路は式（18）においてG₁＝０及びC₃＝C₇
＝０を選択することにより得られる。この場合の伝達関
数は次式（20）となる。

第３例は回路を第16図に示す三次の帯域阻止フィルタ
である。式（18）においてG₅＝G₁、C₃＝C₇＝０及びC₂・
C₄＝C₅・C₆を選択することにより、電圧伝達関数はとなる。式（21）の分子は二次帯域阻止フィルタの電圧
伝達関数（11）の分子に等しい項を含んでいる。

第17図は第４の例を示す。本例は式（18）においてG₂
＝G₁、G₄＝G₃、G₆＝G₅、C₂＝C₆＝０、C₃＝C₁、C₅＝C₄及
びC₈＝C₇を選択することにより得た三次の全通過フィル
タ回路である。この場合の電圧伝達関数はとなる。

第12図の三次基本構造は、この第12図に示す回路に以
下の素子を加えることにより第18図に示す回路の本発明
による一般的な四次回路を得るように拡張しうる。加え
る素子は、非反転入力端子23及び反転入力端子24と反転
出力端子25及び非反転出力端子26とを有する平衡増幅器
A₄;第１入力端子１と非反転入力端子23との間及び第２
入力端子２と反転入力端子24との間のコンデンサC₉;反
転出力端子19と反転入力端子24との間及び非反転出力端
子20と非反転入力端子23との間の抵抗R₇;非反転入力端
子23と反転出力端子25との間及び反転入力端子24と非反
転出力端子26との間の抵抗R₈とコンデンサC₁₀との並列
回路である。更に、第１出力端子27と非反転出力端子26
との間を接続し、第２出力端子28と反転出力端子25との
間を接続する。

第18図に示す回路は第12図の三次基本構造、第５図の
二次基本構造及び第１図の一次基本構造に対応する四次
基本構造に等しくないが、第13図の一般的な三次フィル
タ回路、第６図の一般的な二次フィルタ回路及び第２図
の一般的な一次フィルタ回路に対応する一般的な四次フ
ィルタ回路であることに注意すべきである。五次或いは
それよりも高次の基本構造への拡張及びこれから得られ
る五次或いはそれよりも高次の一般的フィルタ回路は前
述したような方法での拡張を以って処理することにより
容易に可能となる。

入力端子１には入力電圧＋V₁が供給され、入力端子２
には入力電圧−V₁が供給される。増幅器A₁の反転出力端
子５における出力電圧は−V₂であり、増幅器A₁の非反転
出力端子６における出力電圧は＋V₂であり、増幅器A₂の
反転出力端子13における出力電圧は−V₃であり、増幅器
A₂の非反転出力端子14における出力電圧は＋V₃であり、
増幅器A₃の反転出力端子19における出力電圧は−V₄であ
り、増幅器A₃の非反転出力端子20における出力電圧は＋
V₄であり、出力端子27における出力電圧は＋V₅であり、
出力端子28における出力電圧は−V₅である。更に、第18
図には、増幅器A₄の非反転入力端子23に相当する第４の
ノードN₄が示されている。電圧伝達関数は４つのノード
N₁〜N₄における電流を計算することにより求められる。
増幅器A₁〜A₄には入力電流が流れないものと仮定する。
ノードN₁は G₁・V₁＋ｐ・（C₂−C₃）・V₁＝G₂・V₅＋ｐ・C₁・V₂ …（23）を満足し、ノードN₂は G₃・V₂＋ｐ・C₄・V₁＝G₄・V₅＋ｐ・C₅・V₃ …（24）を満足し、ノードN₃は G₅・V₃＋ｐ・（C₆−C₇）・V₁＝G₆・V₅＋ｐ・C₈・V₄ …（25）を満足し、ノードN₄は G₇・V₄＋ｐ・C₉・V₁＝G₈・V₅＋ｐ・C₁₀・V₅ …（26）を満足する。これらの式（23）〜（24）の組において、
V₂,V₃及びV₄は次式（27）により除去することができ
る。

これにより次式（28）の電圧伝達関数が得られる。

この式（28）におけるフィルタ成分に対し適切な値を
選択することにより第18図の一般的な四次フィルタ回路
を得ることができ、その数例を以下に説明する。

四次の低域通過フィルタ回路は式（28）においてC₂＝
C₃＝C₄＝C₆＝C₇＝C₉＝０を選択することにより得られ
る。この場合の電圧伝達関数はとなる。その回路図を第19図に示す。

第20図は、式（28）においてG₁＝０及びC₃＝C₇＝０を
選択することにより得た四次の高域通過フィルタ回路を
示す。この場合の電圧伝達関数は第21図は四次の全通過フィルタ回路を示す。このフィル
タ回路は式（28）における素子をG₂＝G₁、G₄＝G₃、G₆＝
G₅、G₈＝G₇、C₂＝C₆＝０、C₃＝C₁、C₅＝C₄、C₈＝C₇及び
C₁₀＝C₉と選択することにより得られる。この場合の電
圧伝達関数は次式（31）のように書き表わすことができ
る。

本発明は上述した実施例に限定されるものではない。
前述した一般的な且つ特別な一次のフィルタ回路や高次
のフィルタ回路は必要に応じ直列に配置し、異なる特性
を有する他のフィルタ回路を形成することもできる。こ
の理由で、幾つかのフィルタ回路の出力側に交差接続を
設け、これらフィルタ回路を直列に接続した場合の極性
の変化を排除するようにする。

前述したところから明らかなように、本発明は決して
例えばMOS技術のような特別な集積処理技術に限定され
るものではない。

前述したように、本発明は四次までのフィルタ回路に
限定されるものではない。本発明により提案した方法か
ら続けて当業者はいかなる所望の高次のフィルタ回路を
も設計しうるものである。

【図面の簡単な説明】

第１図は、本発明による一次の基本構造を示す回路図、第２図は、本発明による一般的な一次のフィルタ回路を
示す回路図、第３図は、本発明による一次の全通過フィルタ回路を示
す回路図、第４図は、本発明による一次の高域通過フィルタを示す
回路図、第５図は、本発明による二次の基本構造を示す回路図、第６図は、本発明による一般的な二次のフィルタ回路を
示す回路図、第７図は、本発明による二次の低域通過フィルタを示す
回路図、第８図は、本発明による二次の高域通過フィルタを示す
回路図、第９図は、伝送零点を有する本発明による二次のフィル
タ回路を示す回路図、第10図は、本発明による二次の全通過フィルタ回路を示
す回路図、第11図は、本発明による二次の帯域通過フィルタ回路を
示す回路図、第12図は、本発明による三次の基本構造を示す回路図、第13図は、本発明による一般的な三次のフィルタ回路を
示す回路図、第14図は、本発明による三次の低域通過フィルタを示す
回路図、第15図は、本発明による三次の高域通過フィルタを示す
回路図、第16図は、伝送零点を有する本発明による三次のフィル
タ回路を示す回路図、第17図は、本発明による三次の全通過フィルタ回路を示
す回路図、第18図は、本発明による一般的な四次のフィルタ回路を
示す回路図、第19図は、本発明による四次の低域通過フィルタ回路を
示す回路図、第20図は、本発明による四次の高域通過フィルタを示す
回路図、第21図は、本発明による四次の全通過フィルタ回路を示
す回路図である。 A₁〜A₄……平衡増幅器 1,2……入力端子 7,8,15,16,21,22,27,28……出力端子 9,10,N₁,N₂……ノード

Claims

(57)【特許請求の範囲】

【請求項１】非反転入力端子及び反転入力端子並びに非
反転出力端子及び反転出力端子を有する第１平衡増幅器
と、第１及び第２入力端子と、第１及び第２出力端子
と、第１及び第２帰還回路と、第１及び第２入力回路
と、前記の第１平衡増幅器の反転出力端子及び第２出力
端子間の接続ラインと、前記の第１平衡増幅器の非反転
出力端子及び前記の第１の出力端子間の接続ラインとを
具えるフィルタ回路であって、前記の第１及び第２帰還
回路の各々は第１コンデンサを有し、第１帰還回路は前
記の第１平衡増幅器の反転出力端子及び非反転入力端子
間に配置され、第２帰還回路は前記の第１平衡増幅器の
非反転出力端子及び反転入力端子間に配置され、前記の
第１及び第２入力回路の各々は第１抵抗と第２コンデン
サとの並列回路を有し、第１入力回路は前記の第１入力
端子と前記の第１平衡増幅器の非反転入力端子との間に
配置され、第２入力回路は前記の第２入力端子と前記の
第１平衡増幅器の反転入力端子との間に配置されている
当該フィルタ回路において、このフィルタ回路が第３及
び第４入力回路をも具えており、これら第３及び第４入
力回路の各々は第３コンデンサを有しており、第３入力
回路は第１回路入力端子と第１平衡増幅器の反転入力端
子との間に配置され、第４入力回路は第２入力端子と第
１平衡増幅器の非反転入力端子との間に配置されている
ことを特徴とするフィルタ回路。
【請求項２】請求項１に記載のフィルタ回路において、
このフィルタ回路が第１及び第２結合回路をも具えてお
り、これら結合回路の各々が第２抵抗を有し、第１結合
回路は第１平衡増幅器の非反転入力端子と第１平衡増幅
器の反転出力端子との間に配置され、第２結合回路は第
１平衡増幅器の反転入力端子と第１平衡増幅器の非反転
入力端子との間に配置されていることを特徴とするフィ
ルタ回路。
【請求項３】請求項２に記載のフィルタ回路において、
第１及び第２入力回路における第２コンデンサのキャパ
シタンス値がほぼ零であり、第３及び第４入力回路にお
ける第３コンデンサ及び第１及び第２帰還回路における
第１コンデンサのキャパシタンス値が互いにほぼ等し
く、第１及び第２入力回路における第１抵抗及び第１及
び第２結合回路における第２抵抗のコンダクタンス値が
互いにほぼ等しいことを特徴とするフィルタ回路。
【請求項４】請求項２に記載のフィルタ回路において、
第１及び第２入力回路における第１抵抗のコンダクタン
ス値がほぼ零であり、第３及び第４入力回路における第
３コンデンサのキャパシタンス値がほぼ零であることを
特徴とするフィルタ回路。
【請求項５】請求項１に記載のフィルタ回路において、
このフィルタ回路が更に、非反転入力端子及び反転入力
端子と非反転出力端子及び反転出力端子とを有する第２
平衡増幅器と、第５、第６、第７及び第８入力回路と、
第３及び第４帰還回路と、第１、第2,第３及び第４結合
回路とを具えており、前記の第５及び第６入力回路の各
々は第４コンデンサを有し、第５入力回路は第１入力端
子と第２平衡増幅器の非反転入力端子との間に配置さ
れ、第６入力回路は第２入力端子と第２平衡増幅器の反
転入力端子との間に配置され、前記の第７及び第８入力
回路の各々は第３抵抗を有し、第７入力回路は第１平衡
増幅器の非反転出力端子と第２平衡増幅器の非反転入力
端子との間に配置され、第８入力回路は第１平衡増幅器
の反転出力端子と第２平衡増幅器の反転入力端子との間
に配置され、前記の第３及び第４帰還回路の各々は第５
コンデンサを有し、第３帰還回路は第２平衡増幅器の反
転出力端子及び非反転入力端子間に配置され、第４帰還
回路は第２平衡増幅器の非反転出力端子及び反転入力端
子間に配置され、前記の第１及び第２結合回路の各々は
第２抵抗を有し、第１結合回路は第１平衡増幅器の非反
転入力端子と第１ノードとの間に配置され、第２結合回
路は第１平衡増幅器の反転入力端子と第２ノードとの間
に配置され、前記の第３及び第４結合回路の各々は第４
抵抗を有し、第３結合回路は前記の第１ノードと第２平
衡増幅器の非反転入力端子との間に配置され、第４結合
回路は前記の第２ノードと第２平衡増幅器の反転入力端
子との間に配置されていることを特徴とするフィルタ回
路。
【請求項６】請求項５に記載のフィルタ回路において、
前記の第１ノードと前記の第２平衡増幅器の反転出力端
子と第４出力端子とが相互接続され、前記の第２ノード
と前記の第２平衡増幅器の非反転出力端子と第３出力端
子とが相互接続されていることを特徴とするフィルタ回
路。
【請求項７】請求項６に記載のフィルタ回路において、
第１及び第２入力回路における第２コンデンサ、第３及
び第４入力回路における第３コンデンサ及び第５及び第
６入力回路における第４コンデンサのキャパシタンス値
がほぼ零であることを特徴とするフィルタ回路。
【請求項８】請求項６に記載のフィルタ回路において、
第１及び第２入力回路における第１抵抗のコンダクタン
ス値がほぼ零であり、第３及び第４入力回路における第
３コンデンサのキャパシタンス値がほぼ零であることを
特徴とするフィルタ回路。
【請求項９】請求項６に記載のフィルタ回路において、
第１及び第２入力回路における第２コンデンサのキャパ
シタンス値がほぼ零であり、第３及び第４入力回路にお
ける第３コンデンサのキャパシタンス値がほぼ零である
ことを特徴とするフィルタ回路。
【請求項１０】請求項６に記載のフィルタ回路におい
て、第１及び第２入力回路における第２コンデンサのキ
ャパシタンス値がほぼ零であり、第１及び第２入力回路
における第１抵抗並びに第１及び第２結合回路における
第２抵抗のコンダクタンス値が互いにほぼ等しく、第７
及び第８入力回路における第３抵抗並びに第３及び第４
結合回路における第４抵抗のコンダクタンス値がほぼ等
しく、第３及び第４入力回路における第３コンデンサ並
びに第１及び第２帰還回路における第１コンデンサのキ
ャパシタンス値が互いにほぼ等しく、第５及び第６入力
回路における第４コンデンサ並びに第３及び第４帰還回
路における第５コンデンサのキャパシタンス値が互いに
ほぼ等しいことを特徴とするフィルタ回路。
【請求項１１】請求項６に記載のフィルタ回路におい
て、第１及び第２入力回路における第１抵抗のコンダク
タンス値がほぼ零であり、第３及び第４入力回路におけ
る第３コンデンサ並びに第５及び第６入力回路における
第４コンデンサのキャパシタンス値がほぼ零であること
を特徴とするフィルタ回路。
【請求項１２】請求項５に記載のフィルタ回路におい
て、このフィルタ回路が更に、非反転入力端子及び反転
入力端子と非反転出力端子及び反転出力端子とを有する
第３平衡増幅器と、第５及び第６出力端子と、第９、第
10、第11,第12、第13及び第14入力回路と、第５及び第
６結合回路と、第５及び第６帰還回路とを具えており、
前記の第９及び第10入力回路の各々は第６コンデンサを
有しており、第９入力回路は第１入力端子と第３平衡増
幅器の非反転入力端子との間に配置され、第10入力回路
は第２入力端子と第３平衡増幅器の反転入力端子との間
に配置され、前記の第11及び第12入力回路の各々は第７
コンデンサを有しており、第11入力回路は第１入力端子
と第３平衡増幅器の反転入力端子との間に配置され、第
12入力回路は第２入力端子と第３平衡増幅器の非反転入
力端子との間に配置され、前記の第13及び第14入力回路
の各々は第５抵抗を有し、第13入力回路は第２平衡増幅
器の反転出力端子と第３平衡増幅器の反転入力端子との
間に配置され、第14入力回路は第２平衡増幅器の非反転
出力端子と第３平衡増幅器の非反転入力端子との間に配
置され、前記の第５及び第６結合回路の各々は第６抵抗
を有し、第５結合回路は前記の第１ノードと第３平衡増
幅器の非反転入力端子との間に配置され、第６結合回路
は前記の第２ノードと第３平衡増幅器の反転入力端子と
の間に配置され、前記の第５及び第６帰還回路の各々は
第８コンデンサを有し、第５帰還回路は第３平衡増幅器
の非反転入力端子及び反転出力端子間に配置され、第６
帰還回路は第３平衡増幅器の反転入力端子及び非反転出
力端子間に配置され、第３平衡増幅器の反転出力端子は
第６出力端子に接続され、第３平衡増幅器の非反転出力
端子は第５出力端子に接続されていることを特徴とする
フィルタ回路。
【請求項１３】請求項12に記載のフィルタ回路におい
て、前記の第１ノードは第３平衡増幅器の反転出力端子
に接続され、前記の第２ノードは第３平衡増幅器の非反
転出力端子に接続されていることを特徴とするフィルタ
回路。
【請求項１４】請求項13に記載のフィルタ回路におい
て、第１及び第２入力回路における第２コンデンサと、
第３及び第４入力回路における第３コンデンサと、第５
及び第６入力回路における第４コンデンサと、第９及び
第10入力回路における第６コンデンサと、第11及び第12
入力回路における第７コンデンサとのキャパシタンス値
をほぼ零にしたことを特徴とするフィルタ回路。
【請求項１５】請求項13に記載のフィルタ回路におい
て、第１及び第２入力回路における第１抵抗のコンダク
タンス値をほぼ零とし、第３及び第４入力回路における
第３コンデンサと第11及び第12入力回路における第７コ
ンデンサとのキャパシタンス値をほぼ零としたことを特
徴とするフィルタ回路。
【請求項１６】請求項13に記載のフィルタ回路におい
て、第１及び第２入力回路における第１抵抗並びに第13
及び第14入力回路における第５抵抗のコンダクタンス値
を互いにほぼ等しくし、第１及び第２入力回路における
第２コンデンサ並びに第５及び第６入力回路における第
４コンデンサのキャパシタンス値の積を、第３及び第４
帰還回路における第５コンデンサ並びに第９及び第10入
力回路における第６コンデンサのキャパシタンスの積に
ほぼ等しくし、第３及び第４入力回路における第３コン
デンサと第11及び第12入力回路における第７コンデンサ
とのキャパシタンス値をほぼ零としたことを特徴とする
フィルタ回路。
【請求項１７】請求項13に記載のフィルタ回路におい
て、第１及び第２入力回路における第１抵抗並びに第１
及び第２結合回路における第２抵抗のコンダクタンス値
を互いにほぼ等しくし、第７及び第８入力回路における
第３抵抗並びに第３及び第４結合回路における第４抵抗
のコンダクタンス値を互いにほぼ等しくし、第13及び第
14入力回路における第５抵抗並びに第５及び第６結合回
路における第６抵抗のコンダクタンス値を互いにほぼ等
しくし、第１及び第２入力回路における第２コンデンサ
並びに第９及び第10入力回路における第６コンデンサの
キャパシタンス値を互いにほぼ零にし、第３及び第４入
力回路における第３コンデンサ並びに第１及び第２帰還
回路における第１コンデンサのキャパシタンス値を互い
にほぼ等しくし、第５及び第６入力回路における第４コ
ンデンサ並びに第３及び第４帰還回路における第５コン
デンサのキャパシタンス値を互いにほぼ等しくし、第11
及び第12入力回路における第７コンデンサ並びに第５及
び第６帰還回路における第８コンデンサのキャパシタン
ス値を互いにほぼ等しくしたことを特徴とするフィルタ
回路。
【請求項１８】請求項12に記載のフィルタ回路におい
て、このフィルタ回路が、非反転入力端子及び反転入力
端子と非反転出力端子及び反転出力端子とを有する第４
平衡増幅器と、第７及び第８出力端子と、第15及び第16
入力回路と、第17及び第18入力回路と、第７及び第８帰
還回路と、第９及び第10帰還回路とを具え、前記の第15
及び第16入力回路の各々が第９コンデンサを有し、第15
入力回路は前記の第１入力端子と第４平衡増幅器の非反
転入力端子との間に配置され、第16入力回路は前記の第
２入力端子と前記の第４平衡増幅器の反転入力端子との
間に配置され、前記の第17及び第18入力回路の各々が第
７抵抗を有し、第17入力回路は前記の第３平衡増幅器の
非反転出力端子と第４平衡増幅器の非反転入力端子との
間に配置され、第18入力回路は第３平衡増幅器の反転出
力端子と第４平衡増幅器の反転入力端子との間に配置さ
れ、前記の第７及び第８帰還回路の各々は第10コンデン
サを有し、第７帰還回路は第４平衡増幅器の非反転入力
端子及び反転出力端子間に配置され、第８帰還回路は第
４平衡増幅器の反転入力端子及び非反転出力端子間に配
置され、前記の第９及び第10帰還回路の各々は第８抵抗
を有し、第９帰還回路は第４平衡増幅器の非反転入力端
子及び反転出力端子間に配置され、第10帰還回路は第４
平衡増幅器の反転入力端子及び非反転出力端子間に配置
され、第４平衡増幅器の反転出力端子は第８出力端子に
接続され、第４平衡増幅器の非反転出力端子に接続され
ていることを特徴とするフィルタ回路。
【請求項１９】請求項18に記載のフィルタ回路におい
て、第１及び第２入力回路における第２コンデンサと、
第３及び第４入力回路における第３コンデンサと、第５
及び第６入力回路における第４コンデンサと、第９及び
第10入力回路における第６コンデンサと、第11及び第12
入力回路における第７コンデンサと、第15及び第16入力
回路における第９コンデンサとのキャパシタンス値をほ
ぼ零にしたことを特徴とするフィルタ回路。
【請求項２０】請求項18のフィルタ回路において、第１
及び第２入力回路における第１抵抗のコンダクタンス値
をほぼ零とし、第３及び第４入力回路における第３コン
デンサ並びに第11及び第12入力回路における第７コンデ
ンサのキャパシタンス値をほぼ零としたことを特徴とす
るフィルタ回路。
【請求項２１】請求項18に記載のフィルタ回路におい
て、第１及び第２入力回路における第１抵抗並びに第１
及び第２結合回路における第２抵抗のコンダクタンス値
を互いにほぼ等しくし、第７及び第８入力回路における
第３抵抗並びに第３及び第４結合回路における第４抵抗
のコンダクタンス値を互いにほぼ等しくし、第13及び第
14入力回路における第５抵抗並びに第５及び第６結合回
路における第６抵抗のコンダクタンス値を互いにほぼ等
しくし、第17及び第18入力回路における第７抵抗並びに
第９及び第10帰還回路における第８抵抗のコンダクタン
ス値を互いにほぼ等しくし、第３及び第４入力回路にお
ける第３コンデンサ並びに第１及び第２帰還回路におけ
る第１コンデンサのキャパシタンス値を互いにほぼ等し
くし、第５及び第６入力回路における第４コンデンサ並
びに第３及び第４帰還回路にける第５コンデンサのキャ
パシタンス値を互いにほぼ等しくし、第11及び第12入力
回路における第７コンデンサ並びに第５及び第６帰還回
路における第８コンデンサのキャパシタンス値を互いに
ほぼ等しくし、第15及び第16入力回路における第９コン
デンサ並びに第７及び第８帰還回路における第10コンデ
ンサのキャパシタンス値を互いにほぼ等しくし、第１及
び第２入力回路における第２コンデンサ並びに第９及び
第10入力回路における第６コンデンサのキャパシタンス
値をほぼ零にしたことを特徴とするフィルタ回路。