JP2008098907A - 浮動アクティブキャパシタ - Google Patents

Abstract

【課題】既知のものに比べ用いるオペアンプ数が少なく、簡素化された回路構成であり、内部の回路構成をより簡素化した浮動アクティブキャパシタを提供する。
【解決手段】 第１及び第２入力端子１、２間に接続された４素子ブリッジ回路型の１次のパッシブ全域通過形遅相回路３、当該パッシブ全域通過形遅相回路３の出力遅相信号を単位利得増幅する電圧フォロワ４、電圧フォロワ４の出力遅相信号を反転増幅する位相反転回路５、電圧フォロワ４の出力と第１入力端子１間に接続した低抵抗値の第１抵抗６、位相反転回路５の出力と第２入力端子２間に接続した低抵抗値の第２抵抗７を備え、ブリッジ回路は、２素子が第１及び第２入力端子１、２間に直列接続した等高抵抗値を有する２つの抵抗３（１）、３（２）で、２素子が第１及び第２入力端子１、２間に直列接続した抵抗３（３）とキャパシタ３（４）であり、当該抵抗３（３）とキャパシタ３（４）の接続点から遅相信号を得ている。
【選択図】図１

Description

本発明は、浮動アクティブキャパシタに係り、特に、キャパシタ、抵抗、オペアンプからなる構成要素を組み合わせて構成するか、または、インダクタ、抵抗、オペアンプからなる構成要素を組み合わせて構成することにより、一対の入力端子間に浮動アクティブキャパシタが形成される浮動アクティブキャパシタに関し、連続可変インダクタを構成可能な浮動アクティブキャパシタに関する。

一般に、集中定数形フィルタにおいては、カットオフ周波数やフィルタの帯域幅等を変更する場合には、キャパシタ素子を変更すると同時にインダクタ素子も変更する必要があり、その変更時には、１端が接地接続されたこれらの素子だけでなく、浮動状態で使用されるこれらの素子についても、変更できる構成にすることが必要である。この場合、可変容量型のキャパシタ素子については、比較的大容量（数μＦ）を有する可変容量ダイオードを利用することが可能であるが、可変容量ダイオードの容量変化領域を超えるような大容量の可変容量素子が必要とする場合は、並列接続された複数個の可変容量ダイオードを用いるか、適当なアクティブキャパシタを利用することのいずれかである。

ところで、一端を接地接続して使用するアクティブキャパシタは、以下に述べる文献１あるいはジャイレータを用いる方法等によって実現することができる。

この場合、文献１は、柳沢 健 監訳、金井 元 他訳“アナログフィルタの設計”４７９頁〜４９６頁、秋葉出版、１９８６年２月発行に係るものであって、一般に、インピーダンス変換器（ＧＩＣ）と呼ばれる回路を利用したものである。この回路は、直列接続された４個のインピーダンス素子Ｚ１、Ｚ２、Ｚ３、Ｚ４と、１個の負荷インピーダンスＺ５と、２つのオペアンプとを組み合わせて構成した回路からなっており、その回路の入力インピーダンスは、（Ｚ１・Ｚ３・Ｚ５）／（Ｚ２・Ｚ４）で表されることから、例えば、インピーダンスＺ５をキャパシタとし、他のインピーダンスＺ１、Ｚ２、Ｚ３、Ｚ４をすべて抵抗にすれば、等価的にキャパシタが形成されるという性質を利用している
この他に、ジャイレータを用いる方法は、前記インピーダンス変換器（ＧＩＣ）に酷似した回路であって、その内容は、前記文献１の中に詳しく記述されているので、ここではその説明を省略する。

一方、浮動アクティブキャパシタについては、インピーダンス変換器（ＧＩＣ）あるいはジャイレータを用いることによって構成できることが文献１に記載されている。

この文献１の記載内容は、前述の浮動アクティブキャパシタを形成する際の構成において、負荷インピーダンスＺ５の接地接続部分を切り離し、このインピーダンス変換器（以下、これを第１インピーダンス変換器という）と同一構成のインピーダンス変換器（以下、これを第２インピーダンス変換器という）を用意し、第２インピーダンス変換器の負荷インピーダンスＺ５の代わりに第１インピーダンス変換器の負荷インピーダンスＺ５の切り離し端を接続し、その負荷インピーダンスＺ５を第１及び第２インピーダンス変換器の浮動共通負荷としたものである。このような構成にすれば、第１及び第２インピーダンス変換器の一対の入力端子間に浮動アクティブキャパシタを形成させることができる。

しかしながら、前記既知の浮動アクティブキャパシタは、４つのオペアンプを必要とするだけでなく、少なくとも８個またはそれ以上のインピーダンス素子を必要とするもので、それにより全体の回路構成がかなり複雑になり、それに伴って回路規模が大きくなって小型化を達成することが難しく、かつ、製造コストが高価になってしまう等の不具合を有しているものである。

かかる既知の浮動アクティブキャパシタが有する不具合を解消するために、本件出願人は、先に特願２００６−２５５７４２号、発明の名称「浮動アクティブキャパシタ」を提案している。

この提案による浮動アクティブキャパシタは、まず、アクティブキャパシタを形成させるための手段として、入力信号電圧の位相に対して流入する信号電流の位相を９０°進ませる必要があることから、入力端子に供給される信号電圧の位相を９０°遅相させ、この９０°遅相信号電圧に比例した信号電流を入力端子から流出させることによって等価的に入力信号電圧に対して９０°進相した進相信号電流を流入させ、それにより入力信号端子間にアクティブキャパシタを形成するようにし、次いで、浮動アクティブキャパシタを形成させるための手段として、内部に仮想接地路を形成し、形成した仮想接地路を利用されている各回路の接地点に接続することにより、等価的にアクティブキャパシタを浮動状態にして使用できるようにしたものである。そして、この浮動アクティブキャパシタのキャパシタンス値は、９０°遅相信号電圧を形成する際に９０°遅相信号電圧が得られる信号周波数、また、９０°進相信号電圧を形成する際に９０°進相信号電圧が得られる信号周波数をそれぞれ適宜変更させることにより、可変キャパシタとして機能させることができるものである。
特願２００６−２５５７４２号

前記提案による浮動アクティブキャパシタは、前記既知の浮動アクティブキャパシタに比べれば、用いられるオペアンプの数が少なく、簡素化された回路構成の浮動アクティブキャパシタを得ることができるものの、浮動アクティブキャパシタの内部に仮想接地路を形成し、かつ、その仮想接地路に利用されている各回路の接地点を接続する必要があることから、その分、内部の回路構成が複雑になってしまうことになる。

本発明は、このような技術的背景に基づいてなされたもので、その目的は、既知の浮動アクティブキャパシタに比べて、用いられるオペアンプの数が少なく、簡素化された回路構成にするともに、内部の回路構成をより簡素化することを可能にした浮動アクティブキャパシタを提供することにある。

前記目的を達成するために、本発明による浮動アクティブキャパシタは、第１入力端子及び第２入力端子間に一対の入力端が接続された４素子ブリッジ回路を構成する１次のパッシブ全域通過形遅相回路と、１次のパッシブ全域通過形遅相回路の出力遅相信号を増幅する低出力インピーダンスバッファ回路と、低出力インピーダンスバッファ回路の出力遅相信号を反転増幅する位相反転回路と、低出力インピーダンスバッファ回路の出力と第１入力端子間に接続された低抵抗値の第１抵抗と、位相反転回路の出力と第２入力端子間に接続された第１抵抗と等抵抗値の第２抵抗とを備え、ブリッジ回路の４素子は、２素子が第１及び第２入力端子間に直列接続された等しい高抵抗値を有する２つの抵抗であり、２素子が第１及び第２入力端子間に直列接続された抵抗とキャパシタであって、直列接続された抵抗とキャパシタの接続点から遅相信号が出力されるもので、第１入力端子及び第２入力端子間に信号電圧が供給されたとき、第１入力端子からその信号電圧に対して９０°進相した信号電流が流出され、第２入力端子にその信号電圧に対して９０°進相した信号電流が流入されることにより、第１入力端子及び第２入力端子間に浮動アクティブキャパシタが形成される第１構成手段を備える。

また、前記目的を達成するために、本発明による浮動アクティブキャパシタは、第１入力端子及び第２入力端子間に一対の入力端が接続された４素子ブリッジ回路を構成する１次のパッシブ全域通過形進相回路と、１次のパッシブ全域通過形進相回路の出力遅相信号を単位利得増幅する電圧フォロワと、電圧フォロワの出力遅相信号を反転増幅する位相反転回路と、電圧フォロワの出力と第１入力端子間に接続された低抵抗値の第１抵抗と、位相反転回路の出力と第２入力端子間に接続された第１抵抗と等抵抗値の第２抵抗とを備え、ブリッジ回路の４素子は、２素子が第１及び第２入力端子間に直列接続された等しい高抵抗値を有する２つの抵抗であり、２素子が第１及び第２入力端子間に直列接続されたインダクタと抵抗であって、直列接続されたインダクタと抵抗の接続点から遅相信号が出力されるもので、第１入力端子及び第２入力端子間に信号電圧が供給されたとき、第１入力端子からその信号電圧に対して９０°進相した信号電流が流出され、第２入力端子からその信号電圧に対して９０°進相した信号電流が流入されることにより、第１入力端子及び第２入力端子間に浮動アクティブキャパシタが形成される第２構成手段を備える。

前記第１構成手段及び第２構成手段において、電圧フォロワは、反転入力と出力とが直接接続され、非反転入力が１次のパッシブ全域通過形進相回路の遅相出力端に接続されたオペアンプからなり、位相反転回路は、反転入力と出力との間に負帰還抵抗が接続され、反転入力が入力抵抗を通して１次のパッシブ全域通過形進相回路の出力に接続され、非反転入力が１次のパッシブ全域通過形遅相回路における等しい高抵抗値を有する２つの抵抗の接続点に接続される構成になっている。

さらに、前記目的を達成するために、本発明による浮動アクティブキャパシタは、第１入力端子及び第２入力端子間に一対の入力端が接続された４素子ブリッジ回路を構成する１次のパッシブ全域通過形進相回路と、１次のパッシブ全域通過形進相回路の出力進相信号を単位利得増幅する電圧フォロワと、電圧フォロワの出力進相信号を反転増幅する位相反転回路と、位相反転回路の出力と第１入力端子間に接続された低抵抗値の第１抵抗と、電圧フォロワの出力と第２入力端子間に接続された第１抵抗と等抵抗値の第２抵抗とを備え、ブリッジ回路の４素子は、２素子が第１及び第２入力端子間に直列接続された等しい高抵抗値を有する２つの抵抗であり、２素子が第１及び第２入力端子間に直列接続されたキャパシタと抵抗であって、直列接続されたキャパシタと抵抗の接続点から進相信号が出力されるもので、第１入力端子及び第２入力端子間に信号電圧が供給されたとき、第１入力端子にその信号電圧に対して９０°遅相した信号電流が流入され、第２入力端子からその信号電圧に対して９０°遅相した信号電流が流出されることにより、第１入力端子及び第２入力端子間に浮動アクティブキャパシタが形成される第３構成手段を備える。

また、前記目的を達成するために、本発明による浮動アクティブキャパシタは、第１入力端子及び第２入力端子間に一対の入力端が接続された４素子ブリッジ回路を構成する１次のパッシブ全域通過形進相回路と、１次のパッシブ全域通過形進相回路の出力進相信号を単位利得増幅する電圧フォロワと、電圧フォロワの出力進相信号を反転増幅する位相反転回路と、位相反転回路の出力と第１入力端子間に接続された低抵抗値の第１抵抗と、電圧フォロワの出力と第２入力端子間に接続された第１抵抗と等抵抗値の第２抵抗とを備え、ブリッジ回路の４素子は、２素子が第１及び第２入力端子間に直列接続された等しい高抵抗値を有する２つの抵抗であり、２素子が第１及び第２入力端子間に直列接続された抵抗とインダクタであって、直列接続された抵抗とインダクタの接続点から進相信号が出力されるもので、第１入力端子及び第２入力端子間に信号電圧が供給されたとき、第１入力端子にその信号電圧に対して９０°遅相した信号電流が流入され、第２入力端子からその信号電圧に対して９０°遅相した信号電流が流出されることにより、第１入力端子及び第２入力端子間に浮動アクティブキャパシタが形成される第４構成手段を備える。

前記第３構成手段及び第４構成手段において、電圧フォロワは、反転入力と出力とが直接接続され、非反転入力が１次のパッシブ全域通過形遅相回路の進相出力端に接続されたオペアンプからなり、位相反転回路は、反転入力と出力との間に負帰還抵抗が接続され、反転入力が入力抵抗を通して１次のパッシブ全域通過形遅相回路の出力に接続され、非反転入力が１次のパッシブ全域通過形進相回路における等しい高抵抗値を有する２つの抵抗の接続点に接続される構成になっている。

以上、詳しく述べたように、本発明の浮動アクティブキャパシタによれば、第１及び第２入力端子間に接続された４素子ブリッジ回路で構成された１次のパッシブ全域通過形進相回路または１次のパッシブ全域通過形遅相回路と、電圧フォロワと、位相反転回路と、第１入力端子に９０°遅相電流を流入する第１抵抗及び第２入力端子から９０°遅相電流を流出する第２抵抗とによって構成されるので、既知の浮動アクティブキャパシタに比べて使用するオペアンプの数を少なくできるだけでなく、前記既提案されている浮動アクティブキャパシタに比べても、より簡素化された構成手段を用いることにより浮動アクティブキャパシタを形成することができるという効果があり、また、この浮動アクティブキャパシタによれば、１次のパッシブ全域通過形進相回路または１次のパッシブ全域通過形遅相回路に使用する素子の値、例えば抵抗の抵抗値等を変化させれば、浮動アクティブキャパシタのインダクタンス値が変化するようになり、インダクタンス値の調整が容易に行なえる連続可変浮動アクティブキャパシタを得ることができるという効果もある。

以下、本発明の実施の形態を図面を参照して説明する。

図１は、本発明の浮動アクティブキャパシタにおける第１の実施の形態を示す回路構成図であって、構成要素の一部をブロック化した要部構成図である。

図１に示されるように、この浮動アクティブキャパシタは、第１入力端子１と、第２入力端子２と、１次のパッシブ全域通過形遅相回路（−９０°）３と、電圧フォロワ（ＢＦ）４と、位相反転回路（ＩＮＶ）５と、小抵抗値（ｒ）の第１抵抗６と、同じ小抵抗値（ｒ）の第２抵抗７とからなっている。

そして、１次のパッシブ全域通過形遅相回路３は、４素子ブリッジ回路からなるもので、第１入力端子１と第２入力端子２間に、それぞれ、直列接続された高い同じ抵抗値（Ｒ）を有する抵抗３（１）、３（２）、及び、直列接続された抵抗値（Ｒ0 ）の抵抗３（３）とキャパシタンス値（Ｃ0 ）のキャパシタ３（４）からなっている。電圧フォロワ４は、反転入力（−）と出力とが直接接続されたオペアンプ４（１）により構成され、オペアンプ４（１）の非反転入力（＋）がブリッジ回路の抵抗３（３）とキャパシタ３（４）の接続点に接続される。位相反転回路５は、オペアンプ５（１）とその反転入力（−）と出力間に接続された抵抗５（２）とその反転入力（−）と電圧フォロワ４の出力との間に接続された抵抗５（３）とにより構成され、オペアンプ５（１）の非反転入力（＋）がブリッジ回路の抵抗３（１）、３（２）の接続点に接続される。第１抵抗６はオペアンプ４（１）の出力と第１入力端子１との間に接続され、第２抵抗７はオペアンプ５（１）の出力と第２入力端子との間に接続される。

この場合、ブリッジ回路の抵抗３（１）、３（２）は、抵抗３（１）、３（２）の接続点が通常の接地点に対して高インピーダンスを呈するように高い同抵抗値Ｒのものを用い、第１抵抗６及び第２抵抗７は、全体が浮動アクティブキャパシタの内部抵抗を示すことから低い同抵抗値ｒのものを用いている。

前記構成を有する浮動アクティブキャパシタは次のように動作する。

いま、第１入力端子１と第２入力端子２との間に信号電圧が供給されると、その信号電圧は１次のパッシブ全域通過形９０°遅相回路３で９０°遅相されて９０°遅相信号電圧に変換され、得られた９０°遅相信号電圧は電圧フォロワ４で単位利得で同相増幅された後、第１抵抗６を通して第１入力端子１に供給され、第１入力端子１から９０°遅相信号電流として流出する。一方、電圧フォロワ４から出力された９０°遅相信号電圧は位相反転回路６で位相反転されて９０°進相信号電圧に変換され、得られた９０°進相信号電圧は第２抵抗７を通して第２入力端子２に供給され、第２入力端子２から９０°進相信号電流として流出する。このとき、第１入力端子１から９０°進相信号電流が流出することは、第１入力端子１に９０°遅相信号電流が流入されたことと等価となる。このように、第１入力端子１と第２入力端子２との間に信号電圧が供給されたとき、第１入力端子１から９０°遅相信号電流が流出し、第２入力端子２に９０°遅相信号電流が流入するので、第１入力端子１及び第２入力端子２から回路内部を見たとき、供給される信号に対してアクティブキャパシタが形成されることになる。

次に、図２は、本発明の浮動アクティブキャパシタにおける第２の実施の形態を示す回路構成図であって、構成要素の一部をブロック化した要部構成図である。

図２に示されるように、この第２の実施の形態による浮動アクティブキャパシタ（以下、これを第２実施形態という）と、図１に示された第１の実施の形態による浮動アクティブキャパシタ（以下、これを第１実施形態という）との構成の違いは、第１実施形態が、１次のパッシブ全域通過形９０°遅相回路３として、直列接続された抵抗値（Ｒ0 ）の抵抗３（３）とキャパシタンス値（Ｃ0 ）のキャパシタ３（４）とを備えた構成であるのに対し、第２実施形態が、１次のパッシブ全域通過形９０°遅相回路３として、インダクタンス値（Ｌ0 ）のインダクタ３（５）と抵抗値（Ｒ0 ）の抵抗３（６）とを備えた構成である点に違いがあるが、それ以外の各構成については同じ構成になっている。

そして、第１実施形態と第２実施形態とは、１次のパッシブ全域通過形９０°遅相回路３に関してその構成の一部が異なっているが、１次のパッシブ全域通過形９０°遅相回路３としての動作形態は殆ど同じであって、第２実施形態による抵抗３（５）とインダクタ３（６）の接続点には、第１実施形態によるキャパシタ３（３）と抵抗３（４）の接続点に形成される９０°遅相信号と同じ９０°遅相信号が形成されるものである。

なお、図２においては、図１に図示された構成要素と同じ構成要素について同じ符号を付け、それらの構成要素についての説明は、既に行っているので省略する。

また、第２実施形態による浮動アクティブキャパシタの動作は、第１入力端子１と第２入力端子２との間に信号電圧が供給されたとき、その信号電圧は第１実施形態の１次のパッシブ全域通過形９０°遅相回路３と一部の構成を異にしている第２実施形態による１次のパッシブ全域通過形９０°遅相回路３に供給されるが、前述のように、第２実施形態の１次のパッシブ全域通過形９０°遅相回路３から９０°遅相信号が出力される動作と、第１実施形態の１次のパッシブ全域通過形９０°遅相回路３から９０°遅相信号が出力される動作とは殆ど同じであることから、１次のパッシブ全域通過形９０°遅相回路３以外の構成部分の動作を含めて、前述の第１実施形態による浮動アクティブキャパシタの動作と殆ど同じ動作になる。

このため、第２実施形態による浮動アクティブキャパシタにおいても、第１入力端子１と第２入力端子２との間に信号電圧が供給されたとき、第１実施形態による浮動アクティブキャパシタと同じように、第１入力端子１から９０°遅相信号電流が流出し、第２入力端子２に９０°遅相信号電流が流入するようになり、第１入力端子１及び第２入力端子２から回路内部を見たとき、供給される信号に対してアクティブキャパシタが形成されるものである。

次いで、図３は、第１の実施の形態及び第２の実施の形態による浮動アクティブキャパシタにおいて、回路内部に基準電位点（接地点）が形成される状態を説明するブロック構成図である。

図３において、図１及び図２に図示された構成要素と同じ構成要素については同じ符号を付けている。

図３に示されるように、電圧フォロワ４の基準電位点は、１次のパッシブ全域通過形９０°遅相回路３における９０°遅相信号出力端である抵抗３（３）とキャパシタ３（４）との接続点またはインダクタ３（５）と抵抗（６）の接続点に接続され、位相反転回路５の基準電位点は、１次のパッシブ全域通過形９０°遅相回路３における同相信号出力端である２つの高抵抗３（１）、３（２）の接続点に接続されるもので、それぞれの基準電位点を仮想接地点と等価な状態になるような設定にしているので、第１入力端子１と第２入力端子２との間に形成されるアクティブキャパシタとして、基準電位点に対して浮動状態にある浮動アクティブキャパシタが形成されることになる。

このような動作が行われる際に、１次のパッシブ全域通過形９０°遅相回路３及び電圧フォロワ４からなる構成部分は、第１入力端子１と第２入力端子２との間に供給される入力信号電圧をｅi 、電圧フォロワ４の出力信号電圧をｅo とすれば、その伝達関数（ｅo ／ｅi ）は、（ｅo ／ｅi ）＝（ｓ−ａ）／２（ｓ＋ａ）で表すことができる。この式において、ｓはラプラス変換子、ａは１次のパッシブ全域通過形９０°遅相回路３に用いられる素子のインピーダンスによって決まる値である。

この場合、図１に図示の第１実施形態のように、１次のパッシブ全域通過形９０°遅相回路３として、抵抗値（Ｒ0 ）の抵抗３（３）とキャパシタンス値（Ｃ0 ）のキャパシタ３（４）を用いている場合、ａ＝｛１／（Ｃ0 ・Ｒ0 ）｝であり、１次のパッシブ全域通過形９０°遅相回路３は、角周波数ωが１／（Ｃ0 ・Ｒ0 ）になるときの周波数において９０°進相する。また、図２に図示の第２実施形態のように、１次のパッシブ全域通過形９０°遅相回路３として、インダクタンス値（Ｌ0 ）のインダクタ３（５）と抵抗値（Ｒ0 ）の抵抗３（６）を用いている場合、ａ＝（Ｒ0 ／Ｌ0 ）であり、１次のパッシブ全域通過形９０°進相回路３は、角周波数ωが（Ｒ0 ／Ｌ0 ）になるときの周波数において９０°進相する。なお、電圧フォロワ４の出力信号電圧ｅo は、位相反転回路５で位相が反転され、位相反転回路５の出力信号電圧は（−ｅo ）になる。このとき、前述のように、第１抵抗６と第２抵抗７はともに小さい同抵抗値ｒに選ばれ、それらの抵抗値ｒの和２ｒが浮動アクティブキャパシタの内部抵抗になるので、第１抵抗６と第２抵抗７に流れる信号電流をｉとすれば、ｉ＝（ｅi −２ｅo ）／２ｒで表される。

ここで、第１入力端子１と第２入力端子２との間に供給される信号電圧をｅｉ、第１入力端子１と第２入力端子２に流れる信号電流を第１抵抗６と第２抵抗７に流れる信号電流と同じｉとすれば、第１入力端子１及び第２入力端子２から内部を見たときのインピーダンスＺは、Ｚ＝（ｅi ／ｉ）で表される。

そして、図１に図示の第１実施形態のように、ａ＝｛１／（Ｃ0 ・Ｒ0 ）｝である場合、

で示され、（Ｃ0 Ｒ0 ／ｒ）のキャパシタンス値と、ｒの内部抵抗を有する浮動アクティブキャパシタを得ることができる。ここで、当該抵抗３（３）の抵抗値（Ｒ0 ）及び／または当該キャパシタ３（４）のキャパシタンス値（Ｃ0 ）、好ましくは当該抵抗抵抗３（３）の抵抗値（Ｒ0 ）を適宜変更すれば、浮動アクティブキャパシタのキャパシタンス値（Ｃ0 Ｒ0 ／ｒ）を可変することができる。

一方、図２に図示の第２実施形態のように、ａ＝（Ｒ0 ／Ｌ0 ）である場合、

で示され、（Ｌ0 ／ｒＲ0 ）のキャパシタンス値と、ｒの内部抵抗を有する浮動アクティブキャパシタを得ることができる。この場合も、当該インダクタ３（５）のインダクタンス値（Ｌ0 ）及び／または抵抗３（６）の抵抗値（Ｒ0 ）、好ましくは当該抵抗３（６）の抵抗値（Ｒ0 ）を適宜変更すれば、浮動アクティブキャパシタのキャパシタンス値（Ｌ0 ／ｒＲ0 ）を可変することができる。

以上の各例は、１次のパッシブ全域通過形９０°遅相回路３を用いて浮動アクティブキャパシタを構成したものであるが、１次のパッシブ全域通過形９０°遅相回路３を用いる代わりに、１次のパッシブ全域通過形９０°進相回路を用いた場合でも、浮動アクティブキャパシタの内部構成の一部を変更すれば、同じような浮動アクティブキャパシタを形成することができ、以下、１次のパッシブ全域通過形９０°進相回路を用いた例について説明する。

図４は、本発明の浮動アクティブキャパシタにおける第３の実施の形態を示す回路構成図であって、構成要素の一部をブロック化した要部構成図であり、１次のパッシブ全域通過形９０°進相回路８を用いたときの一つの例を示すものである。

図４に示されるように、この浮動アクティブキャパシタは、第１入力端子１と、第２入力端子２と、１次のパッシブ全域通過形進相回路（＋９０°）８と、電圧フォロワ（ＢＦ）４と、位相反転回路（ＩＮＶ）５と、小抵抗値（ｒ）の第１抵抗６と、同じ小抵抗値（ｒ）の第２抵抗７とからなる。

そして、１次のパッシブ全域通過形進相回路８は、４素子ブリッジ回路からなり、第１入力端子１と第２入力端子２間に、それぞれ、直列接続されたそれぞれ高い同じ抵抗値（Ｒ）を有する抵抗８（１）、８（２）、及び、直列接続されたキャパシタンス値（Ｃ0 ）のキャパシタ８（３）と抵抗値（Ｒ0 ）の抵抗８（４）からなっている。電圧フォロワ４は反転入力（−）と出力とが直接接続されたオペアンプ４（１）により構成され、オペアンプ４（１）の非反転入力（＋）がブリッジ回路のキャパシタ８（３）と抵抗（４）の接続点に接続される。位相反転回路５はオペアンプ５（１）とその反転入力（−）と出力間に接続された抵抗５（２）とその反転入力（−）と電圧フォロワ４の出力との間に接続された抵抗５（３）とにより構成され、オペアンプ５（１）の非反転入力（＋）がブリッジ回路の抵抗８（１）、８（２）の接続点に接続される。第１抵抗６はオペアンプ５（１）の出力と第１入力端子１との間に接続され、第２抵抗７はオペアンプ４（１）の出力と第２入力端子２との間に接続される。

この場合も、ブリッジ回路の抵抗８（１）、８（２）は、抵抗８（１）、８（２）の接続点が通常の接地点に対して高インピーダンスを呈するように高い同じ抵抗値Ｒのものを用い、第１抵抗６及び第２抵抗７は、全体が浮動アクティブキャパシタの内部抵抗を示すことから低い同じ抵抗値ｒのものを用いている。

第３の実施の形態による浮動アクティブキャパシタは次のように動作する。

第１入力端子１と第２入力端子２との間に信号電圧が供給されると、信号電圧は１次のパッシブ全域通過形９０°進相回路８で９０°進相されて９０°進相信号電圧に変換され、得られた９０°進相信号電圧は電圧フォロワ４で単位利得で同相増幅された後、第２抵抗７を通して第２入力端子２に供給されて第２入力端子２から９０°進相信号電流として流出する。このとき、第１入力端子２から９０°進相信号電流が流出することは、第２入力端子２に９０°遅相信号電流が流入したことと等価となる。一方、電圧フォロワ４から出力された９０°遅相信号電圧は第２抵抗６を通して第２入力端子２に供給されて第２入力端子２から９０°遅相信号電流として流出する。このように、第１入力端子１と第２入力端子２との間に信号電圧が供給されたとき、第１入力端子１に９０°遅相信号電流が流入し、第２入力端子２から９０°遅相信号電流が流出するので、第１入力端子１及び第２入力端子２から回路内部を見たとき、供給される信号に対してアクティブキャパシタを形成することができる。

次に、図５は、本発明の浮動アクティブキャパシタにおける第４の実施の形態を示す回路構成図であって、構成要素の一部をブロック化した要部構成図であり、１次のパッシブ全域通過形９０°進相回路８を用いた他の例を示すものである。

なお、図５においては、図４に図示された構成要素と同じ構成要素については同じ符号を付けている。

図５に示されるように、第４の実施の形態による浮動アクティブキャパシタ（以下、これを第４実施形態という）と、図４に示された第３の実施の形態による浮動アクティブキャパシタ（以下、これを第３実施形態という）との構成の違いは、第３実施形態が、１次のパッシブ全域通過形９０°進相回路８として、直列接続されたキャパシタンス値（Ｃ0 ）のキャパシタ８（３）と抵抗値（Ｒ0 ）の抵抗８（４）とを備えた構成であるのに対し、第４実施形態が、１次のパッシブ全域通過形９０°進相回路８として、直列接続された抵抗値（Ｒ0 ）の抵抗８（５）とインダクタンス値（Ｌ0 ）のインダクタ８（６）とを備えた構成である点に違いがあるが、それ以外の各構成については同じ構成になっている。

そして、第３実施形態と第４実施形態とは、１次のパッシブ全域通過形９０°進相回路８に関してその構成の一部が異なっているが、１次のパッシブ全域通過形９０°遅相回路８としての動作形態は殆ど同じであって、第４実施形態による抵抗８（５）とインダクタ８（６）の接続点には、第３実施形態によるキャパシタ８（３）と抵抗８（４）の接続点に形成される９０°進相信号が同じように形成される。

なお、図５においては、図４に図示された構成要素と同じ構成要素について同じ符号を付け、それらの構成要素についての説明は、既に行っているので省略する。

また、第４実施形態による浮動アクティブキャパシタの動作は、第１入力端子と第２入力端子２との間に信号電圧が供給されたとき、その信号電圧は第３実施形態の１次のパッシブ全域通過形９０°進相回路８に対してその一部の構成が異なる第４実施形態の１次のパッシブ全域通過形９０°進相回路８に供給されるが、前述のように、第４実施形態の１次のパッシブ全域通過形９０°進相回路８から９０°進相信号が出力される動作と、第３実施形態の１次のパッシブ全域通過形９０°進相回路８から９０°進相信号が出力される動作とは殆ど同じであることから、１次のパッシブ全域通過形９０°進相回路８以外の構成部分の動作を含めて、前述の第３実施形態による浮動アクティブキャパシタの動作と殆ど同じである。

このため、第４実施形態による浮動アクティブキャパシタにおいても、第１入力端子と第２入力端子２との間に信号電圧が供給されたとき、第３実施形態による浮動アクティブキャパシタと同様に第１入力端子１から９０°進相信号電流が流出し、第２入力端子２に９０°進相信号電流が流入するようになり、第１入力端子１及び第２入力端子２から回路内部を見たとき、供給される信号に対して浮動アクティブキャパシタが形成されることになる。

続いて、図６は、第３の実施の形態及び第４の実施の形態による浮動アクティブキャパシタにおいて、回路内部に基準電位点（接地点）が形成される状態を説明するブロック構成図である。

図６において、図４及び図５に図示された構成要素と同じ構成要素については同じ符号を付けている。

図６に示されるように、電圧フォロワ４の基準電位点は、１次のパッシブ全域通過形９０°進相回路８における９０°進相信号出力端であるキャパシタ８（３）と抵抗８（４）との接続点または抵抗８（５）とインダクタ８（６）との接続点に接続され、位相反転回路５の基準電位点は、１次のパッシブ全域通過形９０°進相回路８における同相信号出力端である２つの高抵抗８（１）、８（２）の接続点に接続され、それぞれの基準電位点が仮想接地点と等価な状態を示すような設定にしているので、第１入力端子１と第２入力端子２との間に形成されるアクティブキャパシタは、基準電位点に対して浮動状態にある浮動アクティブキャパシタを形成することができる。

このような動作が行われる際に、１次のパッシブ全域通過形９０°進相回路８及び電圧フォロワ４からなる構成部分は、第１入力端子１と第２入力端子２との間に供給される入力信号電圧をｅi 、電圧フォロワ４の出力信号電圧をｅo とすれば、その伝達関数（ｅo ／ｅi ）は、（ｅo ／ｅi ）＝｛−（ｓ−ａ）／２（ｓ＋ａ）｝で表すことができる。この場合も、ｓはラプラス変換子、ａは１次のパッシブ全域通過形９０°遅相回路８に用いられる素子のインピーダンスによって決まる値である。

ここで、図４に図示の第３実施形態のように、１次のパッシブ全域通過形９０°進相回路８として、キャパシタンス値（Ｃ0 ）のキャパシタ８（３）と抵抗値（Ｒ0 ）の抵抗８（４）を用いている場合、ａ＝｛１／（Ｃ0 ・Ｒ0 ）｝であり、１次のパッシブ全域通過形９０°進相回路８は、角周波数ωが１／（Ｃ0 ・Ｒ0 ）になるときの周波数において９０°進相する。また、図５に図示の第４実施形態のように、１次のパッシブ全域通過形９０°進相回路８として、抵抗値（Ｒ0 ）の抵抗８（５）とインダクタンス値（Ｌ0 ）のインダクタ８（６）を用いている場合、ａ＝（Ｒ0 ／Ｌ0 ）であり、１次のパッシブ全域通過形９０°進相回路８は、角周波数ωが（Ｒ0 ／Ｌ0 ）になるときの周波数において９０°進相する。

そして、第１入力端子１と第２入力端子２との間に供給される信号電圧をｅｉ、第１入力端子１と第２入力端子２を流れる信号電流を第１抵抗６と第２抵抗７に流れる信号電流と同じｉとすれば、第１入力端子１及び第２入力端子２から内部を見たときのインピーダンスＺは、Ｚ＝（ｅi ／ｉ）で表されるもので、第３実施形態のように、ａ＝｛１／（Ｃ0 ・Ｒ0 ）｝である場合、

で示され、（Ｃ0 Ｒ0 ／ｒ）のキャパシタンス値と、ｒの内部抵抗を有する浮動アクティブキャパシタが得られる。

一方、図５に図示の第４実施形態のように、ａ＝（Ｒ0 ／Ｌ0 ）である場合、

で示され、（Ｌ0 ／ｒＲ0 ）のキャパシタンス値と、ｒの内部抵抗を有する浮動アクティブキャパシタが得られる。

この場合、第３実施形態における当該キャパシタ８（３）のキャパシタンス値（Ｃ0 ）及び当該抵抗８（４）の抵抗値（Ｒ0 ）、好ましくは当該抵抗８（４）の抵抗値Ｒ0 を、また、第４実施形態における当該抵抗８（５）の抵抗値（Ｒ0 ）及び当該インダクタ８（６）のインダクタンス値（Ｌ0 ）、好ましくは当該抵抗８（５）の抵抗値（Ｒ0 ）をそれぞれ適宜変更すれば、浮動アクティブキャパシタのキャパシタンス値（Ｃ0 Ｒ0 ／ｒ）またはキャパシタンス値（Ｌ0 ／ｒＲ0 ）を可変することができる。

本発明の浮動アクティブキャパシタにおける第１の実施の形態を示す回路構成図であって、構成要素の一部をブロック化した要部構成図である。 本発明の浮動アクティブキャパシタにおける第２の実施の形態を示す回路構成図であって、構成要素の一部をブロック化した要部構成図である。 第１の実施の形態及び第２の実施の形態による浮動アクティブキャパシタにおいて、回路内部に基準電位点が形成される状態を説明するブロック構成図である。 本発明の浮動アクティブキャパシタにおける第３の実施の形態を示す回路構成図であって、構成要素の一部をブロック化した要部構成図である。 本発明の浮動アクティブキャパシタにおける第４の実施の形態を示す回路構成図であって、構成要素の一部をブロック化した要部構成図である。 第３の実施の形態及び第４の実施の形態による浮動アクティブキャパシタにおいて、回路内部に基準電位点が形成される状態を説明するブロック構成図である。

符号の説明

１ 第１入力端子
２ 第２入力端子
３ １次のパッシブ全域通過形９０°遅相回路（−９０°）
３（１）、３（２） 高抵抗値の抵抗
３（３）、３（６） 抵抗
３（４） キャパシタ
３（５） インダクタ
４ 電圧フォロワ（ＢＦ）
４（１） オペアンプ
５ 位相反転回路（ＩＮＶ）
５（１） オペアンプ
５（２）、５（３） 抵抗
６ 低抵抗値の第１抵抗
７ 低抵抗値の第２抵抗
８ １次のパッシブ全域通過形９０°進相回路（＋９０°）
８（１）、８（２） 高抵抗値の抵抗
８（３） キャパシタ
８（４）、８（５） 抵抗
８（６） インダクタ

Claims (8)

1. 第１入力端子及び第２入力端子間に一対の入力端が接続された４素子ブリッジ回路を構成する１次のパッシブ全域通過形遅相回路と、前記１次のパッシブ全域通過形遅相回路の出力遅相信号を単位利得増幅する電圧フォロワと、前記電圧フォロワの出力遅相信号を反転増幅する位相反転回路と、前記電圧フォロワの出力と前記第１入力端子間に接続された低抵抗値の第１抵抗と、前記位相反転回路の出力と前記第２入力端子間に接続された前記第１抵抗と等抵抗値の第２抵抗とを備え、前記ブリッジ回路の４素子は、２素子が前記第１及び第２入力端子間に直列接続された等しい高抵抗値を有する２つの抵抗であり、２素子が前記第１及び第２入力端子間に直列接続された抵抗とキャパシタであって、前記直列接続された抵抗とキャパシタの接続点から遅相信号が出力されるもので、前記第１入力端子及び前記第２入力端子間に信号電圧が供給されたとき、前記第１入力端子からその信号電圧に対して９０°進相した信号電流が流出され、前記第２入力端子にその信号電圧に対して９０°進相した信号電流が流入されることにより、前記第１入力端子及び前記第２入力端子間に浮動アクティブキャパシタが形成されることを特徴とする浮動アクティブキャパシタ。
2. 第１入力端子及び第２入力端子間に一対の入力端が接続された４素子ブリッジ回路を構成する１次のパッシブ全域通過形進相回路と、前記１次のパッシブ全域通過形進相回路の出力遅相信号を単位利得増幅する電圧フォロワと、前記電圧フォロワの出力遅相信号を反転増幅する位相反転回路と、前記電圧フォロワの出力と前記第１入力端子間に接続された低抵抗値の第１抵抗と、前記位相反転回路の出力と前記第２入力端子間に接続された前記第１抵抗と等抵抗値の第２抵抗とを備え、前記ブリッジ回路の４素子は、２素子が前記第１及び第２入力端子間に直列接続された等しい高抵抗値を有する２つの抵抗であり、２素子が前記第１及び第２入力端子間に直列接続されたインダクタと抵抗であって、前記直列接続されたインダクタと抵抗の接続点から遅相信号が出力されるもので、前記第１入力端子及び前記第２入力端子間に信号電圧が供給されたとき、前記第１入力端子からその信号電圧に対して９０°進相した信号電流が流出され、前記第２入力端子からその信号電圧に対して９０°進相した信号電流が流入されることにより、前記第１入力端子及び前記第２入力端子間に浮動アクティブキャパシタが形成されることを特徴とする浮動アクティブキャパシタ。
3. 前記電圧フォロワは、反転入力と出力とが直接接続され、非反転入力が前記１次のパッシブ全域通過形進相回路の遅相出力端に接続されたオペアンプからなることを特徴とする請求項１もしくは２のいずれかに記載の浮動アクティブキャパシタ。
4. 前記位相反転回路は、反転入力と出力との間に負帰還抵抗が接続され、反転入力が入力抵抗を通して前記１次のパッシブ全域通過形進相回路の出力に接続され、非反転入力が前記１次のパッシブ全域通過形遅相回路における等しい高抵抗値を有する２つの抵抗の接続点に接続されることを特徴とする請求項１乃至３のいずれか１項に記載の浮動アクティブキャパシタ。
5. 第１入力端子及び第２入力端子間に一対の入力端が接続された４素子ブリッジ回路を構成する１次のパッシブ全域通過形進相回路と、前記１次のパッシブ全域通過形進相回路の出力進相信号を単位利得増幅する電圧フォロワと、前記電圧フォロワの出力進相信号を反転増幅する位相反転回路と、前記位相反転回路の出力と前記第１入力端子間に接続された低抵抗値の第１抵抗と、前記電圧フォロワの出力と前記第２入力端子間に接続された前記第１抵抗と等抵抗値の第２抵抗とを備え、前記ブリッジ回路の４素子は、２素子が前記第１及び第２入力端子間に直列接続された等しい高抵抗値を有する２つの抵抗であり、２素子が前記第１及び第２入力端子間に直列接続されたキャパシタと抵抗であって、前記直列接続されたキャパシタと抵抗の接続点から進相信号が出力されるもので、前記第１入力端子及び前記第２入力端子間に信号電圧が供給されたとき、前記第１入力端子にその信号電圧に対して９０°遅相した信号電流が流入され、前記第２入力端子からその信号電圧に対して９０°遅相した信号電流が流出されることにより、前記第１入力端子及び前記第２入力端子間に浮動アクティブキャパシタが形成されることを特徴とする浮動アクティブキャパシタ。
6. 第１入力端子及び第２入力端子間に一対の入力端が接続された４素子ブリッジ回路を構成する１次のパッシブ全域通過形進相回路と、前記１次のパッシブ全域通過形進相回路の出力進相信号を単位利得増幅する電圧フォロワと、前記電圧フォロワの出力進相信号を反転増幅する位相反転回路と、前記位相反転回路の出力と前記第１入力端子間に接続された低抵抗値の第１抵抗と、前記電圧フォロワの出力と前記第２入力端子間に接続された前記第１抵抗と等抵抗値の第２抵抗とを備え、前記ブリッジ回路の４素子は、２素子が前記第１及び第２入力端子間に直列接続された等しい高抵抗値を有する２つの抵抗であり、２素子が前記第１及び第２入力端子間に直列接続された抵抗とインダクタであって、前記直列接続された抵抗とインダクタの接続点から進相信号が出力されるもので、前記第１入力端子及び前記第２入力端子間に信号電圧が供給されたとき、前記第１入力端子にその信号電圧に対して９０°遅相した信号電流が流入され、前記第２入力端子からその信号電圧に対して９０°遅相した信号電流が流出されることにより、前記第１入力端子及び前記第２入力端子間に浮動アクティブキャパシタが形成されることを特徴とする浮動アクティブキャパシタ。
7. 前記電圧フォロワは、反転入力と出力とが直接接続され、非反転入力が前記１次のパッシブ全域通過形遅相回路の進相出力端に接続されたオペアンプからなることを特徴とする請求項５もしくは６のいずれかに記載の浮動アクティブキャパシタ。
8. 前記位相反転回路は、反転入力と出力との間に負帰還抵抗が接続され、反転入力が入力抵抗を通して前記１次のパッシブ全域通過形遅相回路の出力に接続され、非反転入力が前記１次のパッシブ全域通過形進相回路における等しい高抵抗値を有する２つの抵抗の接続点に接続されることを特徴とする請求項５もしくは７のいずれか１項に記載の浮動アクティブキャパシタ。

Images