CN116208108A - 可编程增益放大器电路及电子装置 - Google Patents
可编程增益放大器电路及电子装置 Download PDFInfo
- Publication number
- CN116208108A CN116208108A CN202211577573.1A CN202211577573A CN116208108A CN 116208108 A CN116208108 A CN 116208108A CN 202211577573 A CN202211577573 A CN 202211577573A CN 116208108 A CN116208108 A CN 116208108A
- Authority
- CN
- China
- Prior art keywords
- amplifier
- switch
- capacitor
- variable resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 92
- 238000003491 array Methods 0.000 claims description 4
- 238000001914 filtration Methods 0.000 abstract description 7
- 238000005070 sampling Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
本发明提供了一种可编程增益放大器电路及电子装置，第一放大器A1、第二放大器A2、第三放大器A3串联；第一放大器A1的两个输入端分别连接第一可变电阻R1和第二可变电阻R2，第一可变电阻R1的另一端和第二可变电阻R2的另一端分别作为第一输入端Vip和第二输入端Vin；第三放大器A3的两个输出端分别作为第一输出端Von和第二输出端Vop；第三放大器A3和第一放大器A1之间设置有第一控制电路和第二控制电路；第三放大器A3的正向输出端和第二放大器A2的正向输入端之间设置有第三控制电路和第四控制电路。本发明的电路采用开关电容模拟大电阻，构成低通滤波器，实现在较小芯片面积下完成低通滤波功能。
Description
技术领域
本发明涉及放大器技术领域，具体地，涉及一种可编程增益放大器电路及电子装置。
背景技术
一般可编程增益放大器仅仅具有增益可调功能，对电路信号并没有进行滤波处理，或者为了实现低通滤波，采用了很大的电阻，使得芯片面积过大，成本上升。
公开号为CN205883178U的专利文献公开了一种可编程增益放大器以及电子装置，可编程增益放大器包括：两个互补的交叉耦合晶体管对，以一个对中的每个晶体管具有与另一个对中的晶体管中的相应的一个晶体管的电流流动路径级联的电流流动路径的状态相互耦合，第一和第二耦合点形成在对之间；第一和第二采样电容器耦合至第一和第二耦合点，第一和第二输入级具有用以接收用于由第一和第二采样电容器采样的输入信号的输入，开关部件将第一和第二输入级耦合至采样电容器，使得输入信号被采样作为在采样电容器上的采样信号，开关部件激励互补的交叉耦合晶体管对，使得在采样电容器上采样的信号经受随时间呈指数增长的负电阻再生，以由此提供指数放大器增益。但是该专利文献仍然存在仅具有增益可调功能，对电路信号并没有进行滤波处理的缺陷。
发明内容
针对现有技术中的缺陷，本发明的目的是提供一种可编程增益放大器电路及电子装置。
根据本发明提供的一种可编程增益放大器电路，包括：第一放大器A1、第二放大器A2、第三放大器A3、第一可变电阻R1以及第二可变电阻R2；
所述第一放大器A1的输出端连接所述第二放大器A2的输入端，所述第二放大器A2的输出端连接所述第三放大器A3的输入端；所述第一放大器A1的正相输入端和反相输入端分别连接所述第一可变电阻R1的一端和所述第二可变电阻R2的一端，所述第一可变电阻R1的另一端和所述第二可变电阻R2的另一端分别作为第一输入端Vip和第二输入端Vin；所述第三放大器A3的正相输出端和反相输出端分别作为第一输出端Von和第二输出端Vop；
所述第三放大器A3的反相输出端和所述第一放大器A1的正相输入端之间设置有第一控制电路，所述第三放大器A3的正相输出端和所述第一放大器A1的反相输入端之间设置有第二控制电路；所述第三放大器A3的反相输出端和所述第二放大器A2的正相输入端之间设置有第三控制电路，所述第三放大器A3的正相输出端和所述第二放大器A2的反相输入端之间设置有第四控制电路。
优选的，所述第一控制电路包括第一电容C1、第二电容C2、第三可变电阻R3、第一开关S1以及第二开关S2；
所述第一电容C1的一端分别连接所述第二电容C2的一端、所述第三可变电阻R3的一端、所述第一开关S1的一端以及所述第一放大器A1的正相输入端；
所述第一电容C1的另一端分别连接所述第三可变电阻R3的另一端、所述第二开关S2的一端以及所述第三放大器A3的反相输出端；
所述第一开关S1的另一端分别连接所述第二电容C2的另一端和所述第二开关S2的另一端。
优选的，所述第二控制电路包括第三电容C3、第四电容C4、第四可变电阻R4、第三开关S3以及第四开关S4；
所述第三电容C3的一端分别连接所述第四电容C4的一端、所述第四可变电阻R4的一端、所述第三开关S3的一端以及所述第一放大器A1的反相输入端；
所述第三电容C3的另一端分别连接所述第四可变电阻R4的另一端、所述第三开关S3的一端以及所述第三放大器A3的正相输出端；
所述第三开关S3的另一端分别连接所述第四电容C4的另一端和所述第四开关S4的另一端。
优选的，所述第三控制电阻包括第五电容C5、第六电容C6、第五开关S5以及第六开关S6；
所述第五电容C5的一端分别连接所述第五开关S5的一端和所述第六开关S6的一端；
所述第五电容C5的另一端分别连接所述第五开关S5的另一端、所述第六电容C6的一端以及所述第三放大器A3的反相输出端；
所述第六开关S6的另一端分别连接所述第六电容C6的另一端和所述第二放大器A2的正相输入端。
优选的，所述第四控制电阻包括第七电容C7、第八电容C8、第七开关S7以及第八开关S8；
所述第七电容C7的一端分别连接所述第七开关S7的一端和所述第八开关S8的一端；
所述第七电容C7的另一端分别连接所述第七开关S7的另一端、所述第八电容C8的一端以及所述第三放大器A3的正相输出端；
所述第八开关S8的另一端分别连接所述第八电容C8的另一端和所述第二放大器A2的反相输入端。
优选的，所述第一放大器A1为差分运算放大器。
优选的，所述第二放大器A2为带有共模负反馈的折叠式Cascode高增益差分运算放大器。
优选的，所述第三放大器A3为classAB输出级放大器。
优选的，所述第一可变电阻R1、所述第二可变电阻R2、所述第三可变电阻R3以及所述第四可变电阻R4均为数字信号控制开关的电阻阵列。
本发明还提供一种电子装置，包括上述的可编程增益放大器电路。
与现有技术相比，本发明具有如下的有益效果：
1、本发明通过采用开关电容等效大电阻的方式，用最小的版图面积实现了频率补偿和低通滤波功能，滤除了高频无用信号，达到了为后级高精度ADC电路提供高质量信号的目的；
2、本发明的电路采用开关电容模拟大电阻，构成低通滤波器，实现在较小芯片面积下完成低通滤波功能；
3、本发明的电路不仅具有增益可调功能，还能够对电路信号进行滤波处理，芯片面积小，成本低。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1为本发明的可编程增益放大器的电路结构图；
图2为一实施例中的可编程增益放大器的电路结构图；
图3为一实施例中的可编程增益放大器的零频增益模型的示意图。
具体实施方式
下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。
实施例1：
如图1所示，本实施例还提供一种可编程增益放大器电路，包括：第一放大器A1、第二放大器A2、第三放大器A3、第一可变电阻R1以及第二可变电阻R2。第一放大器A1的输出端连接第二放大器A2的输入端，第二放大器A2的输出端连接第三放大器A3的输入端，第一放大器A1的正相输入端和反相输入端分别连接第一可变电阻R1的一端和第二可变电阻R2的一端，第一可变电阻R1的另一端和第二可变电阻R2的另一端分别作为第一输入端Vip和第二输入端Vin，第三放大器A3的正相输出端和反相输出端分别作为第一输出端Von和第二输出端Vop，第三放大器A3的反相输出端和第一放大器A1的正相输入端之间设置有第一控制电路，第三放大器A3的正相输出端和第一放大器A1的反相输入端之间设置有第二控制电路，第三放大器A3的反相输出端和第二放大器A2的正相输入端之间设置有第三控制电路，第三放大器A3的正相输出端和第二放大器A2的反相输入端之间设置有第四控制电路。
第一放大器A1为差分运算放大器，第二放大器A2为带有共模负反馈的折叠式Cascode高增益差分运算放大器，第三放大器A3为classAB输出级放大器。
第二控制电路包括第三电容C3、第四电容C4、第四可变电阻R4、第三开关S3以及第四开关S4，第三电容C3的一端分别连接第四电容C4的一端、第四可变电阻R4的一端、第三开关S3的一端以及第一放大器A1的反向输入端，第三电容C3的另一端分别连接第四可变电阻R4的另一端、第三开关S3的一端以及第三放大器A3的正相输出端，第三开关S3的另一端分别连接第四电容C4的另一端和第四开关S4的另一端。
第四控制电阻包括第七电容C7、第八电容C8、第七开关S7以及第八开关S8，第七电容C7的一端分别连接第七开关S7的一端和第八开关S8的一端，第七电容C7的另一端分别连接第七开关S7的另一端、第八电容C8的一端以及第三放大器A3的正相输出端，第八开关S8的另一端分别连接第八电容C8的另一端和第二放大器A2的反向输入端。
第一控制电路包括第一电容C1、第二电容C2、第三可变电阻R3、第一开关S1以及第二开关S2，第一电容C1的一端分别连接第二电容C2的一端、第三可变电阻R3的一端、第一开关S1的一端以及第一放大器A1的正向输入端，第一电容C1的另一端分别连接第三可变电阻R3的另一端、第二开关S2的一端以及第三放大器A3的反相输出端，第一开关S1的另一端分别连接第二电容C2的另一端和第二开关S2的另一端。
第三控制电阻包括第五电容C5、第六电容C6、第五开关S5以及第六开关S6，第五电容C5的一端分别连接第五开关S5的一端和第六开关S6的一端，第五电容C5的另一端分别连接第五开关S5的另一端、第六电容C6的一端以及第三放大器A3的反相输出端，第六开关S6的另一端分别连接第六电容C6的另一端和第二放大器A2的正向输入端。
第一可变电阻R1、第二可变电阻R2、第三可变电阻R3以及第四可变电阻R4均为数字信号控制开关的电阻阵列。
本实施例还提供一种电子装置，包括上述的可编程增益放大器电路。
实施例2：
本领域技术人员可以将本实施例理解为实施例1的更为具体的说明。
如图2和图3所示，本实施例提供的可编程增益放大器的电路结构，该电路的核心部分由三个放大器组成，它们分别是A1,A2,A3。输入端Vip和Vin分别与可变电阻R1连接，这两个电阻R1的另一端分别再与放大器A1的输入端相接。输出端Von与放大器A1的正输入端之间，连接着相互并联的电容C1，可变电阻R2，以及与开关/S串联的电容C2。并且C2两端与开关S并联。输出端Vop与放大器A1的负输入端之间，也连接着相互并联的电容C1，可变电阻R2，以及与开关/S串联的电容C2。并且C2两端与开关S并联。放大器A3的负端输出与放大器A2的正输入端之间连接着相互并联的电容C4和与开关/S串联的电容C3，并且C3的两端与开关S并联。同样的结构也出现在放大器A3的正端输出与放大器A2的负输入端之间。
放大器A1是一个差分运算放大器。
放大器A2是一个带有共模负反馈的折叠式Cascode高增益差分运算放大器。
放大器A3是一个classAB输出级放大器。
电路中出现的可变电阻R1,R2，均为由数字信号控制开关的电阻阵列。
电容C2在开关S和/S的控制下周期性开关，开关频率为fs，该开关电容等效为一个电阻值为Rc2＝1/C2fs的电阻，与其并联的电容C1，形成一个时间常数为RC2C1＝C1/C2fS的低通滤波器。而由开关S和/S控制的电容C3，在周期性时钟的控制下，等效为一个电阻值为Rc3＝1/C3fs，与其并联的电容C4一起对放大器A2,A3进行频率补偿。
该电路的零频增益等效为电路中滤波器被去除后的电路结构，如图3所示，此时，电路低频增益通过反馈电阻R2和输入端串联电阻R1间的比例关系实现，即G0＝R2/R1。
而加入无源低通滤波器的电路，如图2所示，该电路的增益函数Gain(s)为：
其中，fs为开关电容上的开关频率，s是在描述传递函数时默认的一种表达方式，拉普拉斯表达式。
由上式可见，该电路呈低通特性，可以滤除高频无用信号。
本发明的电路采用开关电容模拟大电阻，构成低通滤波器，实现在较小芯片面积下完成低通滤波功能。
以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。
Claims (10)
1.一种可编程增益放大器电路，其特征在于，包括：第一放大器A1、第二放大器A2、第三放大器A3、第一可变电阻R1以及第二可变电阻R2；
所述第一放大器A1的输出端连接所述第二放大器A2的输入端，所述第二放大器A2的输出端连接所述第三放大器A3的输入端；所述第一放大器A1的正相输入端和反相输入端分别连接所述第一可变电阻R1的一端和所述第二可变电阻R2的一端，所述第一可变电阻R1的另一端和所述第二可变电阻R2的另一端分别作为第一输入端Vip和第二输入端Vin；所述第三放大器A3的正相输出端和反相输出端分别作为第一输出端Von和第二输出端Vop；
所述第三放大器A3的反相输出端和所述第一放大器A1的正相输入端之间设置有第一控制电路，所述第三放大器A3的正相输出端和所述第一放大器A1的反相输入端之间设置有第二控制电路；所述第三放大器A3的反相输出端和所述第二放大器A2的正相输入端之间设置有第三控制电路，所述第三放大器A3的正相输出端和所述第二放大器A2的反相输入端之间设置有第四控制电路。
2.根据权利要求1所述的可编程增益放大器电路，其特征在于，所述第一控制电路包括第一电容C1、第二电容C2、第三可变电阻R3、第一开关S1以及第二开关S2；
所述第一电容C1的一端分别连接所述第二电容C2的一端、所述第三可变电阻R3的一端、所述第一开关S1的一端以及所述第一放大器A1的正相输入端；
所述第一电容C1的另一端分别连接所述第三可变电阻R3的另一端、所述第二开关S2的一端以及所述第三放大器A3的反相输出端；
所述第一开关S1的另一端分别连接所述第二电容C2的另一端和所述第二开关S2的另一端。
3.根据权利要求2所述的可编程增益放大器电路，其特征在于，所述第二控制电路包括第三电容C3、第四电容C4、第四可变电阻R4、第三开关S3以及第四开关S4；
所述第三电容C3的一端分别连接所述第四电容C4的一端、所述第四可变电阻R4的一端、所述第三开关S3的一端以及所述第一放大器A1的反相输入端；
所述第三电容C3的另一端分别连接所述第四可变电阻R4的另一端、所述第三开关S3的一端以及所述第三放大器A3的正相输出端；
所述第三开关S3的另一端分别连接所述第四电容C4的另一端和所述第四开关S4的另一端。
4.根据权利要求1所述的可编程增益放大器电路，其特征在于，所述第三控制电阻包括第五电容C5、第六电容C6、第五开关S5以及第六开关S6；
所述第五电容C5的一端分别连接所述第五开关S5的一端和所述第六开关S6的一端；
所述第五电容C5的另一端分别连接所述第五开关S5的另一端、所述第六电容C6的一端以及所述第三放大器A3的反相输出端；
所述第六开关S6的另一端分别连接所述第六电容C6的另一端和所述第二放大器A2的正相输入端。
5.根据权利要求4所述的可编程增益放大器电路，其特征在于，所述第四控制电阻包括第七电容C7、第八电容C8、第七开关S7以及第八开关S8；
所述第七电容C7的一端分别连接所述第七开关S7的一端和所述第八开关S8的一端；
所述第七电容C7的另一端分别连接所述第七开关S7的另一端、所述第八电容C8的一端以及所述第三放大器A3的正相输出端；
所述第八开关S8的另一端分别连接所述第八电容C8的另一端和所述第二放大器A2的反相输入端。
6.根据权利要求1所述的可编程增益放大器电路，其特征在于，所述第一放大器A1为差分运算放大器。
7.根据权利要求6所述的可编程增益放大器电路，其特征在于，所述第二放大器A2为带有共模负反馈的折叠式Cascode高增益差分运算放大器。
8.根据权利要求7所述的可编程增益放大器电路，其特征在于，所述第三放大器A3为classAB输出级放大器。
9.根据权利要求1所述的可编程增益放大器电路，其特征在于，所述第一可变电阻R1、所述第二可变电阻R2、所述第三可变电阻R3以及所述第四可变电阻R4均为数字信号控制开关的电阻阵列。
10.一种电子装置，其特征在于，包括权利要求1至9任一项所述的可编程增益放大器电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211577573.1A CN116208108A (zh) | 2022-12-05 | 2022-12-05 | 可编程增益放大器电路及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211577573.1A CN116208108A (zh) | 2022-12-05 | 2022-12-05 | 可编程增益放大器电路及电子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116208108A true CN116208108A (zh) | 2023-06-02 |
Family
ID=86510278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211577573.1A Pending CN116208108A (zh) | 2022-12-05 | 2022-12-05 | 可编程增益放大器电路及电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116208108A (zh) |
-
2022
- 2022-12-05 CN CN202211577573.1A patent/CN116208108A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3181588B2 (ja) | ユニバーサルフィルタ | |
| EP0759228B1 (en) | Continuous time programmable analog block architecture | |
| EP0851578B1 (en) | Filter circuit | |
| US3886469A (en) | Filter networks | |
| Khateb et al. | 0.5 V differential difference transconductance amplifier and its application in voltage-mode universal filter | |
| Khateb et al. | Digitally programmable low-voltage highly linear transconductor based on promising CMOS structure of differential difference current conveyor | |
| EP1811662B1 (en) | A lowpass biquad VGA filter | |
| CN110649900A (zh) | 一种高信噪比两级运算放大器 | |
| US20180109227A1 (en) | Amplifier with adjustable gain | |
| CN116208108A (zh) | 可编程增益放大器电路及电子装置 | |
| US4782305A (en) | Differential input-single output two pole filter implemented by a single amplifier | |
| US8941438B2 (en) | Bandwidth limiting for amplifiers | |
| EP0696846B1 (en) | High-pass filter structure with programmable zeros | |
| Salama et al. | Parasitic-capacitance-insensitive voltage-mode MOSFET-C filters using differential current voltage conveyor | |
| US6642779B2 (en) | Trimming impedance between two nodes connected to a non-fixed voltage level | |
| Huang et al. | A 100 MHz G m-C bandpass filter chip design for wireless application | |
| JPH01196910A (ja) | ローパスフィルタ | |
| JPS61170113A (ja) | ２次アクテイブ位相等価器 | |
| CN221103311U (zh) | 滤波电路、adc及芯片 | |
| Miodrag et al. | A temperature compensated MOSFET-C band-pass filter in 0.35 um CMOS technology | |
| JPH01316014A (ja) | アクティブフィルター回路 | |
| US20240171154A1 (en) | Low-pass filter circuit | |
| JPH09130205A (ja) | 能動ローパスフィルタ回路 | |
| JPH0257730B2 (zh) | ||
| Schaumann et al. | MOS compatible, all-capacitor biquadratic active filters |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |