JP2008140850A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008140850A JP2008140850A JP2006323592A JP2006323592A JP2008140850A JP 2008140850 A JP2008140850 A JP 2008140850A JP 2006323592 A JP2006323592 A JP 2006323592A JP 2006323592 A JP2006323592 A JP 2006323592A JP 2008140850 A JP2008140850 A JP 2008140850A
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- layer
- insulating film
- aluminum
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】容量素子3は、容量絶縁膜6を下部電極5と上部電極7との間に挟み込んだMIM構造を有している。容量素子3の上部電極7は、チタンからなる下チタン層15、アルミニウムと銅との合金からなるアルミニウム銅層16、チタンからなる上チタン層17および窒化チタンからなる窒化チタン層18を、容量絶縁膜6側からこの順で積層して形成されている。
【選択図】図2
Description
MIM構造の容量素子の中には、アルミニウム(Al)を含む金属膜で下部電極および上部電極を形成したものがある。このような容量素子の製造工程では、まず、半導体基板上の層間絶縁膜の表面が平坦化された後、その層間絶縁膜上に、スパッタ法により、アルミニウムを含む金属膜が堆積される。次に、その金属膜上に、プラズマCVD(Chemical Vapor Deposition)法により、酸化シリコンなどの絶縁材料からなる容量絶縁膜が堆積される。その後、容量絶縁膜上に、スパッタ法により、アルミニウムを含む金属膜が堆積される。そして、容量絶縁膜および各金属膜がパターニングされることにより、MIM構造の容量素子が得られる。
そこで、本発明の目的は、アルミニウムが材料に含まれる上部電極をスパッタ法で形成する際の異常放電の発生を防止することができる構造の半導体装置を提供することである。
スパッタ法によりアルミニウムを含む金属材料を容量絶縁膜上に堆積させるときに異常放電が生じるメカニズムは、必ずしも明らかではないが、アルミニウムの容量絶縁膜(絶縁材料)に対する濡れ性が原因ではないかと考えられる。すなわち、アルミニウムは、絶縁材料に対する濡れ性が低いので、スパッタ法では、アルミニウムを含む金属材料が容量絶縁膜上に水玉状態で局所的に付着し、その局所的に付着した金属材料に向けて放電が生じるのではないかと考えられる。
また、前記上部電極は、前記上部電極における最表面に形成され、窒化チタンからなる窒化チタン表面層をさらに含んでいてもよい(請求項3)。この窒化チタン表面層が上部電極の最表面に形成されていれば、上部電極を形成するためのフォトリソグラフィ工程において、窒化チタン表面層が反射防止膜としての機能を発揮し、良好な露光を達成することができる。
図1は、この発明の一実施形態に係る半導体装置の構造を模式的に示す断面図である。
この半導体装置1は、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの機能素子が作り込まれた半導体基板(図示せず)上に、酸化シリコンなどの絶縁材料からなる層間絶縁膜2を備えている。
容量素子3は、層間絶縁膜2上に形成された下部電極5と、下部電極5上に形成された容量絶縁膜6と、容量絶縁膜6上に形成された上部電極7とを備えている。すなわち、容量素子3は、容量絶縁膜6を下部電極5と上部電極7との間に挟み込んだMIM構造を有している。
容量素子3の下部電極5は、下チタン層11、アルミニウム銅層12、上チタン層13および窒化チタン層14を、層間絶縁膜2(図1参照)側からこの順で積層して形成されている。
下チタン層11は、チタンからなり、たとえば、7nmの層厚を有している。
上チタン層13は、チタンからなり、たとえば、7nmの層厚を有している。
窒化チタン層14は、窒化チタンからなり、たとえば、40nmの層厚を有している。
容量素子3の容量絶縁膜6は、酸化シリコンからなり、たとえば、40nmの層厚を有している。
下チタン層15は、チタンからなり、たとえば、7nmの層厚を有している。
アルミニウム銅層16は、アルミニウム銅からなり、たとえば、100nmの層厚を有している。
窒化チタン層18は、窒化チタンからなり、たとえば、40nmの層厚を有している。
図3A〜Hは、容量素子3の製造方法を工程順に示す模式的な断面図である。
まず、最表面に層間絶縁膜2を有する半導体基板が用意される。そして、図3Aに示すように、スパッタ法により、層間絶縁膜2上に、チタン層、アルミニウム銅層、チタン層および窒化チタン層の4層構造を有する金属膜21が形成される。
次に、図3Cに示すように、スパッタ法により、酸化シリコン膜22上に、チタン層、アルミニウム銅層、チタン層および窒化チタン層の4層構造を有する金属膜23が形成される。
そして、レジスト膜24をマスクとして、金属膜23がエッチングされる。これにより、図3Eに示すように、上部電極7が形成される。エッチング処理後、レジスト膜24は除去される。
そして、レジスト膜25をマスクとして、酸化シリコン膜22および金属膜21がエッチングされる。これにより、図3Gに示すように、下部電極5および容量絶縁膜6が形成される。エッチング処理後、レジスト膜25は除去される。
アルミニウムは、チタンを含む金属材料に対する濡れ性に優れている。そのため、チタンを含む金属材料に対しては、アルミニウムを含む金属材料が水玉状態で局所的に付着するといったことはない。したがって、アルミニウム銅層16が下チタン層15を介して容量絶縁膜6上に積層される構造では、スパッタ法によるアルミニウム銅層16の形成時における異常放電を防止することができ、その異常放電による容量絶縁膜6の絶縁破壊を防止することができる。
なお、図2に示す構造では、アルミニウム銅層16上に上チタン層17が積層され、この上チタン層17上に窒化チタン層18が積層されているが、上チタン層17が省略されて、アルミニウム銅層16の直上に窒化チタン層18が形成されてもよい。ただし、上チタン層17が省略された場合、アルミニウム銅層16と窒化チタン層18との界面に、絶縁性を有する窒化アルミニウムが生成されるため、上部電極7が高抵抗(上部電極コンタクトプラグ9からの給電が高抵抗)となるが、上チタン層17を備える構造では、そのような高抵抗化を防止することができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
3 容量素子
5 下部電極
6 容量絶縁膜
7 上部電極
15 下チタン層(チタン含有層)
16 アルミニウム銅層(アルミニウム含有層)
17 上チタン層
18 窒化チタン層(窒化チタン表面層)
Claims (3)
- 容量絶縁膜を下部電極と上部電極との間に挟み込んだ構造の容量素子を有する半導体装置であって、
前記上部電極は、
前記容量絶縁膜の直上に形成され、チタンを含む金属材料からなるチタン含有層と、
前記チタン含有層の直上に形成され、アルミニウムを含む金属材料からなるアルミニウム含有層とを含む、半導体装置。 - 前記チタン含有層は、チタンからなるチタン層である、請求項1に記載の半導体装置。
- 前記上部電極は、
前記上部電極における最表面に形成され、窒化チタンからなる窒化チタン表面層をさらに含む、請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006323592A JP2008140850A (ja) | 2006-11-30 | 2006-11-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006323592A JP2008140850A (ja) | 2006-11-30 | 2006-11-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008140850A true JP2008140850A (ja) | 2008-06-19 |
Family
ID=39602052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006323592A Pending JP2008140850A (ja) | 2006-11-30 | 2006-11-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008140850A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001320026A (ja) * | 2000-05-12 | 2001-11-16 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2002016220A (ja) * | 2000-06-30 | 2002-01-18 | Toshiba Corp | 半導体装置の製造方法 |
JP2002064184A (ja) * | 2000-06-09 | 2002-02-28 | Oki Electric Ind Co Ltd | コンデンサ部を備えた半導体装置の製造方法 |
JP2002141472A (ja) * | 2000-11-06 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003258108A (ja) * | 2002-03-05 | 2003-09-12 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
-
2006
- 2006-11-30 JP JP2006323592A patent/JP2008140850A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001320026A (ja) * | 2000-05-12 | 2001-11-16 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2002064184A (ja) * | 2000-06-09 | 2002-02-28 | Oki Electric Ind Co Ltd | コンデンサ部を備えた半導体装置の製造方法 |
JP2002016220A (ja) * | 2000-06-30 | 2002-01-18 | Toshiba Corp | 半導体装置の製造方法 |
JP2002141472A (ja) * | 2000-11-06 | 2002-05-17 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003258108A (ja) * | 2002-03-05 | 2003-09-12 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7955944B2 (en) | Method of manufacturing semiconductor device | |
JP2006191036A (ja) | 半導体素子及びその形成方法 | |
JP2005340818A (ja) | 大容量mimキャパシタ及びその製造方法 | |
TWI235478B (en) | Semiconductor capacitive element, method for manufacturing same and semiconductor device provided with same | |
JP4837943B2 (ja) | 半導体装置およびその製造方法 | |
JP2004214663A (ja) | 金属電極を有するキャパシター製造方法 | |
JPH03203261A (ja) | 半導体装置 | |
TW506046B (en) | Integrated element with a plurality of conductive tracks and a condenser and the method of its manufacturing | |
JP4571836B2 (ja) | 半導体装置およびその製造方法 | |
JP2005079513A (ja) | 半導体装置及びその製造方法 | |
JP2008140850A (ja) | 半導体装置 | |
US7005343B2 (en) | Semiconductor device and method of manufacturing the same | |
JP3163761B2 (ja) | 集積回路装置 | |
JP2011166032A (ja) | 半導体装置およびその製造方法 | |
JP2008171886A (ja) | 半導体装置およびその製造方法 | |
JP6149578B2 (ja) | 電子デバイスの製造方法 | |
KR100668221B1 (ko) | Mim 캐패시터 형성 방법 | |
JP2001298154A (ja) | 半導体装置およびその製造方法 | |
JP2021197526A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20070105827A (ko) | 리페어 퓨즈를 구비한 반도체 소자의 제조 방법 | |
JP2008277546A (ja) | 半導体装置 | |
JP6722513B2 (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2008282871A (ja) | 半導体装置の製造方法及び表示装置 | |
TWI521758B (zh) | 電阻式記憶體及其製造方法 | |
KR100731061B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120817 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130314 |