TWI521758B - 電阻式記憶體及其製造方法 - Google Patents

Description

電阻式記憶體及其製造方法

本發明是有關於一種記憶體及其製作方法，且特別是有關於一種電阻式記憶體及其製造方法。

近年來電阻式記憶體(諸如電阻式隨機存取記憶體(resistive random access memory，RRAM))的發展極為快速，是目前最受矚目之未來記憶體的結構。由於電阻式記憶體具備低功耗、高速運作、高密度以及相容於互補式金屬氧化物半導體(complementary metal oxide semiconductor，CMOS)製程技術之潛在優勢，因此非常適合作為下一世代的非揮發性記憶體元件。

現行的電阻式記憶體通常包括相對配置的上電極與下電極以及位於上電極與下電極之間的可變電阻層，即具有一般所熟知的金屬-絕緣層-金屬(MIM)結構。一般來說，在形成上述的金屬-絕緣層-金屬結構之後，會先於電阻式記憶體上覆蓋一層介電層，然後再於介電層中形成暴露出部分電阻式記憶體的上電極的 開口，並於開口填入導電材料，以製作接觸窗(contact)。

在目前的製程中，一般是利用乾式蝕刻(即電漿蝕刻)的方式來於介電層中形成上述的開口。然而，在乾式蝕刻的過程中，部分的電漿會經由電阻式記憶體的上電極而進入上電極與下電極之間的可變電阻層，並被捕捉於可變電阻層中。如此一來，將造成電阻式記憶體在電性上的問題。此外，若利用濕式蝕刻來代替乾式蝕刻，則容易因過蝕刻(overetch)而無法形成所需的接觸窗輪廓，進而容易導致短路的問題。

本發明提供一種電阻式記憶體的製作方法，其將作為上電極的電極形成於接觸窗開口中。

本發明另提供一種電阻式記憶體，其作為上電極的電極配置於接觸窗開口中。

本發明提出一種電阻式記憶體的製作方法，其是先於基底上依序形成第一電極、可變電阻層與罩幕層。然後，於基底上形成覆蓋第一電極、可變電阻層與罩幕層的介電層。接著，進行蝕刻製程，於介電層與罩幕層中形成開口，此開口暴露出部分可變電阻層。而後，於開口中形成第二電極。之後，於第二電極上形成導電層。

依照本發明實施例所述之電阻式記憶體的製作方法，上述在形成罩幕層之後以及在形成介電層之前，更包括於基底上形 成覆蓋第一電極、可變電阻層與罩幕層的覆蓋層。

依照本發明實施例所述之電阻式記憶體的製作方法，上述的第一電極、可變電阻層與罩幕層的形成方法例如是先於基底上依序形成電極材料層、可變電阻材料層與罩幕材料層。之後，對電極材料層、可變電阻材料層與罩幕材料層進行圖案化製程。

依照本發明實施例所述之電阻式記憶體的製作方法，上述的蝕刻製程例如為乾式蝕刻製程。

依照本發明實施例所述之電阻式記憶體的製作方法，上述的罩幕層例如為氧化物層、氮化物層、氮氧化物層、由氧化物層與氮化物層組成的複合層或由氧化物層與氮氧化物層組成的複合層。

依照本發明實施例所述之電阻式記憶體的製作方法，上述的罩幕層例如為由氧化物層與氮化物層組成的複合層或由氧化物層與氮氧化物層組成的複合層，且開口的形成方法例如是先進行乾式蝕刻製程，移除部分介電層與罩幕層中的部分氮化物層或氮氧化物層。之後，進行濕式蝕刻製程，移除罩幕層中的部分氧化物層。

本發明另提出一種電阻式記憶體，其包括第一電極、可變電阻層、罩幕層、介電層、第二電極以及導電層。第一電極、可變電阻層與罩幕層依序配置於基底上。介電層配置於基底上且覆蓋第一電極、可變電阻層與罩幕層，其中介電層與罩幕層中具有暴露出部分可變電阻層的開口。第二電極配置於開口的底部且 與可變電阻層連接。導電層配置於第二電極上。

依照本發明實施例所述之電阻式記憶體，上述的罩幕層例如為氧化物層、氮化物層或氮氧化物層。

依照本發明實施例所述之電阻式記憶體，上述的罩幕層例如為由氧化物層與氮化物層組成的複合層或由氧化物層與氮氧化物層組成的複合層。

依照本發明實施例所述之電阻式記憶體，上述的第一電極例如為氮化鈦層或由鈦層與氮化鈦層組成的複合層。

依照本發明實施例所述之電阻式記憶體，上述的第二電極例如為氮化鈦層或由鈦層與氮化鈦層組成的複合層。

依照本發明實施例所述之電阻式記憶體，上述的可變電阻層的材料例如為金屬氧化物材料。

依照本發明實施例所述之電阻式記憶體，更包括覆蓋層，此覆蓋層配置於基底上且覆蓋第一電極、可變電阻層與罩幕層。

依照本發明實施例所述之電阻式記憶體，上述的基底中例如配置有接觸窗，且此接觸窗與第一電極連接。

基於上述，本發明在形成可變電阻層之後，先形成接觸窗開口，再於接觸窗開口中形成電極。因此，在以乾式蝕刻製程形成接觸窗開口時，由於可變電阻層上方不具有導電層(電極)，乾式蝕刻製程所使用的電漿並不會經由可變電阻層上方的導電層(電極)的傳導而進入可變電阻層並被捕捉於可變電阻層中。如 此一來，可有效地避免對最終所形成的電阻式記憶體造成電性上的影響。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧基底

101、116‧‧‧導電層

102、114‧‧‧電極

104‧‧‧可變電阻層

106‧‧‧罩幕層

106a‧‧‧氧化物層

106b‧‧‧氮化物層

108‧‧‧覆蓋層

110‧‧‧介電層

112‧‧‧開口

圖1A至圖1D為依照本發明的實施例所繪示的電阻式記憶體的製作流程剖面示意圖。

圖1A至圖1D為依照本發明的實施例所繪示的電阻式記憶體的製作流程剖面示意圖。首先，請參照圖1A，於基底100上依序形成電極102、可變電阻層104與罩幕層106。基底100例如是介電基底。此外，在基底100中形成有作為接觸窗的導電層101，且導電層101與電極102接觸。導電層101的材料例如為W、Al、Cu、Pt、Ta或AlCu。導電層101的形成方法為本領域技術人員所熟知，於此不另行說明。此外，電極102、可變電阻層104與罩幕層106的形成方法例如是先於基底100上依序形成電極材料層、可變電阻材料層與罩幕材料層，然後再對電極材料層、可變電阻材料層與罩幕材料層進行圖案化製程。電極材料層例如為氮化鉭層、氮化鉭鋁層、氮化鈦層、氮化鈦鋁層或由鈦層與氮化鈦層組成的複合層。可變電阻材料層例如為高介電常數材料層。 舉例來說，高介電常數材料層可以是金屬氧化物材料層。上述的金屬氧化物材料例如為HfO₂、TiO₂、WO₃、Al₂O₃、Ta₂O₅或ZrO₂。或者，高介電常數材料層也可以是由上述二種以上的金屬氧化物層所構成的複合層。

此外，在本實施例中，罩幕材料層是由具有不同蝕刻選擇比的二層材料層所構成的複合層，即氧化物層以及位於其上的氮化物層。因此，在進行上述的圖案化製程之後，所形成的罩幕層106即由氧化物層106a以及位於其上的氮化物層106b構成。在另一實施例中，上述的氮化物層106b亦可替換為氮氧化物層。氧化物層106a的厚度例如介於5nm至30nm之間。氮化物層106b的厚度例如介於20nm至300nm。罩幕層106的厚度可根據可變電阻層104的厚度進行調整。

然後，請參照圖1B，選擇性地於基底100上共形地形成覆蓋電極102、可變電阻層104與罩幕層106的覆蓋層108。覆蓋層108的材料例如為氮化物，其厚度例如介於10nm至40nm。覆蓋層108用以保護由電極102、可變電阻層104與罩幕層106所構成的堆疊結構。之後，於覆蓋層108上形成介電層110。介電層110即為一般通稱的層間介電層。

接著，請參照圖1C，進行蝕刻製程，於介電層110、覆蓋層108與罩幕層106中形成露出部分可變電阻層104的開口112。開口112即為後續用以形成接觸窗的接觸窗開口。開口112的形成方法例如是進行蝕刻製程。詳細地說，在本實施例中，罩 幕層106是由氧化物層106a以及位於其上的氮化物層106b構成，因此可使用乾式蝕刻製程直接移除部分介電層110、部分覆蓋層108、部分氮化物層106b與部分氧化物層106a來形成開口112。由於開口112暴露出部分可變電阻層104，即可變電阻層104上方並不存在任何導電層，因此乾式蝕刻製程所使用的電漿並不會經由導電層的傳導而進入可變電阻層104並被捕捉於可變電阻層104中，因而可避免對最終所形成的電阻式記憶體造成電性上的影響。

特別一提的是，除了使用乾式蝕刻製程直接移除部分介電層110、部分覆蓋層108、部分氮化物層106b與部分氧化物層106a來形成開口112之外，還可以採用二階段蝕刻的方式來形成開口112。詳細地說，可先使用乾式蝕刻製程移除部分介電層110、部分覆蓋層108與部分氮化物層106b，並藉由氮化物層106b與氧化物層106a之間蝕刻選擇性的差異而以氧化物層106a作為乾式蝕刻製程的蝕刻停止層。然後，使用濕式蝕刻製程移除暴露出來的氧化物層106a，以形成暴露出部分可變電阻層104的開口112。依此方式，由於乾式蝕刻製程所使用的電漿並不會與可變電阻層104接觸，因此可以更有效地避免電漿進入可變電阻層104中。此外，由於濕式蝕刻製程僅用來移除氧化物層106a，因此可以避免因蝕刻時間過長而導致過蝕刻的問題。

在上述實施例中，罩幕層106是由氧化物層106a以及位於其上的氮化物層106b構成。然而，本發明並不限於此。在其他 實施例中，罩幕層106也可以具有單層結構，即罩幕層106可以是氧化物層、氮化物層或氮氧化物層。在此情況下，亦可使用乾式蝕刻製程或使用乾式蝕刻製程搭配濕式蝕刻製程來形成開口112。

之後，請參照圖1D，於開口112中形成電極114。電極114例如是由氮化鈦層構成，或者電極114亦可是由鈦層與氮化鈦層組成的複合層。然後，於電極114上形成作為接觸窗之用的導電層116。導電層116的材料例如為W、Ti、Al、Cu、Pt、Ta或AlCu。導電層116的形成方法為本領域技術人員所熟知，於此不另行說明。

綜上所述，本發明在形成可變電阻層之後，先於可變電阻層上的層間介電層中形成接觸窗開口，再於接觸窗開口中形成電極。如此一來，在以乾式蝕刻製程製作接觸窗開口的過程中，電漿不會經由可變電阻層上方的導電層(電極)的傳導而進入可變電阻層中，因而可避免對最終所形成的電阻式記憶體造成電性上的影響。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧基底

101‧‧‧導電層

102‧‧‧電極

104‧‧‧可變電阻層

106‧‧‧罩幕層

106a‧‧‧氧化物層

106b‧‧‧氮化物層

108‧‧‧覆蓋層

110‧‧‧介電層

112‧‧‧開口

Claims (13)

1. 一種電阻式記憶體的製作方法，包括：於基底上依序形成第一電極、可變電阻層與罩幕層；於所述基底上形成介電層，所述介電層覆蓋所述第一電極、所述可變電阻層與所述罩幕層；進行蝕刻製程，於所述介電層與所述罩幕層中形成開口，所述開口暴露出部分所述可變電阻層；於所述開口中形成第二電極；以及於所述第二電極上形成導電層。
2. 如申請專利範圍第1項所述的電阻式記憶體的製作方法，其中在形成所述罩幕層之後以及在形成所述介電層之前，更包括於所述基底上形成覆蓋層，所述覆蓋層覆蓋所述第一電極、所述可變電阻層與所述罩幕層。
3. 如申請專利範圍第1項所述的電阻式記憶體的製作方法，其中所述第一電極、所述可變電阻層與所述罩幕層的形成方法包括：於所述基底上依序形成電極材料層、可變電阻材料層與罩幕材料層；以及對所述電極材料層、所述可變電阻材料層與所述罩幕材料層進行圖案化製程。
4. 如申請專利範圍第1項所述的電阻式記憶體的製作方法，其中所述蝕刻製程包括乾式蝕刻製程。
5. 如申請專利範圍第1項所述的電阻式記憶體的製作方法，其中所述罩幕層包括氧化物層、氮化物層、氮氧化物層、由氧化物層與氮化物層組成的複合層或由氧化物層與氮氧化物層組成的複合層。
6. 如申請專利範圍第5項所述的電阻式記憶體的製作方法，其中所述罩幕層包括由氧化物層與氮化物層組成的複合層或由氧化物層與氮氧化物層組成的複合層，且所述開口的形成方法包括：進行乾式蝕刻製程，移除部分所述介電層與所述罩幕層中的部分所述氮化物層或所述氮氧化物層；以及進行濕式蝕刻製程，移除所述罩幕層中的部分所述氧化物層。
7. 一種電阻式記憶體，包括：依序配置於基底上的第一電極、可變電阻層與罩幕層；介電層，配置於所述基底上且覆蓋所述第一電極、所述可變電阻層與所述罩幕層，其中所述介電層與所述罩幕層中具有開口，所述開口暴露出部分所述可變電阻層；第二電極，配置於所述開口中且與所述可變電阻層連接；以及導電層，配置於所述第二電極上。
8. 如申請專利範圍第7項所述的電阻式記憶體，其中所述罩幕層包括氧化物層、氮化物層、氮氧化物層、由氧化物層與氮化物層組成的複合層或由氧化物層與氮氧化物層組成的複合層。
9. 如申請專利範圍第7項所述的電阻式記憶體，其中所述第 一電極包括氮化鉭層、氮化鉭鋁層、氮化鈦層、氮化鈦鋁層或由鈦層與氮化鈦層組成的複合層。
10. 如申請專利範圍第7項所述的電阻式記憶體，其中所述第二電極包括氮化鉭層、氮化鉭鋁層、氮化鈦層、氮化鈦鋁層或由鈦層與氮化鈦層組成的複合層。
11. 如申請專利範圍第7項所述的電阻式記憶體，其中所述可變電阻層的材料包括金屬氧化物材料。
12. 如申請專利範圍第7項所述的電阻式記憶體，更包括覆蓋層，所述覆蓋層配置於所述基底上且覆蓋所述第一電極、所述可變電阻層與所述罩幕層。
13. 如申請專利範圍第7項所述的電阻式記憶體，其中所述基底中配置有接觸窗，且所述接觸窗與所述第一電極連接。