JP2011166032A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2011166032A JP2011166032A JP2010029518A JP2010029518A JP2011166032A JP 2011166032 A JP2011166032 A JP 2011166032A JP 2010029518 A JP2010029518 A JP 2010029518A JP 2010029518 A JP2010029518 A JP 2010029518A JP 2011166032 A JP2011166032 A JP 2011166032A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal
- insulating film
- upper electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】MIM容量素子形成時に生じる異常放電による容量絶縁膜の絶縁破壊を抑えることができて、高容量密度のMIM容量素子を得る。
【解決手段】半導体基板2上に、下部電極4−容量絶縁膜5−上部電極6からなるMIM容量素子1を有する半導体装置であって、上部電極4を構成する上部電極用金属膜は容量絶縁膜5との界面が、有機金属気相成長法(MOCVD)によりプラズマを用いないで堆積したアモルファス状のTiN膜などの金属窒化膜で構成されている。
【選択図】図1
【解決手段】半導体基板2上に、下部電極4−容量絶縁膜5−上部電極6からなるMIM容量素子1を有する半導体装置であって、上部電極4を構成する上部電極用金属膜は容量絶縁膜5との界面が、有機金属気相成長法(MOCVD)によりプラズマを用いないで堆積したアモルファス状のTiN膜などの金属窒化膜で構成されている。
【選択図】図1
Description
本発明は、半導体装置およびその製造方法に関し、特に、下部電極用金属膜−容量絶縁膜−上部電極用金属膜(Metal−Insulator−Metal)構造のMIM容量素子を有する半導体装置およびその製造方法に関する。
従来、アナログ集積回路などの半導体装置は、高精度な容量素子を形成するために、基板から離れた多層配線上に容量素子を形成して基板との容量や基板からのノイズを低減する手法が取られている。この容量素子として、多層配線工程とのプロセスの整合性を図った金属膜−絶縁膜−金属膜で構成されたMIM容量素子を形成することが一般的である。この場合、MIM容量素子の金属膜としては、例えばアルミニウム、チタン、タンタル、タングステンなどの金属配線層を構成する材料が用いられている。また、容量絶縁膜としては、例えばSiO2、SiON、SiNなど、多層配線の層間絶縁膜材料が用いられている。
一方、半導体装置は、プロセス微細化の進展により高集積化が進められている。このため、半導体装置に搭載される容量素子は単位面積当たりの容量を増加させることが必要になっている。一般に、MIM容量素子の静電容量Cは、C=ε・S/dで表される。ここで、εは容量絶縁膜の誘電率、SはMIM容量素子の面積、dは容量絶縁膜の厚さである。この式から静電容量Cを大きくするためには、(1)誘電率が大きい容量絶縁膜にすること、(2)MIM容量素子の面積を大きくすること、(3)容量絶縁膜を薄くすることという3つの方法があることが分かる。
(1)の誘電率が大きい容量絶縁膜にすることは、多層配線工程とのプロセスの整合を図ることが困難となる。プロセスの微細化に伴い、配線間の容量を低減する必要があるため、より誘電率の低い材料を使う傾向にあるためである。MIM容量素子専用の高誘電率の膜を使うことは、専用設備や材料が必要になるなど製造コストを押し上げる結果になっている。
(2)のMIM容量素子面積を大きくすることは、チップ面積の増大に繋がり、チップ当たりの製造コスト増加が避けられない。また、チップ面積を大きくすることなくMIM容量素子の面積を大きくするために、凹凸を形成した表面にMIM容量素子を形成する方法があるが、これも工程数の増加により製造コストが増加する。
以上のようにコストの増加を抑えて単位面積当たりの容量を増加させる方法としては(3)の容量絶縁膜を薄くすることが有効な方法である。
ここで、一般的な従来のMIM容量素子の形成方法を図面を用いて説明する。
ここで、一般的な従来のMIM容量素子の形成方法を図面を用いて説明する。
従来のMIM容量素子の形成方法は、まず、図7に示すように、半導体基板200上にCVD法により第1絶縁膜201を堆積し、その上にスパッタリング法により下部電極用金属膜202を堆積し、その上にCVD法により第2絶縁膜203を堆積し、さらに、その上にスパッタリング法により上部電極用金属膜204を堆積させる。この上部電極用金属膜204の堆積の際に、初期段階で、第2絶縁膜203上に上部電極用金属膜材料が島状に付着するため、局所的に電荷が蓄積されて第2絶縁膜203が絶縁破壊してしまう虞が生じる。これは、スパッタリング法において、ターゲットの近傍にプラズマを生じさせてプラズマ中のイオンをターゲットに当ててターゲット材料を飛ばすことによりターゲット材料の膜を堆積させているためである。
次に、図8に示すように、上部電極用金属膜204を選択的に除去して上部電極205を所定形状に形成する。
その後、図9に示すように、第2絶縁膜203を選択的に除去して、絶縁のため上部電極205の下面よりも広い所定形状の容量絶縁膜206を形成する。
続いて、図10に示すように、下部電極用金属膜202を選択的に除去して、容量絶縁膜206よりも広い所定形状の下部電極207を形成する。これによって、第1絶縁膜201上に、下部電極207、容量絶縁膜206および上部電極205の3層容量構造213を形成することができる。
さらに、図11に示すように、第1絶縁膜201および3層容量構造213上に第3絶縁膜208を堆積し、必要であれば平坦化処理を行う。その後、第3絶縁膜208に、下部電極207と上部電極205にそれぞれに接続する導電性プラグ209、210をそれぞれ形成する。さらに、それらの上に上層配線材料を堆積し、所定のパターンニングを行って、導電性プラグ209に接続される上層配線211を形成すると共に、導電性プラグ210に接続される上層配線212を形成してMIM容量素子214を完成させる。
しかし、上記従来のMIM容量素子214の形成方法では、スパッタリング法により上部電極205の電極材料を堆積する際には、異常放電により容量絶縁膜206が絶縁破壊されることがある。特に、容量を増大させるために、容量絶縁膜206を薄くしていくとその絶縁破壊が顕著になる。
しかし、上記従来のMIM容量素子214の形成方法では、スパッタリング法により上部電極205の電極材料を堆積する際には、異常放電により容量絶縁膜206が絶縁破壊されることがある。特に、容量を増大させるために、容量絶縁膜206を薄くしていくとその絶縁破壊が顕著になる。
これを解決する方法として、特許文献1のように半導体製造装置にウェハを押さえるクランプリングを設置してウェハと接触させることにより電荷をアース側に逃がす方法や、特許文献2のようにスパッタリング法によりTi膜を容量絶縁膜上に堆積させる方法がある。
図12は、特許文献1に開示されている従来の容量素子の要部構成を示す縦断面図である。
図12に示すように、スパッタ装置のステージ301に載置された基板302上に下部電極膜としてAlCu膜303を形成し、このAlCu膜303上であってAlCu膜303の周辺領域を除く領域に絶縁膜としてSiON膜304を形成する。次に、一端がアース設置されたクランプリング305をAlCu膜303の周辺領域303a上に接触させ、スパッタリング法によって、SiON膜304上およびSiON膜304上とAlCu膜303とを繋ぐ領域に上部電極膜としてTiN膜306を堆積させ、MIMキャパシタ構造を製造する。このTiN膜306の堆積時に、TiN膜306に飛来した電子307は、接地経路308のように、TiN膜306からAlCu膜303さらにクランプリング305を通してアース側に流れ込む。これによって、TiN膜306に蓄積されない。したがって、MIMキャパシタ構造の容量絶縁膜であるSiON膜304が絶縁破壊されることを抑制することができる。
図13は、特許文献2に開示されている従来の容量素子の要部構成を示す縦断面図である。
図13に示すように、容量素子400は、容量絶縁膜401を下部電極402と上部電極403との間に挟み込んだMIMキャパシタ構造を有している。この容量素子400の上部電極403は、チタンからなる下チタン層404、アルミニウムと銅との合金からなるアルミニウム銅層405、チタンからなる上チタン層406および窒化チタンからなる窒化チタン層407を、容量絶縁膜6側からこの順に積層して形成されている。また、容量素子400の下部電極402は、下チタン層408、アルミニウム銅層409、上チタン層410および窒化チタン層411を、層間絶縁膜412側からこの順で積層して形成されている。
このように、容量素子400の上部電極403は、アルミニウム銅からなるアルミニウム銅層405を含む。このアルミニウム銅層405は、容量絶縁膜401上に、チタンからなる下チタン層404を介して積層されている。
アルミニウムは、チタンを含む金属材料に対する濡れ性に優れている。このため、チタンを含む金属材料に対しては、アルミニウムを含む金属材料が水玉状態で局所的に付着するといったことはない。したがって、アルミニウム銅層405が下チタン層404を介して容量絶縁膜401上に積層される構造では、スパッタ法によるアルミニウム銅層405の形成時における異常放電を防止することができ、その異常放電による容量絶縁膜401の絶縁破壊を防止することができる。
特許文献1に開示されているスパッタリング法によって容量絶縁膜304上に上部電極膜としてTiN膜306を堆積させてMIMキャパシタ構造を製造する方法では、スパッタリング法により初期段階では飛び散ったTiN膜材料が小さいアイランドから大きいアイランドに広がり、さらにアイランドが広がって膜を形成するものであるが、アイランド状態で電荷が過度に蓄積されて薄い容量絶縁膜304を絶縁破壊してしまう場合には、アイランド状態のTiN膜材料とクランプリング305とは接続されておらず、アイランド状態のTiN膜材料からクランプリング305を通して、蓄積電荷をアース側に逃がすことができない。また、特許文献1のように、クランプリング305をウェハ上の半導体装置形成領域(AlCu膜303の周辺領域303a)上に接触させて上部電極膜の蓄積電荷をクランプリング305を通してアース側に逃がして容量絶縁膜304の絶縁破壊を防止する方法では、クランプリング305をウェハ上の半導体装置形成領域に接触させる必要があり、この分、ウェハ上の半導体装置形成領域を狭めることになって好ましくない。
特許文献2に開示されている従来の半導体装置では、半導体装置製造工程の最終段階で水素含有雰囲気でのシンター処理の際に、Ti膜(下チタン層404,408)が水素を吸蔵し、LSI内のMIMキャパシタ構造で覆われた部分と覆われていない部分とで半導体素子(トランジスタ)の特性が異なるものとなってしまう。
本発明は、上記従来の問題を解決するもので、MIM容量素子形成時に生じる異常放電による容量絶縁膜の絶縁破壊を抑えることができて、高容量密度のMIM容量素子を得ることができる半導体装置およびその製造方法を提供することを目的とする。
本発明の半導体装置は、半導体基板上に、下部電極−容量絶縁膜−上部電極からなるMIM容量素子が設けられた半導体装置において、該上部電極を構成する上部電極用金属膜は該容量絶縁膜との界面が、プラズマを用いないで堆積したアモルファス状の金属窒化膜で構成されているものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の半導体装置におけるアモルファス状の金属窒化膜は有機金属気相成長法(MOCVD)により堆積されている。
さらに、好ましくは、本発明の半導体装置におけるアモルファス状の金属窒化膜は、TiN膜またはTaN膜である。
さらに、好ましくは、本発明の半導体装置における上部電極は、金属窒化膜/AlCu膜/MOCVD−金属窒化膜から構成されている。
さらに、好ましくは、本発明の半導体装置における容量絶縁膜はSiO2膜またはSiON膜である。
さらに、好ましくは、本発明の半導体装置における下部電極は、金属窒化膜/AlCu膜/金属窒化膜から構成されている。
本発明の半導体装置の製造方法は、半導体基板上に、下部電極−容量絶縁膜−上部電極からなるMIM容量素子を形成する半導体装置の製造方法において、該半導体基板上に下部電極用金属膜、絶縁膜および上部電極用金属膜をこの順に堆積する工程と、該上部電極用金属膜、該絶縁膜および該下部電極金属膜を選択的に順次除去して所定形状の該上部電極、該容量絶縁膜および該下部電極を順次形成する工程とを備え、該上部電極用金属膜を堆積する工程は、該絶縁膜上に有機金属気相成長法によりアモルファス状の金属窒化膜を堆積する金属窒化膜堆積工程を有するものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の半導体装置の製造方法における上部電極用金属膜を堆積する工程は、前記金属窒化膜堆積工程の後に、プラズマを用いて前記窒化金属膜の膜抵抗を下げる改質処理を行う改質処理工程を更に有する。
さらに、好ましくは、本発明の半導体装置の製造方法における上部電極用金属膜を堆積する工程は、前記改質処理工程の後に、スパッタリング法により金属膜を堆積する工程を更に有する。
さらに、好ましくは、本発明の半導体装置の製造方法における金属膜としてはAlCu膜と窒化金属膜である。
さらに、好ましくは、本発明の半導体装置の製造方法における絶縁膜を堆積する工程は、該絶縁膜としてSiO2膜またはSiON膜を堆積する。
さらに、好ましくは、本発明の半導体装置の製造方法におけるアモルファス状の金属窒化膜は、TiN膜またはTaN膜である。
さらに、好ましくは、本発明の半導体装置の製造方法における下部電極として、金属窒化膜/AlCu膜/金属窒化膜をこの順にそれぞれ形成する。
上記構成により、以下、本発明の作用を説明する。
本発明においては、上部電極用金属膜を堆積する工程は、絶縁膜上に有機金属気相成長法によりアモルファス状の金属窒化膜を堆積する工程と、その上にスパッタリング法により金属膜を堆積する工程とを有している。
このように、上部電極は、容量絶縁膜との界面が、プラズマを用いないで堆積したアモルファス状の金属窒化膜であるので、MIM容量素子形成時に生じる異常放電による容量絶縁膜の絶縁破壊を抑えることができて、高容量密度のMIM容量素子が得られる。
以上により、本発明によれば、上部電極は、容量絶縁膜との界面が、プラズマを用いないで堆積したアモルファス状の金属窒化膜であるため、MIM容量素子形成時に生じる異常放電による容量絶縁膜の破壊を抑えることができて、高容量密度のMIM容量素子を得ることができる。
以下に、本発明のMIM容量素子を有する半導体装置およびその製造方法の実施形態1について図面を参照しながら詳細に説明する。なお、各図における構成部材のそれぞれの厚みや長さなどは図面作成上の観点から、図示する構成に限定されるものではない。
(実施形態1)
図1は、本発明の実施形態1におけるMIM容量素子の要部構成例を示す縦断面図である。
図1は、本発明の実施形態1におけるMIM容量素子の要部構成例を示す縦断面図である。
図1において、半導体基板2上に絶縁膜3が形成され、この絶縁膜3上に下部電極4、容量絶縁膜5および上部電極6がこの順に形成されて3層容量素子構造7が形成されている。さらに、これらの絶縁膜3および3層容量素子構造7上に絶縁膜8が形成され、絶縁膜8上に上層配線9,10が所定配線形状にパターンニングされている。この下部電極4が導電性プラグ11により上層配線9に接続され、上部電極6が導電性プラグ12により上層配線10に接続されている。これによって、本実施形態1のMIM容量素子1が構成されている。
このように、本実施形態1のMIM容量素子1は、下部電極4−容量絶縁膜5−上部電極6からなる3層容量素子構造7を有し、上部電極6は、容量絶縁膜5との界面が、プラズマを用いないで堆積させたアモルファス状の金属窒化膜であることを特徴構成としている。この場合のアモルファス状の金属窒化膜は有機金属気相成長法によりプラズマを用いないで堆積されている。
上記構成によれば、アモルファス状の金属窒化膜は導電性を有しMIM容量素子形成時の異常放電を防止するため、容量絶縁膜5が破壊されることがない。
また、アモルファス状の金属窒化膜は、TiN膜またはTaN膜であってもよい。これらの有機金属ソースは広く半導体装置の製造に用いられており、特別な装置の追加が必要なく、コストの上昇を抑えることができる。
以下、本実施形態1におけるMIM容量素子1の形成方法について図面を用いて詳細に説明する。
まず、図2に示すように、半導体基板2上に、CVD法により第1絶縁膜3を堆積し、第1絶縁膜3上に、スパッタリング法により下部電極用金属膜4aを堆積し、下部電極用金属膜4a上にCVD法により第2絶縁膜5aを堆積し、第2絶縁膜5a上に上部電極用金属膜6aとして、MOCVD法(Metal Organic Chemical Vapor Deposition;有機金属化学気相成長法)によりウェハを加熱してアモルファス状の窒化金属膜、例えばTiN膜を堆積させ、さらにその上にスパッタリング法により金属膜として例えばAlCu膜とTiN膜を堆積させる。この場合、アモルファス状の窒化金属膜の堆積時は、プラズマを用いていないため、従来のような局所的な電荷の蓄積は発生せず、従来のTi膜のようにシンター処理時の水素の吸蔵もない。厳密に説明すると、アモルファス状の窒化金属膜の堆積後にプラズマを用いて窒化金属膜の膜抵抗を下げるために改質処理(トリートメント処理)を行うが、このときは既に窒化金属膜は膜状になっているので、従来のように島状で局所的に電荷の蓄積は起こらない。
まず、図2に示すように、半導体基板2上に、CVD法により第1絶縁膜3を堆積し、第1絶縁膜3上に、スパッタリング法により下部電極用金属膜4aを堆積し、下部電極用金属膜4a上にCVD法により第2絶縁膜5aを堆積し、第2絶縁膜5a上に上部電極用金属膜6aとして、MOCVD法(Metal Organic Chemical Vapor Deposition;有機金属化学気相成長法)によりウェハを加熱してアモルファス状の窒化金属膜、例えばTiN膜を堆積させ、さらにその上にスパッタリング法により金属膜として例えばAlCu膜とTiN膜を堆積させる。この場合、アモルファス状の窒化金属膜の堆積時は、プラズマを用いていないため、従来のような局所的な電荷の蓄積は発生せず、従来のTi膜のようにシンター処理時の水素の吸蔵もない。厳密に説明すると、アモルファス状の窒化金属膜の堆積後にプラズマを用いて窒化金属膜の膜抵抗を下げるために改質処理(トリートメント処理)を行うが、このときは既に窒化金属膜は膜状になっているので、従来のように島状で局所的に電荷の蓄積は起こらない。
例えば、第1絶縁膜3としてSiO2膜を膜厚800nmで堆積し、下部電極用金属膜4aとしてTiN膜/AlCu膜/TiN膜(金属窒化膜/AlCu膜/金属窒化膜)の積層膜の膜厚をそれぞれ50nm/400nm/50nmで堆積し、第2絶縁膜5aとしてSiON膜の膜厚を30nmで堆積し、上部電極用金属膜6aとして、第2絶縁膜5aの絶縁破壊を防止するためにMOCVD−TiN膜をその膜厚3nmで堆積した後に、金属膜としてAlCu膜とTiN膜の膜厚をそれぞれ50nmで堆積させる。即ち、上部電極6は、金属窒化膜(例えばTiN膜)/AlCu膜/MOCVD−金属窒化膜(例えばMOCVD−TiN膜)から構成されている。
上部電極用金属膜6aとしてのMOCVD−TiN膜は、有機金属ソースの熱分解によりTiN膜が堆積されるので、堆積時に異常放電は発生しない。AlCu膜をスパッタリング法により堆積する際には、導電性を有するMOCVD−TiN膜で覆われているので電荷が集中することがなく、異常放電による第2絶縁膜5a(容量絶縁膜5)の絶縁破壊は起きない。
次に、図3に示すように、上部電極用金属膜6aを選択的に除去して所定形状(例えば平面視正方形または矩形状)の上部電極16を形成する。例えば公知のフォトリソ技術により、パターニングしたフォトレジストをマスクとしてRIE法により、上部電極用金属膜6aをエッチングし、フォトレジストをアッシングして除去する。薬液洗浄などにより付着したエッチング残渣を除去する工程を加えてもよい。
その後、図4に示すように、第2絶縁膜5aを選択的に除去して所定形状の容量絶縁膜5を形成する。例えばフォトリソ技術により、パターニングしたフォトレジストをマスクとしてRIE法により第2絶縁膜5aとしてのSiON膜をエッチングし、フォトレジストをアッシングして除去する。上部電極形成時に一括して第2絶縁膜5aをエッチングすることでフォトリソ工程とマスクを削減することもできる。ここでは、容量絶縁膜5は、上部電極6よりも広く形成されて絶縁距離を稼いでいる。
続いて、図5に示すように、下部電極用金属膜4aを選択的に除去して所定形状の下部電極4を形成すると共に、このとき同時に下部配線も形成する。例えばフォトリソ技術により、パターニングしたフォトレジストをマスクとしてRIE法により下部電極用金属膜4aをエッチングし、フォトレジストをアッシングして除去する。薬液洗浄などにより付着したエッチング残渣を除去する工程を加えてもよい。これによって、第1絶縁膜3上に、下部電極4、容量絶縁膜5および上部電極6の3層容量構造7を形成することができる。
さらに、図6に示すように、第1絶縁膜3および3層容量構造7上に第3絶縁膜8を堆積し、必要であれば平坦化処理をした後、下部電極4および上部電極6のそれぞれに接続する導電性プラグ11、12をそれぞれ形成し、下部電極4に接続する導電性プラグ11に接続する上層配線9および、上部電極6に接続する導電性プラグ12に接続する上層配線10を形成してMIM容量素子1を完成する。
例えば、HDP−CVD法により第3絶縁膜8としてSiO2膜を膜厚1000nmだけ堆積し、CMP法によりその表面を平坦化する。その後、フォトリソ技術によりパターニングしたフォトレジストをマスクとしてRIE法により、第3絶縁膜8としてのSiO2膜をエッチングして、下部電極4および上部電極6にそれぞれ接続するための各接続孔をそれぞれ形成し、その後、フォトレジストを除去する。続いて、スパッタリング法とCVD法によりTiN膜とW膜を各接続孔内にそれぞれ埋め込み、CMP法により各接続孔外のTiN膜とW膜を除去して導電性プラグ11、12を形成する。その上に上層配線材料として金属窒化膜(例えばTiN膜)/AlCu膜/金属窒化膜(例えばTiN膜)を積層し、フォト技術によりパターニングしたフォトレジストをマスクとしてRIE法により上層配線材料をエッチング除去して所定形状の上層配線9,10をパターン形成し、フォトレジストを除去する。薬液洗浄などにより付着したエッチング残渣を除去し、保護膜を堆積してもよい。
したがって、本実施形態1の半導体装置の製造方法であって、MIM容量素子1の形成方法は、半導体基板2上に下部電極用金属膜4a、絶縁膜5aおよび上部電極用金属膜6aの順にそれぞれ堆積する工程と、上部電極用金属膜6a、絶縁膜5aおよび下部電極用金属膜4aを順次選択的に除去して所定形状の上部電極6、容量絶縁膜5および下部電極4をそれぞれ形成する工程とを備え、上部電極用金属膜6aを堆積する工程は、絶縁膜5a上に有機金属気相成長法によりアモルファス状の金属窒化膜を堆積する工程と、その上にスパッタリング法により金属膜を堆積する工程とを有している。
以上により、本実施形態1によれば、半導体基板2上に、下部電極4−容量絶縁膜5−上部電極6からなるMIM容量素子1を有する半導体装置であって、上部電極4を構成する上部電極用金属膜は容量絶縁膜5との界面が、有機金属気相成長法(MOCVD)によりプラズマを用いないで堆積したアモルファス状のTiN膜などの金属窒化膜で構成されている。即ち、容量絶縁膜5となる第2絶縁膜5a上に、有機金属気相成長法(MOCVD法)でアモルファス状の金属窒化膜(例えばTiN膜)を堆積することにより、アモルファス状の金属窒化膜は導電性を有しているため、MIM容量素子形成時の異常放電を防止するため、容量絶縁膜5が絶縁破壊されることはない。このように、MIM容量素子形成時に生じる異常放電による容量絶縁膜5の絶縁破壊を抑えることができて、高容量密度のMIM容量素子1を有する半導体装置を製造することができる。これによって、歩留まりを改善することができる。これによって、MIM容量素子1の品質が向上した電子部品が得られる。
なお、本実施形態1では、アモルファス状の金属窒化膜としてMOCVD法によりTiN膜を形成したが、これに限らず、高価ではあるが、ALD(アトミック・レイヤー・デポジション;原子気相成長法)法によってTaN膜を形成してもよい。この場合の膜厚は数オングストローム程度になり多数層を形成する。いずれのTiN膜やTaN膜などの金属窒化膜においても膜堆積時にプラズマを用いないため、従来のように島状で局所的に電荷の蓄積は起こらない。
なお、本実施形態1では、特に説明しなかったが、本実施形態1のMIM容量素子1は、アナログ集積回路などの半導体装置に用いられる他、テレビジョンやラジオのチューナや無線LANなど高周波信号を扱うLSI(大規模集積回路)に用いられる。
なお、以上のように、本発明の好ましい実施形態1〜3を用いて本発明を例示してきたが、本発明は、この実施形態1〜3に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態1〜3の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、半導体装置およびその製造方法に関し、特に、下部電極用金属膜−容量絶縁膜−上部電極用金属膜(Metal−Insulator−Metal)構造のMIM容量素子を有する半導体装置およびその製造方法の分野において、上部電極は、容量絶縁膜との界面がアモルファス状の金属窒化膜であるため、MIM容量素子形成時に生じる異常放電による容量絶縁膜の破壊を抑えることができて、高容量密度のMIM容量素子を得ることができる。
1 MIM容量素子
2 半導体基板
3 第1絶縁膜
4a 下部電極用金属膜
4 下部電極
5a 第2絶縁膜
5 容量絶縁膜
6a 上部電極用金属膜
6 上部電極
7 3層容量素子構造
8 第3絶縁膜
9 下部電極に接続する導電性プラグ
10 上部電極に接続する導電性プラグ
11 下部電極に接続する上層配線
12 上部電極に接続する上層配線
2 半導体基板
3 第1絶縁膜
4a 下部電極用金属膜
4 下部電極
5a 第2絶縁膜
5 容量絶縁膜
6a 上部電極用金属膜
6 上部電極
7 3層容量素子構造
8 第3絶縁膜
9 下部電極に接続する導電性プラグ
10 上部電極に接続する導電性プラグ
11 下部電極に接続する上層配線
12 上部電極に接続する上層配線
Claims (13)
- 半導体基板上に、下部電極−容量絶縁膜−上部電極からなるMIM容量素子が設けられた半導体装置において、
該上部電極を構成する上部電極用金属膜は該容量絶縁膜との界面が、プラズマを用いないで堆積したアモルファス状の金属窒化膜で構成されている半導体装置。 - 前記アモルファス状の金属窒化膜は有機金属気相成長法(MOCVD)により堆積されている請求項1に記載の半導体装置。
- 前記アモルファス状の金属窒化膜は、TiN膜またはTaN膜である請求項1に記載の半導体装置。
- 前記上部電極は、金属窒化膜/AlCu膜/MOCVD−金属窒化膜から構成されている請求項1に記載の半導体装置。
- 前記容量絶縁膜はSiO2膜またはSiON膜である請求項1に記載の半導体装置。
- 前記下部電極は、金属窒化膜/AlCu膜/金属窒化膜から構成されている請求項1に記載の半導体装置。
- 半導体基板上に、下部電極−容量絶縁膜−上部電極からなるMIM容量素子を形成する半導体装置の製造方法において、
該半導体基板上に下部電極用金属膜、絶縁膜および上部電極用金属膜をこの順に堆積する工程と、
該上部電極用金属膜、該絶縁膜および該下部電極金属膜を選択的に順次除去して所定形状の該上部電極、該容量絶縁膜および該下部電極を順次形成する工程とを備え、
該上部電極用金属膜を堆積する工程は、該絶縁膜上に有機金属気相成長法によりアモルファス状の金属窒化膜を堆積する金属窒化膜堆積工程を有する半導体装置の製造方法。 - 前記上部電極用金属膜を堆積する工程は、前記金属窒化膜堆積工程の後に、プラズマを用いて前記窒化金属膜の膜抵抗を下げる改質処理を行う改質処理工程を更に有する請求項7に記載の半導体装置の製造方法。
- 前記上部電極用金属膜を堆積する工程は、前記改質処理工程の後に、スパッタリング法により金属膜を堆積する工程を更に有する請求項8に記載の半導体装置の製造方法。
- 前記金属膜としてはAlCu膜と窒化金属膜である請求項9に記載の半導体装置の製造方法。
- 前記絶縁膜を堆積する工程は、該絶縁膜としてSiO2膜またはSiON膜を堆積する請求項7に記載の半導体装置の製造方法。
- 前記アモルファス状の金属窒化膜は、TiN膜またはTaN膜である請求項7に記載の半導体装置の製造方法。
- 前記下部電極として、金属窒化膜/AlCu膜/金属窒化膜をこの順にそれぞれ形成する請求項7に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010029518A JP2011166032A (ja) | 2010-02-12 | 2010-02-12 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010029518A JP2011166032A (ja) | 2010-02-12 | 2010-02-12 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011166032A true JP2011166032A (ja) | 2011-08-25 |
Family
ID=44596331
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010029518A Pending JP2011166032A (ja) | 2010-02-12 | 2010-02-12 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011166032A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110676380A (zh) * | 2019-08-28 | 2020-01-10 | 福建省福联集成电路有限公司 | 一种提高抗击穿能力的mim电容结构及制作方法 |
WO2020184342A1 (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218214A (ja) * | 2002-01-17 | 2003-07-31 | Sony Corp | 半導体装置及びその製造方法 |
JP2004006444A (ja) * | 2002-05-27 | 2004-01-08 | Oki Electric Ind Co Ltd | キャパシタ構造の製造方法及びキャパシタ素子の製造方法 |
JP2005243921A (ja) * | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2008270407A (ja) * | 2007-04-18 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
2010
- 2010-02-12 JP JP2010029518A patent/JP2011166032A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003218214A (ja) * | 2002-01-17 | 2003-07-31 | Sony Corp | 半導体装置及びその製造方法 |
JP2004006444A (ja) * | 2002-05-27 | 2004-01-08 | Oki Electric Ind Co Ltd | キャパシタ構造の製造方法及びキャパシタ素子の製造方法 |
JP2005243921A (ja) * | 2004-02-26 | 2005-09-08 | Nec Electronics Corp | 半導体装置及びその製造方法 |
JP2008270407A (ja) * | 2007-04-18 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020184342A1 (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
JP2020147794A (ja) * | 2019-03-13 | 2020-09-17 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
JP7175224B2 (ja) | 2019-03-13 | 2022-11-18 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
CN110676380A (zh) * | 2019-08-28 | 2020-01-10 | 福建省福联集成电路有限公司 | 一种提高抗击穿能力的mim电容结构及制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI818663B (zh) | 金屬-絕緣層-金屬電容結構與其形成方法 | |
JP6046282B2 (ja) | 金属絶縁体金属キャパシタ構造 | |
US7629222B2 (en) | Method of fabricating a semiconductor device | |
TWI287286B (en) | Capacitors having a metal-insulator-metal structure, semiconductor device and methods for fabricating the same | |
US7687867B2 (en) | Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme | |
US7943476B2 (en) | Stack capacitor in semiconductor device and method for fabricating the same including one electrode with greater surface area | |
JP2005354080A (ja) | Mimキャパシタ及びその製造方法 | |
US10446483B2 (en) | Metal-insulator-metal capacitors with enlarged contact areas | |
US9318545B2 (en) | Resistor structure and method for forming the same | |
JP4837943B2 (ja) | 半導体装置およびその製造方法 | |
US10256183B2 (en) | MIMCAP structure in a semiconductor device package | |
US10615249B2 (en) | Capacitor structures and methods for fabricating the same | |
US10083958B2 (en) | Deep trench metal-insulator-metal capacitors | |
KR20090046578A (ko) | 반도체 소자의 커패시터 및 이의 제조방법 | |
JP2011166032A (ja) | 半導体装置およびその製造方法 | |
US20230207614A1 (en) | Metal-insulator-metal (mim) capacitor including an insulator cup and laterally-extending insulator flange | |
US20210134716A1 (en) | Tight pitch wirings and capacitor(s) | |
JP2004023033A (ja) | 半導体装置 | |
US8212333B2 (en) | MIM capacitor of semiconductor device and manufacturing method thereof | |
CN105719948A (zh) | 电容结构及其形成方法 | |
US11769793B2 (en) | Metal-insulator-metal (MIM) capacitor module | |
US20230395649A1 (en) | Metal-insulator-metal (mim) capacitor module | |
US20230268380A1 (en) | Metal-insulator-metal (mim) capacitor module with dielectric sidewall spacer | |
TWI670860B (zh) | 電容結構及其製造方法 | |
JP5955045B2 (ja) | 半導体装置の製造方法及び半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120223 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130903 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130905 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140415 |