JP2008135546A - 半導体装置製造基材とこれを用いた半導体装置の製造方法 - Google Patents
半導体装置製造基材とこれを用いた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008135546A JP2008135546A JP2006320255A JP2006320255A JP2008135546A JP 2008135546 A JP2008135546 A JP 2008135546A JP 2006320255 A JP2006320255 A JP 2006320255A JP 2006320255 A JP2006320255 A JP 2006320255A JP 2008135546 A JP2008135546 A JP 2008135546A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- pattern
- stress relaxation
- etching
- mask layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
【解決手段】マスク層2の周辺域4bに設けた応力緩和パターン3によりマスク層2の内部応力を十分に緩和して基板1が反るのを防止しながら、応力緩和パターン3がマスク層2の周辺域4bにおける最内側から基板1の外周位置まで不連続なこと、基板1へのエッチング加工に伴なうエッチ深さH2を加工パターン4による通常エッチ深さH1未満に規制すること、の少なくとも1つによって、上記の目的を達成する。
【選択図】図1
Description
2 マスク層
3 応力緩和パターン
3a1 U字状パターン部
3a2 長穴パターン部
3a3 十字状パターン部
3a4 丸穴パターン部
3b スリット状パターン部
4 加工パターン
4a 加工パターンエリア
4b 周辺域
5 残渣
Claims (16)
- 基板と、この基板へのエッチング加工を行う加工パターンを持ったマスク層と、このマスク層の周辺域に設けられて基板を反らせる内部応力を緩和する応力緩和パターンとを備え、この応力緩和パターンは内側位置から基板外周位置まで不連続なパターン形状にて設け、応力緩和パターンは、基板外周に両端が向くU字状パターン部、基板外周に一端が向く長穴パターン部、楕円穴パターン部、十字状パターン部、の少なくとも1つを含む半導体装置製造基材。
- 応力緩和パターンをなす各種パターン部は、千鳥状の配列とした請求項1に記載の半導体装置製造基材。
- 応力緩和パターンは、加工パターンエリアの外まわりに沿った最内側のスリット状パターン部を有し、このスリット状パターン部の外側に請求項1に記載の応力緩和パターンをなす各種パターン部の少なくとも1つが、スリット状パターン部と繋がって、またはスリット状パターン部と独立して、配設されている請求項1、2のいずれか1項に記載の半導体装置製造基材。
- U字状パターン部は、基板外周位置から内側に延びた長穴パターン部と端部同士が一部入り組むように設けられている請求項1〜3のいずれか1項に記載の半導体装置製造基材。
- 応力緩和パターンは、基板への通常エッチ深さ未満となるようにエッチングを規制する大きさまたはおよび断面形状を有して設けた請求項1〜4のいずれか1項に記載の半導体装置製造基材。
- 応力緩和パターンは、加工パターンの最小有効寸法未満とする請求項5に記載の半導体装置製造基材。
- 応力緩和パターンは、断面が基板側に向かって狭まるテーパをなしている請求項5に記載の半導体装置製造基材。
- 基板へのエッチング加工を行う加工パターンと、周辺域に内側位置から基板外周位置まで不連続なパターン形状を有して基板を反らせる内部応力を緩和する請求項1〜7のいずれか1項に記載された半導体装置製造基材における応力緩和パターンと、を持った基板上に形成されたマスク層を介して、基板のエッチング加工を行う工程、を備えたことを特徴とする半導体装置の製造方法。
- 基板と、この基板へのエッチング加工を行う加工パターンを持ったマスク層と、このマスク層の周辺域に設けられて基板を反らせる内部応力を緩和する応力緩和パターンとを備え、この応力緩和パターンは、基板へのエッチ深さを通常エッチ深さ未満に規制する大きさまたはおよび断面形状を有して設けたことを特徴とする半導体装置製造基材。
- 基板と、この基板へのエッチング加工を行う加工パターンを持ったマスク層と、このマスク層の周辺域に設けられて基板を反らせる内部応力を緩和する応力緩和パターンとを備え、この応力緩和パターンは、加工パターンの最小有効寸法未満として、基板へのエッチ深さを通常エッチ深さ未満に規制するようにしたことを特徴とする半導体装置製造基材。
- 基板へのエッチング加工を行う加工パターンと、周辺域に加工パターンの最小有効寸法未満として基板へのエッチ深さを通常エッチ深さ未満に規制するようにした基板を反らせる内部応力を緩和する応力緩和パターンと、を持った基板上のマスク層を介して、基板のエッチング加工を行う工程、を備えたことを特徴とする半導体装置の製造方法。
- 基板と、この基板へのエッチング加工を行う加工パターンを持ったマスク層と、このマスク層の周辺域に設けられて基板を反らせる内部応力を緩和する応力緩和パターンとを備え、この応力緩和パターンは、断面が基板側に向かって狭まるテーパをなした形状を含んで、基板へのエッチ深さを通常エッチ深さ未満に規制するようにしたことを特徴とする半導体装置製造基材。
- 基板へのエッチング加工を行う加工パターンと、周辺域に断面が基板側に向かって狭まるテーパをなした形状を含んで基板へのエッチ深さを通常エッチ深さ未満に規制するようにした基板を反らせる内部応力を緩和する応力緩和パターンと、を持った基板上のマスク層を介して、基板のエッチング加工を行う工程、を備えたことを特徴とする半導体装置の製造方法。
- エッチング加工は、エッチングガスにデポガスを混合して行う請求項13に記載の半導体装置の製造方法。
- マスク層は、基板の両面に形成されている請求項1〜7のいずれか1項に記載の半導体装置製造基材。
- 基板のエッチング工程は基板の両面につき、裏面をガス冷却しながら片面ずつ行う請求項8に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006320255A JP5018044B2 (ja) | 2006-11-28 | 2006-11-28 | 半導体装置製造基材 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006320255A JP5018044B2 (ja) | 2006-11-28 | 2006-11-28 | 半導体装置製造基材 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008135546A true JP2008135546A (ja) | 2008-06-12 |
JP5018044B2 JP5018044B2 (ja) | 2012-09-05 |
Family
ID=39560192
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006320255A Active JP5018044B2 (ja) | 2006-11-28 | 2006-11-28 | 半導体装置製造基材 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5018044B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060901A (ja) * | 2009-09-08 | 2011-03-24 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
JP2013258374A (ja) * | 2012-06-14 | 2013-12-26 | Lapis Semiconductor Co Ltd | 半導体装置およびその製造方法 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0667405A (ja) * | 1991-07-29 | 1994-03-11 | Sony Corp | 露光用マスク |
JPH08186068A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
JPH0997762A (ja) * | 1995-07-26 | 1997-04-08 | Toshiba Corp | 半導体装置の製造方法 |
JP2001118780A (ja) * | 1999-10-20 | 2001-04-27 | Nikon Corp | 電子線用転写マスクブランクス、電子線用転写マスク及びそれらの製造方法 |
JP2003084419A (ja) * | 2001-09-07 | 2003-03-19 | Seiko Epson Corp | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 |
JP2003332270A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2004029403A (ja) * | 2002-06-26 | 2004-01-29 | Toppan Printing Co Ltd | フォトマスクの製造方法及びフォトマスク並びに露光方法 |
JP2004134637A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | マスクパターン分割方法およびレジストパターン形成方法 |
JP2004356363A (ja) * | 2003-05-29 | 2004-12-16 | Toppan Printing Co Ltd | Ebマスクの製造方法及びebマスク並びに露光方法 |
JP2005020015A (ja) * | 2004-07-01 | 2005-01-20 | Semiconductor Leading Edge Technologies Inc | マスク |
JP2006293376A (ja) * | 2002-03-15 | 2006-10-26 | Fujitsu Ltd | 位相シフトマスク |
JP4899829B2 (ja) * | 2006-11-30 | 2012-03-21 | パナソニック株式会社 | 半導体装置製造基材 |
-
2006
- 2006-11-28 JP JP2006320255A patent/JP5018044B2/ja active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0667405A (ja) * | 1991-07-29 | 1994-03-11 | Sony Corp | 露光用マスク |
JPH08186068A (ja) * | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体装置の製造方法 |
JPH0997762A (ja) * | 1995-07-26 | 1997-04-08 | Toshiba Corp | 半導体装置の製造方法 |
JP2001118780A (ja) * | 1999-10-20 | 2001-04-27 | Nikon Corp | 電子線用転写マスクブランクス、電子線用転写マスク及びそれらの製造方法 |
JP2003084419A (ja) * | 2001-09-07 | 2003-03-19 | Seiko Epson Corp | マスクデータの生成方法、マスクおよび記録媒体、ならびに半導体装置の製造方法 |
JP2006293376A (ja) * | 2002-03-15 | 2006-10-26 | Fujitsu Ltd | 位相シフトマスク |
JP2003332270A (ja) * | 2002-05-15 | 2003-11-21 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2004029403A (ja) * | 2002-06-26 | 2004-01-29 | Toppan Printing Co Ltd | フォトマスクの製造方法及びフォトマスク並びに露光方法 |
JP2004134637A (ja) * | 2002-10-11 | 2004-04-30 | Sony Corp | マスクパターン分割方法およびレジストパターン形成方法 |
JP2004356363A (ja) * | 2003-05-29 | 2004-12-16 | Toppan Printing Co Ltd | Ebマスクの製造方法及びebマスク並びに露光方法 |
JP2005020015A (ja) * | 2004-07-01 | 2005-01-20 | Semiconductor Leading Edge Technologies Inc | マスク |
JP4899829B2 (ja) * | 2006-11-30 | 2012-03-21 | パナソニック株式会社 | 半導体装置製造基材 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011060901A (ja) * | 2009-09-08 | 2011-03-24 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
JP2013258374A (ja) * | 2012-06-14 | 2013-12-26 | Lapis Semiconductor Co Ltd | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5018044B2 (ja) | 2012-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4899829B2 (ja) | 半導体装置製造基材 | |
TWI473143B (zh) | 在半導體裝置中形成微型圖案之方法 | |
WO2018227962A1 (zh) | 掩膜版、过孔及显示基板的形成方法、显示基板及装置 | |
CN101383273B (zh) | 制造半导体器件的方法 | |
US8518723B2 (en) | Method of fabricating semiconductor integrated circuit device | |
JP5018044B2 (ja) | 半導体装置製造基材 | |
JP2006179854A (ja) | 半導体装置の製造方法 | |
JP5574679B2 (ja) | 半導体装置の製造方法 | |
US8008210B2 (en) | Exposure mask with double patterning technology and method for fabricating semiconductor device using the same | |
JP2009212103A (ja) | 半導体装置及びその製造方法 | |
KR20070078566A (ko) | 반도체 소자의 형성 방법 | |
US20060270068A1 (en) | Method for fabricating right-angle holes in a substrate | |
TWI652719B (zh) | 半導體元件之精細線圖案形成方法 | |
US8029949B2 (en) | Photomask for forming contact hole in semiconductor device | |
CN118136613B (zh) | 套刻标记及其制备方法、半导体结构 | |
US10387602B2 (en) | Method for generating masks for manufacturing of a semiconductor structure and method for manufacturing a semiconductor structure using the same | |
KR100682214B1 (ko) | 미세 패턴 형성 방법 | |
US20190131142A1 (en) | Manufacturing method for trench | |
JP2008218822A (ja) | 半導体ウエハ | |
US20120058420A1 (en) | Mask for Forming Patterns of Semiconductor Device | |
JP2005259991A (ja) | パターン形成方法 | |
CN118136613A (zh) | 套刻标记及其制备方法、半导体结构 | |
US6797635B2 (en) | Fabrication method for lines of semiconductor device | |
KR100944330B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
JP2011023611A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090209 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090403 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5018044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |