JP2008124407A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2008124407A
JP2008124407A JP2006309828A JP2006309828A JP2008124407A JP 2008124407 A JP2008124407 A JP 2008124407A JP 2006309828 A JP2006309828 A JP 2006309828A JP 2006309828 A JP2006309828 A JP 2006309828A JP 2008124407 A JP2008124407 A JP 2008124407A
Authority
JP
Japan
Prior art keywords
layer
silicon substrate
gate electrode
semiconductor device
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006309828A
Other languages
English (en)
Other versions
JP5181466B2 (ja
Inventor
Naoyuki Sato
尚之 佐藤
Kojiro Nagaoka
弘二郎 長岡
Taku Niiyama
卓 新山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006309828A priority Critical patent/JP5181466B2/ja
Priority to TW096136927A priority patent/TW200832564A/zh
Priority to US11/939,251 priority patent/US7858517B2/en
Priority to KR1020070116476A priority patent/KR101382676B1/ko
Publication of JP2008124407A publication Critical patent/JP2008124407A/ja
Application granted granted Critical
Publication of JP5181466B2 publication Critical patent/JP5181466B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】チャネル領域に応力を印加しつつ、シリサイド層を膜状に形成するとともに、シリサイド層の異常成長が抑制された半導体装置の製造方法および半導体装置を提供する。
【解決手段】まず、第１工程では、シリコン基板１１上にゲート絶縁膜１２を介してゲート電極１３を形成する。次に、第２工程では、ゲート電極１３をマスクにしたエッチングにより、シリコン基板１１の表面層を掘り下げる。次いで、第３工程では、掘り下げられたシリコン基板１１の表面に、ＳｉＧｅ層からなる第１の層２１をエピタキシャル成長させる。続いて、第４工程では、第１の層２１上に、第１の層２１よりもＧｅ濃度の低いＳｉＧｅ層またはＳｉ層からなる第２の層２２を形成する。その後の第５工程では、第２の層２２の少なくとも表面側をシリサイド化して、シリサイド層Ｓを形成する。
【選択図】図２

Description

本発明は、半導体装置の製造方法および半導体装置に関するものであって、特に、ＭＯＳ（Metal Oxide Semiconductor)型電界効果トランジスタに関するものである。
近年、トランジスタ性能向上の為、チャネル領域へストレスを印加し、ドレイン電流を増大させる検討が行われている。ストレス印加の手法としては、ゲート電極形成後に高い応力を持った膜を形成し、チャネル領域にストレスを印加する方法が報告されている。また、ＰチャネルＭＯＳ型電界効果トランジスタ（ＰＭＯＳＦＥＴ）のソース・ドレイン領域をエッチングし、その部分にシリコンゲルマニウム（ＳｉＧｅ）層をエピタキシャル成長させ、チャネル領域にストレスを印加する方法も報告されている（例えば、特許文献１参照）。このＳｉＧｅ層を用いたチャネル領域へのストレス印加は、ＳｉＧｅ層がチャネル領域に近く、ＳｉＧｅ層の体積が多いほど効果的である。
ここで、上述したＰＭＯＳＦＥＴの製造方法について、図６〜図７を用いて説明する。まず、図６（ａ）に示すように、シリコン基板１１の表面側に素子分離領域（図示省略）を形成する。次に、シリコン基板１１上に、酸化シリコンからなるゲート絶縁膜１２を介して、ポリシリコンからなるゲート電極１３をパターン形成する。この際、シリコン基板１１上に、ゲート絶縁膜１２とゲート電極１３を構成する各材料膜、および窒化シリコン膜からなるハードマスク１４を積層成膜し、これらの積層膜をパターンエッチングする。
次いで、図６（ｂ）に示すように、ゲート絶縁膜１２、ゲート電極１３およびハードマスク１４を覆う状態で、シリコン基板１１上に、シリコン窒化膜１５’を形成する。その後、図６（ｃ）に示すように、ドライエッチング法により、このシリコン窒化膜１５’（前記図６（ｂ）参照）をエッチバックすることで、ゲート絶縁膜１２、ゲート電極１３およびハードマスク１４の両脇にサイドウォール１５を形成する。
続いて、図６（ｄ）に示すように、上記ハードマスク１４とサイドウォール１５をマスクにして、シリコン基板１１をエッチングによって掘り下げる、いわゆるリセスエッチングを行うことで、リセス領域１６を形成する。その後、希フッ酸を用いた洗浄処理により、シリコン基板１１表面の自然酸化膜を除去する。
次いで、図７（ｅ）に示すように、リセス領域１６、すなわち、掘り下げられたシリコン基板１１の表面に、シリコンゲルマニウム（ＳｉＧｅ）層１７をエピタキシャル成長させる。これにより、一定濃度のＧｅを含有させたＳｉＧｅ層１７が形成される。その後、イオン注入法により、ＳｉＧｅ層１７にｐ型不純物を導入し、活性化アニールを行う。これにより、このＳｉＧｅ層１７がソース・ドレイン領域となり、シリコン基板１１におけるソース・ドレイン領域に挟まれたゲート電極１３直下の領域がチャネル領域Ｃｈとなる。
次に、図７（ｆ）に示すように、ホット燐酸を用いたウェットエッチングにより、ハードマスク１４（前記図７（ｅ）参照）を除去し、ゲート電極１３の表面を露出させるとともに、ＳｉＧｅ層１７の表面の自然酸化膜を除去する。この除去工程により、サイドウォール１５の上部も除去される。
続いて、図７（ｇ）に示すように、ゲート電極１３を覆う状態で、ＳｉＧｅ層１７上を含めたシリコン基板１１上に、ニッケル膜等の高融点金属膜を成膜する。その後、熱処理を行うことで、ゲート電極１３の表面側およびＳｉＧｅ層１７の表面側をシリサイド化して、ニッケルシリサイドからなるシリサイド層Ｓを形成する。これにより、ソース・ドレイン領域の表面側を低抵抗化し、コンタクト抵抗を低減する。
以上のようにして、ＳｉＧｅ層１７によるチャネル領域Ｃｈへのストレス印加により、チャネル領域Ｃｈを歪ませることで、十分なキャリア移動度を有するＰＭＯＳＦＥＴを得ることができる。
特表２００２−５３０８６４号公報（特に、図４および段落番号００３０参照）
しかし、上述したような半導体装置の製造方法では、ＳｉＧｅ層１７によるチャネル領域Ｃｈへのストレス印加により、キャリア移動度の向上は図れるものの、ＳｉＧｅ層１７の表面側をシリサイド化する際に、高融点金属とシリコン（Ｓｉ）との反応速度がゲルマニウム（Ｇｅ）との反応速度と比較して速いため、シリサイド化が局所的に進行してしまう。これにより、反応が不安定になり易く、シリサイド層Ｓを均一な膜状に形成することは難しい。このため、ソース・ドレイン領域の低抵抗化が図れないという問題がある。また、高融点金属のシリコンへの拡散係数は高いため、局所的に反応が開始された場合には、シリサイド層Ｓがシリコン基板１１まで異常成長してしまう。このため、リーク電流が増大してしまう、という問題もある。
したがって、本発明は、チャネル領域に応力を印加しつつ、シリサイド層を膜状に形成するとともに、シリサイド層の異常成長が抑制された半導体装置の製造方法および半導体装置を提供することを目的とする。
上述したような目的を達成するために、本発明における半導体装置の製造方法は、次のような工程を順次行うことを特徴としている。まず、第１工程では、シリコン基板上にゲート絶縁膜を介してゲート電極を形成する工程を行う。次に、第２工程では、ゲート電極をマスクにしたエッチングにより、シリコン基板の表面層を掘り下げる工程を行う。次いで、第３工程では、掘り下げられたシリコン基板の表面に、シリコンゲルマニウム（ＳｉＧｅ）層からなる第１の層をエピタキシャル成長させる工程を行う。続いて、第４工程では、第１の層上に、第１の層よりもゲルマニウム濃度が低いＳｉＧｅ層またはシリコン（Ｓｉ）層からなる第２の層を形成する工程を行う。その後の第５工程では、前記第２の層の少なくとも表面側をシリサイド化して、シリサイド層を形成する。
このような半導体装置の製造方法によれば、掘り下げられたシリコン基板の領域にＳｉＧｅ層からなる第１の層をエピタキシャル成長させることで、チャネル領域に応力が印加されるため、キャリア移動度の向上が可能となる。また、第１の層上に、第１の層よりもゲルマニウム（Ｇｅ）濃度が低いＳｉＧｅ層またはＳｉ層からなる第２の層が形成されるため、シリサイド化の局所的な進行が抑制される。これにより、シリサイド化反応を安定させて、均一な膜状のシリサイド層を形成することが可能となるため、コンタクト抵抗の低抵抗化が図れる。さらに、第１の層は第２の層よりもゲルマニウム濃度が高いため、シリサイド化反応を抑制するストッパーとして機能する。これにより、シリサイド層がシリコン基板まで異常成長することが防止され、リーク電流が抑制される。
また、本発明の半導体装置は、シリコン基板上にゲート絶縁膜を介してゲート電極が設けられた半導体装置において、前記ゲート電極の両側の前記シリコン基板が掘り下げられた領域に、ＳｉＧｅ層からなる第１の層と、当該第１の層よりもＧｅ濃度の低いＳｉＧｅ層またはＳｉ層からなる第２の層とがこの順に積層されており、第２の層の少なくとも表面側にシリサイド層が設けられていることを特徴としている。
このような半導体装置は、上述した製造方法により製造されるものであり、ＳｉＧｅ層からなる第１の層によりチャネル領域に応力が印加されることで、キャリア移動度が向上する。また、第１の層上に配置された第１の層よりもＧｅ濃度の低いＳｉＧｅ層またはＳｉ層からなる第２の層にシリサイド層が設けられていることから、コンタクト抵抗の低抵抗化を図ることができる。
以上、説明したように、本発明における半導体装置の製造方法および半導体装置によれば、キャリア移動度を向上させつつ、コンタクト抵抗の低抵抗化を図ることができ、リーク電流を抑制することができる。したがって、トランジスタの特性を向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。各実施形態においては、半導体装置の構成を製造工程順に説明する。
（第１実施形態）
本発明の半導体装置の製造方法に係る実施の形態の一例として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor)ＦＥＴにおけるＰＭＯＳＦＥＴの製造方法について、図１〜図３の製造工程断面図を用いて説明する。なお、背景技術で説明したものと同様の構成には、同一の番号を付して説明する。
まず、図１（ａ）に示すように、単結晶シリコンからなるＰ型のシリコン基板１１を用意し、その表面側に素子分離領域（図示省略）を形成する。この際、例えば、シリコン基板１１の表面側に溝を形成し、この溝内に例えば酸化シリコン膜からなる絶縁膜を埋め込んだＳＴＩ（shallow trench isolation）構造の素子分離領域を形成する。
次に、素子分離領域で分離されたシリコン基板１１上に、例えばシリコン酸窒化膜からなるゲート絶縁膜１２を介して、例えばポリシリコンからなるゲート電極１３をパターン形成する。この際、シリコン基板１１上に、ゲート絶縁膜１２とゲート電極１３を構成する各材料膜、および例えば窒化シリコン膜からなるハードマスク１４を積層成膜し、これらの積層膜をパターンエッチングする。
ここで、上記ゲート絶縁膜１２の構成材料としては、シリコン酸窒化膜に限定されず、シリコン酸化膜でもよく、ハフニウムやアルミニウムを含む金属酸化膜であってもよい。また、ゲート電極１３としては、ポリシリコンに限定されるものではなく、金属材料を含有してもよい。
次いで、図１（ｂ）に示すように、ゲート絶縁膜１２、ゲート電極１３、およびハードマスク１４を覆う状態で、シリコン基板１１上に、例えばシリコン窒化膜１５’を成膜する。続いて、図１（ｃ）に示すように、例えばドライエッチング法により、シリコン窒化膜１５’（前記図１（ｂ）参照）をエッチバックすることにより、ゲート絶縁膜１２、ゲート電極１３、およびハードマスク１４の側壁に、絶縁性のサイドウォール１５を形成する。ここでは、このサイドウォール１５が、例えばシリコン窒化膜で構成されることとするが、シリコン窒化膜以外でもよく、シリコン酸化膜、シリコン酸窒化膜またはこれらの積層構造で構成されていてもよい。
次に、図１（ｄ）に示すように、シリコン基板１１の表面を掘り下げるリセスエッチングを行う。この場合には、ゲート電極１３上のハードマスク１４およびサイドウォール１５をマスクにしたエッチングにより、シリコン基板１１の表面層を掘り下げるリセスエッチングを行うことで、５０〜６０ｎｍ程度の深さのリセス領域１６を形成する。このリセスエッチングにおいては、等方性のエッチングを行うことにより、サイドウォール１５の下方にまでリセス領域１６が広げられるようにする。例えば、サイドウォール１５下のシリコン基板１１は２５ｎｍ程度エッチングされている。ただし、本発明においては、サイドウォール１５下に、後述するようにＳｉＧｅ層を形成するスペースが存在していればよく、サイドウォール１５の幅およびシリコンエッチング量については規定されるものではない。その後、希フッ酸を用いた洗浄処理により、シリコン基板１１表面の自然酸化膜を除去する。
このエッチング条件の一例としては、エッチングガスにテトラフロロカーボン（ＣＦ4）と酸素（Ｏ2）を用い、ガス流量をＣＦ4／Ｏ2＝４０／１０（ｍｌ／ｍｉｎ）、処理圧力を２．７Ｐａ、ソースパワーを５００Ｗ、バイアスパワーを５０Ｗに設定して行う。ただし、上記ガス流量は、標準状態における体積流量を示すものとし、これ以降に示すガス流量についても同様であることとする。
なお、ここでは、サイドウォール１５が設けられた状態で、リセスエッチングを行う例について説明するが、サイドウォール１５を設けずに、リセスエッチングを行う場合であっても、本発明は適用可能である。
また、本実施形態においては、ＰＭＯＳＦＥＴの製造方法を中心に説明するため、詳細な記載は省略するが、ＮＭＯＳＦＥＴを形成する場合には、上記エッチング工程の前に、ハードマスク１４およびサイドウォール１５を覆う状態で、シリコン基板１１上に、ＮＭＯＳＦＥＴ領域を保護するためのシリコン酸化膜を形成し、ＰＭＯＳＦＥＴ領域のシリコン酸化膜のみを除去した後に、上記エッチング工程を行えばよい。
次いで、図２（ｅ）に示すように、リセス領域１６の表面、すなわち掘り下げられたシリコン基板１１の表面に、ＳｉＧｅ層からなる第１の層２１をエピタキシャル成長させる。これにより、ゲート電極１３下のシリコン基板１１に設けられるチャネル領域に圧縮応力が印加される。ここで、第１の層２１のＧｅ濃度の範囲を、１０atm％以上２０atm％以下とすることで、チャネル領域に効率よく応力を印加することができ、キャリア移動度が向上する。また、第１の層２１の膜厚は特に限定されるものではないが、ゲート電極１３直下のシリコン基板１１に設けられるチャネル領域にさらに効率よく応力を印加するために、シリコン基板１１の表面と同程度の高さで設けられることが好ましい。ここでは、第１の層２１がシリコン基板１１の表面と同程度の高さで設けられることとする。また、第１の層２１は、後述するように第１の層２１上に形成される第２の層よりも、Ｇｅ濃度が高いことから、このＧｅ濃度の差により、第２の層にシリサイド層を形成する際の、シリサイド化反応のストッパー層として機能する。
上記第１の層２１の成膜条件としては、成膜ガスとして、ジクロロシラン（Dichlorosilane（ＤＣＳ））、水素（Ｈ2）により１．５vol%に希釈された水素化ゲルマニウム（ＧｅＨ4）、塩化水素（ＨＣｌ）を用い、ガス流量をＤＣＳ／ＧｅＨ4／ＨＣｌ＝５０／７０／２５（ｍｌ／ｍｉｎ）とる。また、処理温度を５５０℃〜８５０℃、処理圧力を１．３ｋＰａ〜５．３ｋＰａに設定する。
次に、図２（ｆ）に示すように、第１の層２１上に、第１の層２１よりもＧｅ濃度の低いＳｉＧｅ層またはＳｉ層からなる第２の層２２を形成する。この第２の層２２には、後述するようにシリサイド層を形成するため、Ｇｅ濃度は低い方が好ましい。具体的には、第１の層２１よりも少なくとも１atm％以上はＧｅ濃度が低いことが好ましく、Ｓｉ層であることがさらに好ましい。ここでは、第２の層２２として、例えばＳｉ層をエピタキシャル成長させる。ここで、上記第１の層２１は、シリコン基板１１の表面に到達する状態で設けられていることから、第２の層２２はシリコン基板１１の表面から盛り上がった状態で、例えば２０ｎｍの膜厚で形成される。
この第２の層２２の成膜条件としては、成膜ガスとしてＤＣＳを用い、ガス流量を１００〜２００（ｍｌ／ｍｉｎ）、処理温度を５５０℃、処理圧力を１．３ｋＰａに設定して行う。
なお、ここでは、上記Ｓｉ層をエピタキシャル成長させることとしたが、この層には上述したようにシリサイド層が形成されるため、エピタキシャル成長以外で成膜し、ポリシリコンを形成してもよい。
その後、ハードマスク１４、サイドウォール１５をマスクとし、ＰＭＯＳＦＥＴ領域では、例えば２ｋｅＶのエネルギー、３×１０15／ｃｍ2のドーズ量でイオン注入を行うことにより、上記第１の層２１および第２の層２２に例えばボロン（Ｂ）からなるｐ型不純物を導入する。一方、ＮＭＯＳＦＥＴ領域では、例えば８ｋｅＶのエネルギー、１×１０15／ｃｍ2のドーズ量でイオン注入を行うことにより、シリコン基板１１に例えばリン（Ｐ）からなるｎ型不純物を導入する。
次に、図２（ｇ）に示すように、例えばホット燐酸等の薬液を用いた洗浄処理により、ハードマスク１４（前記図２（ｆ）参照）およびサイドウォール１５（前記図２（ｆ）参照）を除去することで、ゲート電極１３を露出する。その後、例えば１０５０℃程度で活性化アニールを行う。
次いで、図２（ｈ）に示すように、ゲート電極１３をマスクとし、ＰＭＯＳＦＥＴ領域では、例えば１．５ｋｅＶのエネルギー、１．５×１０15／ｃｍ2のドーズ量でイオン注入を行うことにより、シリコン基板１１、第１の層２１および第２の層２２に例えばＢＦ2からなるｐ型不純物を導入する。これにより、ゲート電極１３の両側のシリコン基板１１にエクステンション領域Ｅを形成する。一方、ＮＭＯＳＦＥＴ領域では、例えば１．５ｋｅＶのエネルギー、１×１０15／ｃｍ2のドーズ量でイオン注入を行うことにより、シリコン基板１１に例えばＡｓからなるｎ型不純物を導入する。
続いて、図３（ｉ）に示すように、ゲート電極１３を覆う状態で、第２の層２２上に、例えばシリコン窒化膜を成膜した後、エッチバックにより、ゲート電極１３、ゲート絶縁膜１２の両側にサイドウォール１８を形成する。このサイドウォール１８は、後工程で行うシリサイド化の際に成膜する高融点金属のチャネル領域への拡散を防止するため、図１（ｃ）を用いて説明したサイドウォール１５よりも膜厚を厚く形成する。なお、ここでは、サイドウォール１８をシリコン窒化膜で形成することとしたが、シリコン窒化膜以外にも、シリコン酸窒化膜、シリコン酸化膜またはこれらの積層膜を用いてもよい。
次いで、図３（ｊ）に示すように、ゲート電極１３および第２の層２２（前記図３（ｉ）参照）の表面の自然酸化膜を除去した後、例えばスパッタリング法により、サイドウォール１８が設けられたゲート電極１３を覆う状態で、第２の層２２上を含むシリコン基板１１上に、例えばニッケルからなる高融点金属膜（図示省略）を形成する。その後、ニッケルシリサイド層が形成される２５０℃〜４００℃までシリコン基板１１を加熱する。これにより、ゲート電極１３および第２の層２２の表面側がシリサイド化され、第２の層２２およびゲート電極１３の表面側に、ニッケルシリサイドからなるシリサイド層Ｓが形成される。ここでは、第２の層２２全体がシリサイド化されることとする。この際、第２の層２２は、第１の層２１と比較してＧｅ濃度が低いため、第２の層２２に均一な膜状のシリサイド層Ｓが形成される。また、この際、第１の層２１は、第２の層２２よりもＧｅ濃度が高いため、このＧｅ濃度の差により、シリサイド化反応のストッパーとして機能する。これにより、シリサイド層Ｓの異常成長が抑制される。
その後、混酸（硫酸、過酸化水素混合液）により、素子分離領域（図示省略）上およびサイドウォール１８上に残存する未反応のニッケル膜を選択的に除去した後、シリサイド層Ｓの膜質改善のため、再び４５０℃〜６５０℃で加熱する。なお、ここでは、シリサイド層Ｓとして、ニッケルシリサイドを形成することとしたが、本発明はこれに限定されず、ニッケルプラチナシリサイド、コバルトシリサイド、チタンシリサイドからなるシリサイド層Ｓを形成してもよい。
以上のようにして、ゲート電極１３直下のシリコン基板１１をチャネル領域ＣｈとするＰＭＯＳＦＥＴが製造される。
このような半導体装置の製造方法およびこれにより得られる半導体装置によれば、掘り下げられたシリコン基板１１のリセス領域１６にＳｉＧｅ層からなる第１の層２１をエピタキシャル成長させることで、チャネル領域Ｃｈに圧縮応力が印加されるため、キャリア移動度の向上が可能となる。また、第１の層２１上に、第１の層２１よりもＧｅ濃度が低いＳｉＧｅ層またはＳｉ層からなる第２の層２２が形成されるため、シリサイド化の局所的な進行が抑制される。これにより、シリサイド化反応を安定させて、膜状のシリサイド層Ｓを形成することが可能となるため、コンタクト抵抗の低抵抗化が図れる。さらに、第１の層２１は第２の層２２よりもＧｅ濃度が高いため、シリサイド化反応を抑制するストッパーとして機能する。これにより、シリサイド層Ｓがシリコン基板１１まで異常成長することが防止され、リーク電流が抑制される。以上のことから、トランジスタの特性を向上させることができる。
（第２実施形態）
次に、本発明の第２実施形態にかかる半導体装置の製造方法について、図４〜図５を用いて説明する。なお、シリコン基板１１の表面を掘り下げて、リセス領域１６を形成するまでの工程は、図１（ａ）〜（ｄ）を用いて説明した工程と同様に行うこととする。
まず、図４（ａ）に示すように、第１実施形態と同様に、リセス領域１６の表面、すなわち掘り下げられたシリコン基板１１の表面に、ＳｉＧｅ層からなる第１の層２１をエピタキシャル成長させる。ここでは、１０atm％以上２０atm％以下の濃度範囲のＧｅが含有されるように、第１の層２１を形成する。これにより、ゲート電極１３下のシリコン基板１１に設けられるチャネル領域に圧縮応力が印加される。ここでは、第１実施形態と同様に、第１の層２１がシリコン基板１１の表面と同程度の高さで設けられることとする。なお、成膜条件は、第１実施形態と同一条件で行うこととする。
次に、図４（ｂ）に示すように、第１の層２１上に、第１の層２１よりもＧｅ濃度の高いＳｉＧｅ層またはＧｅ層からなる中間層２３を形成する。この中間層２３は、後工程で、中間層２３の上層に形成する第２の層にシリサイド層を形成する際に、シリサイド化反応のストッパーとして機能するものである。このため、Ｇｅ濃度は高い方が好ましく、Ｇｅ層であればさらに好ましい。ここでは、中間層２３として、Ｇｅ層を例えば１ｎｍ程度の膜厚で形成することとする。
この場合の成膜条件の一例としては、成膜ガスとして、Ｈ2により１．５vol％に希釈されたＧｅＨ4を用い、ガス流量を１００ｍｌ／ｍｉｎ、処理温度を７００℃、処理圧力を１．３ｋＰａに設定する。ただし、この場合のＧｅ層は、第１の層２１上にエピタキシャル成長されずに、第１の層２１の表面に吸着した状態で形成される。
なお、ここでは、中間層２３として、Ｇｅ層を形成することとするが、第１の層２１よりもＧｅ濃度が高いＳｉＧｅ層であってもよい。この場合には、Ｇｅ濃度が２０atm％よりも高くなるように、ＳｉＧｅ層からなる中間層２３を形成する。
次に、中間層２３上に、上記第１の層２１よりもＧｅ濃度の低いＳｉＧｅ層またはＳｉ層からなる第２の層２２を形成する。ここでは、第２の層２２として、第１実施形態と同様に、同一の成膜条件で、Ｓｉ層を形成することとする。この場合には、Ｓｉ層が上記Ｇｅ層上に形成されるため、エピタキシャル成長ではなく、上記Ｇｅ層上に吸着した状態で形成される。
この後の工程は、第１実施形態で図２（ｇ）〜図３（ｊ）を用いて説明した工程と同様に行う。すなわち、ハードマスク１４、サイドウォール１５をマスクとし、第２の層２２、中間層２３、第１の層２１にｐ型不純物を導入する。
次いで、図４（ｃ）に示すように、ハードマスク１４（前記図４（ｂ）参照）およびサイドウォール１５（前記図４（ｂ）参照）を除去することで、ゲート電極１３を露出する。その後、図４（ｄ）に示すように、例えば１０５０℃程度で活性化アニールを行う。続いて、ゲート電極１３をマスクとし、イオン注入を行うことにより、エクステンション領域Ｅを形成する。
次に、図５（ｅ）に示すように、ゲート電極１３、ゲート絶縁膜１２の両側にサイドウォール１８を形成する。
続いて、図５（ｆ）に示すように、ゲート電極１３および第２の層２２（前記図５（ｅ）参照）の表面の自然酸化膜を除去した後、サイドウォール１８が設けられたゲート電極１３を覆う状態で、第２の層２２上を含むシリコン基板１１上に、ニッケル膜（図示省略）を形成する。その後、熱処理を行うことで、第２の層２２およびゲート電極１３の表面側に、ニッケルシリサイドからなるシリサイド層Ｓを形成する。この際、第２の層２２は、第１の層２１と比較してＧｅ濃度が低いため、第２の層２２に均一な膜状のシリサイド層Ｓが形成される。また、この際、中間層２３は、第２の層２２よりもＧｅ濃度が顕著に高いため、シリサイド化反応のストッパーとして確実に機能する。これにより、シリサイド層Ｓの異常成長が抑制される。
その後、混酸により、素子分離領域（図示省略）上およびサイドウォール１５上に残存する未反応の高融点金属膜を選択的に除去した後、再び４５０℃〜６５０℃で加熱する。
以上のようにして、ゲート電極１３直下のシリコン基板１１をチャネル領域ＣｈとするＰＭＯＳＦＥＴが製造される。
このような半導体装置の製造方法およびこれによって得られる半導体装置であっても、掘り下げられたシリコン基板１１のリセス領域１６にＳｉＧｅ層からなる第１の層２１をエピタキシャル成長させることで、チャネル領域Ｃｈに圧縮応力が印加されるため、キャリア移動度の向上が可能となる。また、中間層２３上に、第１の層２１よりもＧｅ濃度が低いＳｉＧｅ層またはＳｉ層からなる第２の層２２が形成されるため、シリサイド化の局所的な進行が抑制される。これにより、シリサイド化反応を安定させて、膜状のシリサイド層Ｓを形成することが可能となるため、コンタクト抵抗の低抵抗化が図れる。
また、さらに、中間層２３は第１の層２１よりもＧｅ濃度が高いため、シリサイド化反応を抑止するストッパーとして機能する。特に、本実施形態によれば、中間層２３がＧｅ層で形成されることで、シリサイド層Ｓがシリコン基板１１まで異常成長することが確実に防止され、リーク電流が抑制される。
以上のことから、トランジスタの特性を向上させることができる。
（変形例１）
なお、上記第２実施形態においては、中間層２３として、Ｇｅ層を成膜したが、このＧｅ層をイオン注入法により形成してもよい。この場合には、図４（ｂ）を用いて説明した工程において、例えば２．５ｋｅＶのエネルギー、５×１０14atoms／ｃｍ2の条件で、Ｇｅのイオン注入を行う。これにより、第１の層２１の表面から５ｎｍ程度の深さまでが、Ｇｅの高濃度領域となり、中間層２３が形成される。また、上記イオン注入の後、例えば１０００℃程度の熱処理を行うことにより、結晶性を回復してもよい。
このような半導体装置の製造方法およびこれにより得られる半導体装置であっても、リセス領域１６の表面に、ＳｉＧｅ層からなる第１の層２１と、第１の層２１よりＧｅ濃度の高い中間層２３と、第１の層２１よりＧｅ濃度の低い第２の層２２が形成されていることから、第２実施形態と同様の効果を奏する。
本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その１）である。 本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その２）である。 本発明の半導体装置の製造方法に係る第１実施形態を説明するための製造工程断面図（その２）である 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その１）である。 本発明の半導体装置の製造方法に係る第２実施形態を説明するための製造工程断面図（その２）である。 従来の半導体装置の製造方法を説明するための製造工程断面図（その１）である。 従来の半導体装置の製造方法を説明するための製造工程断面図（その２）である。
符号の説明
１１…シリコン基板、１２…ゲート絶縁膜、１３…ゲート電極、２１…第１の層、２２…第２の層、２３…中間層、Ｓ…シリサイド層

Claims (3)

  1. シリコン基板上にゲート絶縁膜を介してゲート電極を形成する第１工程と、
    前記ゲート電極をマスクにしたエッチングにより、前記シリコン基板の表面層を掘り下げる第２工程と、
    掘り下げられた前記シリコン基板の表面に、シリコンゲルマニウム層からなる第１の層をエピタキシャル成長させる第３工程と、
    前記第１の層上に、当該第１の層よりもゲルマニウム濃度の低いシリコンゲルマニウム層またはシリコン層からなる第２の層を形成する第４工程と、
    前記第２の層の少なくとも表面側をシリサイド化して、シリサイド層を形成する第５工程とを有する
    ことを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記第３工程と前記第４工程の間に、前記第１の層上に、当該第１の層よりもゲルマニウム濃度が高いシリコンゲルマニウム層またはゲルマニウム層からなる中間層を形成する工程を行い、
    前記第４工程では、前記中間層上に、前記第２の層を形成する
    ことを特徴とする半導体装置の製造方法。
  3. シリコン基板上にゲート絶縁膜を介してゲート電極が設けられた半導体装置において、
    前記ゲート電極の両側の前記シリコン基板が掘り下げられた領域に、シリコンゲルマニウム層からなる第１の層と、当該第１の層よりもゲルマニウム濃度の低いシリコンゲルマニウム層またはシリコン層からなる第２の層とがこの順に積層されており、
    前記第２の層の少なくとも表面側にシリサイド層が設けられている
    ことを特徴とする半導体装置。
JP2006309828A 2006-11-16 2006-11-16 半導体装置の製造方法および半導体装置 Active JP5181466B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006309828A JP5181466B2 (ja) 2006-11-16 2006-11-16 半導体装置の製造方法および半導体装置
TW096136927A TW200832564A (en) 2006-11-16 2007-10-02 Method of manufacturing semiconductor device, and semiconductor device
US11/939,251 US7858517B2 (en) 2006-11-16 2007-11-13 Method of manufacturing semiconductor device, and semiconductor device
KR1020070116476A KR101382676B1 (ko) 2006-11-16 2007-11-15 반도체 장치의 제조 방법, 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006309828A JP5181466B2 (ja) 2006-11-16 2006-11-16 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP2008124407A true JP2008124407A (ja) 2008-05-29
JP5181466B2 JP5181466B2 (ja) 2013-04-10

Family

ID=39416094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006309828A Active JP5181466B2 (ja) 2006-11-16 2006-11-16 半導体装置の製造方法および半導体装置

Country Status (4)

Country Link
US (1) US7858517B2 (ja)
JP (1) JP5181466B2 (ja)
KR (1) KR101382676B1 (ja)
TW (1) TW200832564A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111420A1 (ja) * 2012-01-25 2013-08-01 東京エレクトロン株式会社 被処理基体の処理方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101369907B1 (ko) * 2007-10-31 2014-03-04 주성엔지니어링(주) 트랜지스터 및 그 제조 방법
DE102008049725B4 (de) * 2008-09-30 2012-11-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg CMOS-Bauelement mit NMOS-Transistoren und PMOS-Transistoren mit stärkeren verformungsinduzierenden Quellen und Metallsilizidgebieten mit geringem Abstand und Verfahren zur Herstellung des Bauelements
US8450194B2 (en) * 2011-07-01 2013-05-28 Varian Semiconductor Equipment Associates, Inc. Method to modify the shape of a cavity using angled implantation
CN103515317B (zh) * 2012-06-20 2016-02-03 中芯国际集成电路制造(上海)有限公司 一种cmos器件及其形成方法
CN107430994B (zh) * 2015-04-10 2022-02-18 应用材料公司 提高选择性外延生长的生长速率的方法
TWI688042B (zh) * 2016-07-05 2020-03-11 聯華電子股份有限公司 半導體元件的製作方法
KR102452925B1 (ko) 2018-02-23 2022-10-07 삼성전자주식회사 반도체 장치 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005112577A2 (en) * 2004-05-14 2005-12-01 Applied Materials, Inc. Methods to fabricate mosfet devices using selective deposition processes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010080432A (ko) 1998-11-12 2001-08-22 피터 엔. 데트킨 계단식 소스/드레인 접합을 갖는 전계 효과 트랜지스터 구조
US6777298B2 (en) * 2002-06-14 2004-08-17 International Business Machines Corporation Elevated source drain disposable spacer CMOS
US6921913B2 (en) * 2003-03-04 2005-07-26 Taiwan Semiconductor Manufacturing Co., Ltd. Strained-channel transistor structure with lattice-mismatched zone
JP2005353831A (ja) * 2004-06-10 2005-12-22 Toshiba Corp 半導体装置
US7279406B2 (en) * 2004-12-22 2007-10-09 Texas Instruments Incorporated Tailoring channel strain profile by recessed material composition control
US20070221959A1 (en) * 2006-03-22 2007-09-27 International Business Machines Corporation Structure and method for fabricating recessed channel mosfet with fanned out tapered surface raised source/drain

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005112577A2 (en) * 2004-05-14 2005-12-01 Applied Materials, Inc. Methods to fabricate mosfet devices using selective deposition processes

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013111420A1 (ja) * 2012-01-25 2013-08-01 東京エレクトロン株式会社 被処理基体の処理方法
JP2013153075A (ja) * 2012-01-25 2013-08-08 Tokyo Electron Ltd 被処理基体の処理方法
US9728417B2 (en) 2012-01-25 2017-08-08 Tokyo Electron Limited Method for processing base body to be processed

Also Published As

Publication number Publication date
US20080116532A1 (en) 2008-05-22
TWI379360B (ja) 2012-12-11
JP5181466B2 (ja) 2013-04-10
US7858517B2 (en) 2010-12-28
KR20080044779A (ko) 2008-05-21
KR101382676B1 (ko) 2014-04-07
TW200832564A (en) 2008-08-01

Similar Documents

Publication Publication Date Title
US7888747B2 (en) Semiconductor device and method of fabricating the same
US7592214B2 (en) Method of manufacturing a semiconductor device including epitaxially growing semiconductor epitaxial layers on a surface of semiconductor substrate
JP4345774B2 (ja) 半導体装置の製造方法
US7772071B2 (en) Strained channel transistor and method of fabrication thereof
US7786518B2 (en) Growth of unfaceted SiGe in MOS transistor fabrication
US7985641B2 (en) Semiconductor device with strained transistors and its manufacture
US8114727B2 (en) Disposable spacer integration with stress memorization technique and silicon-germanium
JP5181466B2 (ja) 半導体装置の製造方法および半導体装置
TWI578536B (zh) 半導體元件之製造方法
JP2005033137A (ja) 半導体装置およびその製造方法
JP2008177319A (ja) 半導体装置の製造方法および半導体装置
JP5130648B2 (ja) 半導体装置の製造方法および半導体装置
JP2008147548A (ja) 半導体装置及び半導体装置の製造方法
US20110306170A1 (en) Novel Method to Improve Performance by Enhancing Poly Gate Doping Concentration in an Embedded SiGe PMOS Process
JP2003224261A (ja) 半導体装置および半導体装置の製造方法
JP4997752B2 (ja) 半導体装置の製造方法
JP2007194277A (ja) 半導体装置の製造方法
JP2008263114A (ja) 半導体装置の製造方法および半導体装置
JP2010080674A (ja) 半導体装置、およびその製造方法
JP2008171999A (ja) 半導体装置およびその製造方法
JP2007165817A (ja) 半導体装置およびその製造方法
JP5206427B2 (ja) 半導体装置の製造方法
JP2007329211A (ja) 半導体装置およびその製造方法
JP2005209980A (ja) 半導体装置の製造方法および半導体装置
JP2006203202A (ja) 不純物が除去されたシリコン窒化膜を備える半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090903

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091009

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R151 Written notification of patent or utility model registration

Ref document number: 5181466

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250