JP2008123648A - データ符号化回路および光ディスク装置 - Google Patents

Abstract

【課題】誤り訂正符号化処理を行う際のメモリのアクセス頻度を効率的に低減させ、ブルーレイディスク等の次世代ＤＶＤに対する「高倍速記録」を可能とする。
【解決手段】ユーザーデータは、ホストからＥＤＣ演算回路１０１に入力され、ＥＤＣ回路１０１によるＥＤＣの付加と、スクランブル演算回路１０２によるスクランブル処理が、メモリ１０３を介することなく、これら回路間でデータの授受を行って実行される。ＬＤＣ符号化回路１０５は、スクランブル後のデータからＬＤＣ用パリティを求め、このパリティのみをメモリ１０３に書き込む。アドレス情報とユーザー制御データは、それぞれ、アドレス情報生成回路１０４とホストからメモリ１０３に書き込まれる。ＢＩＳ符号化回路１０６は、これらデータからＢＩＳ用パリティを求め、このパリティのみをメモリ１０３に書き込む。
【選択図】図２

Description

本発明は、データ符号化回路およびこれを内蔵する光ディスク装置に関し、特に、ブルーレイディスクなどの高密度光ディスクに、ＡＶ（Audio Visual）データ、コンピュータ用データなどを記録する際に用いて好適なものである。

従来、ＤＶＤドライブ等において、ディスク媒体の欠陥や、ディスク面上に付着した埃または傷などに起因するエラーを訂正するために、Reed-Solomon (リードソロモン）符号などの誤り訂正符号が用いられてきた。また、近年、従来のＤＶＤよりも高密度、大容量化を目指した次世代光ディスクの商品開発が進められている。この種の光ディスクでは、記録媒体の高密度化に伴って、埃や傷などに起因するバーストエラーが生じやすく、このため、これを扱う光ディスクドライブでは、バーストエラーに対するより厳しい対応が求められている。

この要求に対し、たとえば以下の特許文献１に、バーストエラーに対する訂正能力を向上させるための誤り訂正方法として、２種類の誤り訂正符号をインターリーブして記録する方式が提案され、その方式がブルーレイディスクの規格として採用されている。

図６は、特許文献１の手法に従って、ユーザーデータと、アドレス情報およびユーザー制御データを符号化してディスク上に記録する際の処理工程を示す図である。

この処理工程では、まず、Ｓ５０１にて、２０４８バイトのユーザーデータに対して４バイトの誤り検出用のＥＤＣ（Error Detection Code）が付加され、２０５２バイトのデータ単位が構成される。次に、Ｓ５０２にて、ＥＤＣ付加後のユーザーデータに対してスクランブル処理が施され、Ｓ５０３にて、スクランブル処理後の２１６バイトのデータ毎に３２バイトのパリティを付加するＬＤＣ符号化が行われる。さらに、Ｓ５０４にて、ＬＤＣ符号化後のデータ（以下、「ＬＤＣデータ」という）に対して、誤り訂正能力を向上させるために、所定の規則に従ってインターリーブが行われる。

アドレス情報およびユーザー制御データについては、Ｓ５０５にて、ユーザー制御データに、記録対象データおよびその記録位置に対応するアドレス情報が付加され、Ｓ５０６にて、アドレス情報付加後の３０バイト分のデータ毎に３２バイトのパリティを付加するＢＩＳ符号化が行われる。さらに、Ｓ５０７にて、ＢＩＳ符号化後のデータ（以下、「ＢＩＳデータ」という）に対して、誤り訂正能力を向上させるために所定の規則に従ってインターリーブが行われる。

これらのインターリーブ処理により、ＬＤＣデータとＢＩＳデータは、メモリ上に、図８（ｅ）に示すように配列される（Ｓ５０８）。その後、Ｓ５０９にて、メモリ上のデータが、図８（ｅ）の矢印方向（記録方向）に読み出され、これに１７ｐｐ変調が施されてディスク上に記録される。

なお、Ｓ５０４とＳ５０７のインターリーブ処理は、Ｓ５０８におけるＬＤＣデータとＢＩＳデータのメモリへの配置後に行ってもよい。すなわち、Ｓ５０３とＳ５０６にて符号化されたＬＤＣデータとＢＩＳデータをインターリーブすることなくメモリに書き込み、その後、メモリからデータを読み出す際に、Ｓ５０６とＳ５０７のインターリーブ処理が掛かるようにメモリからデータを読み出して変調回路に出力するようにしても良い。

図７は、ＬＤＣデータとＢＩＳデータの１単位データブロックの構成を示す図である。

同図（ａ）に示す如く、ＬＤＣデータの１単位データブロック（以下、「ＬＤＣデータブロック」という）は、２４８バイト×３０４バイトから構成されている。ここで、ＬＤＣ符号化は、２１６バイトのユーザーデータに対し、３２バイトのパリティ、すなわち、（２４８，２１６，３３）リードソロモン（ＲＳ）符号を付加することにより行われる。

同図（ｂ）に示す如く、ＢＩＳデータの１単位データブロック（以下、「ＢＩＳデータブロック」という）は、６２バイト×２４バイトから構成されている。ここで、ＢＩＳ符号化は、３０バイトのアドレス情報とユーザー制御データに対し、３２バイトのパリティ、すなわち、（６２，３０，３３）リードソロモン（ＲＳ）符号を付加することにより行われる。

図８は、ＬＤＣデータブロックとＢＩＳデータブロックから１単位の記録データブロック（ＥＣＣクラスタ）を構成する際の流れを模式的に示す図である。

図８（ａ）に示すＬＤＣデータブロックは、図８（ｂ）（ｃ）に示すように、偶数列と奇数列に分割される。分割されたＬＤＣデータブロック中のデータは、図８（ｅ）に示すＬＤＣデータのマッピング領域に、適宜インターリーブされて配置される。また、同図（ｄ）に示すＢＩＳデータブロックのデータは、図８（ｅ）に示すＢＩＳデータのマッピング領域に、適宜インターリーブされて配置される。さらに、各ラインの先頭にＳｙｎｃデータが付加され、図８（ｅ）に示すように、４９６バイト×１５５バイトの記録データブロック（ＥＣＣクラスタ）が構成される。

特許文献１の手法によれば、たとえば、図８（ｅ）の２つの“Ｘ”の位置のＢＩＳデータに誤りが検出されれば、これら２つの“Ｘ”の位置に挟まれる区間（図中、ハッチングが付されている区間）においてバースト誤りが発生していることが検出される。すなわち、ＢＩＳデータの誤りを検出することにより、バースト誤りの発生区間を検出することができる。

図９は、上記符号化処理を実現するための符号化回路の構成例を示す図である。なお、同図の符号化回路は、メモリ２０１からデータを読み出して変調回路に出力する際に、インターリーブ処理（図６のＳ５０４とＳ５０７）が行われるよう構成されている。

この構成例では、一般に、以下の手順に従って、処理が行われる。
（１）ホスト側からメモリ２０１にユーザーデータとユーザー制御データが書き込まれる。
（２）メモリ２０１からＥＤＣ演算回路２０４にユーザーデータが読み出され、ＥＤＣの付加処理が行われる。更に、ＥＤＣが付加されたデータに対してスクランブル演算回路２０５によりスクランブル処理が行われ、ＬＤＣ符号化回路２０６へデータが出力される。
（３）ＬＤＣ符号化回路２０６は、スクランブル処理されたデータに対して、ＥＣＣ用のパリティ付加を行い、パリティ付加後のデータをメモリに書き込む。
（４）予め設定されたアドレスに対して、アドレス情報を生成され（アドレス生成回路２０３）、生成されたアドレス情報が、ＢＩＳ符号化回路２０２へ出力される。
（５）ＢＩＳ符号化回路２０２は、メモリ２０１からユーザー制御データを読み出し、これにアドレス情報を付加し、アドレス情報付加後のユーザー制御データに対して、更に、ＥＣＣ用のパリティを付加して、メモリ２０１に書き込む。
（６）インターリーブ回路２０７は、メモリ２０１に書き込まれたＬＤＣデータとＢＩＳデータを、図８（ｅ）で示すデータ配置となるよう読み出して、変調回路へ出力する。
（７）変調回路は、入力されたデータを変調して記録信号を生成し、順次、記録系に出力する。記録系は、入力された記録信号に応じて、ディスクに対する書き込み動作を実行する。
特表２００２−５２１７８９

現在商品化が進められている次世代ＤＶＤドライブ（ブルーレイディスクドライブ等）では、既存のＣＤドライブやＤＶＤドライブと同様、高速でディスクに記録を行う、いわゆる「高倍速記録」への対応が望まれている。こうした「高倍速記録」をドライブ側で実現するためには、書き込み処理時に行われる誤り訂正符号化処理を高速化する必要がある。この場合、特に、高速化についてボトルネックとなっているメモリ（一般的にはＤ−ＲＡＭまたはＳＤＲＡＭ）へのアクセス頻度を如何に低減させるかが問題となる。

そこで、本発明は、上記図６ないし図８に示す誤り訂正符号化処理を行う場合に、メモリのアクセス頻度を効率的に低減させ、これにより、ブルーレイディスク等の次世代ＤＶＤに対する「高倍速記録」を可能とするデータ符号化回路およびこれを内蔵した光ディスク装置を提供することを課題とする。

上記課題に鑑み本発明は、それぞれ以下の特徴を有する。

請求項１の発明は、データ符号化回路に関するものである。このデータ符号化回路は、データの書き込みおよび読み出しが可能なメモリと、ユーザーデータに対し誤り検出符号（ＥＤＣ）を付加するＥＤＣ回路と、前記ＥＤＣが付加された前記ユーザーデータにスクランブル処理を施すスクランブル回路と、前記スクランブル後のデータに対してＬＤＣ（Long Distance Code）符号化処理を行うＬＤＣ符号化回路と、アドレス情報を生成するアドレス情報生成回路と、前記アドレス情報およびユーザー制御データに対してＢＩＳ（Burst Indicating Subcode）符号化処理を行うＢＩＳ符号化回路とを備える。ここで、これら回路における処理は、以下のように行われる。
（ａ）ユーザーデータを、メモリに書き込む前に、ＥＤＣ回路に入力して、ＥＤＣ回路によるＥＤＣの付加と、スクランブル回路によるスクランブル処理を、これら回路間でデータを授受することにより実行し、スクランブル処理後のデータをメモリに書き込む。
（ｂ）メモリから１処理単位分のスクランブル処理後のデータをＬＤＣ符号化回路に読み出し、該１処理単位分のデータに対するＬＤＣ符号化処理を行って該データに対するパリティ（ＬＤＣ用パリティ）を生成し、生成したＬＤＣ用パリティをメモリに書き込む。
（ｃ）ユーザー制御データをメモリに書き込む。
（ｄ）アドレス情報生成回路によって生成されたアドレス情報をメモリに書き込む。
（ｅ）メモリから１処理単位分のアドレス情報とユーザー制御データをＢＩＳ符号化回路に読み出し、該１処理単位分のアドレス情報とユーザー制御データに対するＢＩＳ符号化処理を行って該データに対するパリティ（ＢＩＳ用パリティ）を生成し、生成したＢＩＳ用パリティをメモリに書き込む。

請求項２の発明は、請求項１に記載のデータ符号化回路において、前記（ａ）ないし（ｅ）の処理に従ってメモリに書き込まれた単位記録データブロック分のデータを、記録媒体に対する記録順序に基づくインターリーブ規則に従ってメモリから読み出すインターリーブ回路をさらに備えることを特徴とする。

請求項３の発明は、請求項１に記載のデータ符号化回路において、前記（ａ）ないし（ｅ）の処理の際に、記録媒体に対する記録順序に基づくインターリーブ規則に従って、各データをメモリに書き込むインターリーブ回路をさらに備えることを特徴とする。

請求項４の発明は、請求項１ないし３の何れか一項に記載のデータ符号化回路を内蔵する光ディスク装置である。

本発明によれば、ユーザーデータにＥＤＣ演算処理とスクランブル処理を施した上でメモリに書き込み、さらに、ＬＤＣ符号化処理によって生成されたＬＤＣパリティのみをメモリに書き込むようにしたため、図９の構成のように、ユーザーデータを一旦メモリに書き込んだ後、これをメモリから読み出してＥＤＣ演算処理とスクランブル処理とＬＤＣ演算処理を施し、これら処理によって生成されたデータを再度メモリに書き戻す場合に比べ、ＬＤＣデータブロックをメモリ上に展開する際のメモリに対するアクセス頻度を抑制することができる。

また、本発明によれば、ユーザー制御データとアドレス情報をメモリに書き込み、さらに、ＢＩＳ符号化処理によって生成されたＢＩＳパリティのみをメモリに書き込むようにしたため、図９の構成のように、ユーザー制御データをメモリに書き込んだ後、これをメモリから読み出してアドレス情報と組み合わせ、さらに、このようにして組み合わされたデータに対してＢＩＳ符号化処理を施し、この処理によって生成されたＢＩＳ符号とアドレス情報およびユーザー制御データを纏めて再度メモリに書き戻す場合に比べ、ＢＩＳデータブロックをメモリ上に展開する際のメモリに対するアクセス頻度を抑制することができる。

このように、本実施の形態によれば、ＬＤＣデータブロックとＢＩＳデータブロックをメモリ上に展開するために必要なメモリアクセス頻度を、上記図９の場合に比べ低減させることができる。よって、本実施の形態によれば、データ符号化処理の高速化を図ることができる。

また、請求項２の発明によれば、適宜インターリーブ処理が施されてメモリからデータが読み出され変調回路に出力されため、前記（ａ）ないし（ｅ）の処理における各データを、特に、図８（ｅ）のデータ構成に制限されることなくメモリに書き込むことができる。

また、請求項３の発明によれば、適宜インターリーブ処理が施されて前記（ａ）ないし（ｅ）の処理における各データがメモリに書き込まれるため、変調回路に対するメモリの読み出し処理を簡易化することができる。

請求項４の発明によれば、請求項１ないし３の発明と同様の効果を奏することができる。

本発明の特徴ないし意義は、以下に示す実施の形態の説明により更に明らかとなろう。ただし、以下の実施の形態は、あくまでも、本発明を実施化する際の一つの例示であって、本発明ないし各構成要件の用語の意義は、以下の実施の形態に記載されたものに制限されるものではない。

以下、本発明に係る実施の形態について説明する。なお、本実施の形態は、ブルーレイディスクに対してデータを記録再生する光ディスク装置に本発明を適用したものである。

図１に、実施の形態に係る光ディスク装置の構成を示す。

図示の如く、光ディスク装置は、データ符号化回路１０と、変調回路１１と、レーザ駆動回路１２と、光ピックアップ１３と、信号増幅回路１４と、復調回路１５と、データ復号化回路１６と、サーボ回路１７と、スピンドルモータ１８と、コントローラ１９を備えている。

図において、データ符号化回路１０は、入力された記録データに対し誤り訂正符号の付加等のエンコード処理を施し、変調回路１１へ出力する。変調回路１１は、入力されたデータに所定の変調を施して記録信号を生成しレーザ駆動回路１２に出力する。レーザ駆動回路１２は、記録時には変調回路１１からの記録信号に応じた駆動信号を半導体レーザ１３１に出力し、再生時には一定強度のレーザ光を出射するための駆動信号を半導体レーザ１３１に出力する。

光ピックアップ１３は、半導体レーザ１３１および光検出器１３２を備え、レーザ光をトラック上に収束させることにより、ディスクに対するデータの書き込みおよび読み出しを行う。なお、光ピックアップ１３は、この他、トラックに対するレーザ光の照射状態を調整するための対物レンズアクチュエータと、半導体レーザ１３１から出射されたレーザ光を対物レンズに導き、且つ、ディスクからの反射光を光検出器１３１に導くための光学系等を備えている。

信号増幅回路１４は、光検出器１３２から受信した信号を増幅および演算処理して各種信号を生成し、これを対応する回路に出力する。復調回路１５は、信号増幅回路１４から入力された再生ＲＦ信号を復調して再生データを生成し、データ復号化回路１６に出力する。データ復号化回路１６は、復調回路１５から入力されたデータに対し誤り訂正等のデコード処理を施し、後段回路に出力する。

サーボ回路１７は、信号増幅回路１４から入力されたフォーカスエラー信号およびトラッキングエラー信号からフォーカスサーボ信号およびトラッキングサーボ信号を生成し、光ピックアップ１３内の対物レンズアクチュエータに出力する。また、信号増幅回路１４から入力された信号からモータサーボ信号を生成し、ディスク駆動用のスピンドルモータ１８に出力する。コントローラ１９は、ＣＰＵ（Central Processing Unit）と内蔵メモリを備え、内蔵メモリに各種データを格納するとともに、あらかじめ設定されたプログラムに従って各部を制御する。

図２に、データ符号化回路１０の構成を示す。

図に於いて、１０１は、ユーザーデータに対し、誤り検出符号を演算・付加するＥＤＣ演算回路、１０２は、入力されたデータにスクランブル処理を施すスクランブル演算回路、１０３は、ＳＤＲＡＭ等によって構成されたメモリ、１０４は、設定されたアドレスに応じて、アドレス情報を生成するアドレス情報生成回路である。

１０５は、スクランブル処理後のデータをメモリ１０３から読み出して、ＬＤＣ用のパリティを演算・付加するＬＤＣ符号化回路、１０６は、アドレス情報生成回路１０４によって生成されたアドレス情報とホストから入力されたユーザー制御データからなる混合データをメモリ１０３から読み出して、ＢＩＳ用のパリティを演算・付加するＢＩＳ符号化回路、１０７は、ＬＤＣ符号化処理後のデータを、図８（ｅ）に示す記録データブロック（ＥＣＣクラスタ）の配列に従ってメモリ１０３から読み出して変調回路１１に出力するインターリーブ回路である。

図２に示すデータ符号化回路１０において、ユーザーデータは、メモリ１０３に格納される前に、ホストからＥＤＣ演算回路１０１に入力される。そして、ＥＤＣ回路１０１によるＥＤＣの付加と、スクランブル演算回路１０２によるスクランブル処理が、メモリ１０３を介することなく、これら回路間でデータの授受を順次行って実行され、スクランブル処理後のデータが、スクランブル演算回路１０２からメモリ１０３の対応領域に順次書き込まれる。これにより、メモリ１０３上に、図７（ａ）のＬＤＣデータブロックのうちパリティを除くデータブロック（以下、「ユーザーデータブロック」という）が構成される。

一方、ユーザー制御データは、ホストからメモリ１０３の対応領域に書き込まれる。このユーザー制御データに組合されるようにして、アドレス情報生成回路１０４によって生成されたアドレス情報がメモリ１０３に書き込まれる。これにより、メモリ１０３上に、図７（ｂ）のＢＩＳデータブロックのうちパリティを除くデータブロック（以下、「混合データブロック」という）が構成される。

そして、メモリ１０３上に構成されたユーザーデータブロックから１処理単位（図７（ａ）における１列）ずつデータがＬＤＣ付加回路１０５に読み出され、ＬＤＣ用パリティの演算が行われる。演算されたＬＤＣ用パリティは、当該処理単位のデータに組み合わされるようにして、メモリ１０３に書き込まれる。これにより、メモリ１０３上に、図７（ａ）に示すＬＤＣデータブロックが構成される。

さらに、メモリ１０３上に構成された混合データブロックから１処理単位（図７（ｂ）における１列）ずつデータがＢＩＳ付加回路１０５に読み出され、ＢＩＳ用パリティの演算が行われる。演算されたＢＩＳ用パリティは、当該処理単位のデータに組み合わされるようにして、メモリ１０３に書き込まれる。これにより、メモリ１０３上に、図７（ｂ）に示すＢＩＳデータブロックが構成される。

このようにしてメモリ１０３に書き込まれた１記録データブロック（１ＥＣＣクラスタ）のデータは、インターリーブ回路１０７によって、図８（ｅ）に示す記録データブロック（ＥＣＣクラスタ）の配列に従ってメモリ１０３から読み出され、変調回路１１に出力される。そして、変調回路１１による変調（１７ｐｐ変調）が施され、光ピックアップ１３を介してディスク上に記録される。

図３および図４に、１記録データブロック（１ＥＣＣクラスタ）のデータに対する符号化処理の流れを示す。

図３は、ユーザーデータに対する処理フローを示す図である。まず、Ｓ１０１において、ホストからＥＤＣ演算回路１０１に対し１処理単位分（図７（ａ）における１列分）のユーザーデータが入力される。次に、Ｓ１０２において、１処理単位分のユーザーデータにＥＤＣが付加され、ＥＤＣ付加後のユーザーデータがスクランブル演算回路１０２に出力される。さらに、Ｓ１０３において、ＥＤＣ付加後のユーザーデータがスクランブル処理され、スクランブル処理後のデータがメモリ１０３に書き込まれる。

しかして、１処理単位分のデータがメモリ１０３に書き込まれると、次に、Ｓ１０４において、図７（ａ）に示す１ＬＤＣデータブロック分の全てのユーザーデータについて、ＥＤＣ演算回路１０１によるＥＤＣの付加からメモリ１０３への書き込みまでの処理が終了したかが判定される。この判定が“ＮＯ”であれば、Ｓ１０１に戻り、次の処理単位分のユーザーデータに対する処理が行われる。そして、１ＬＤＣデータブロック分の全てのユーザーデータに対するメモリ１０３への書き込み処理が終了すると（Ｓ１０４：ＹＥＳ）、Ｓ１０５において、スクランブル処理後の１処理単位分のデータがメモリ１０３から読み出され、さらに、Ｓ１０６において、読み出された１処理単位分のデータに対し、ＬＤＣ符号化回路１０５によるＬＤＣ符号化処理、すなわち、ＬＤＣ用パリティの演算処理が行われる。

この処理によって生成されたＬＤＣ用パリティは、Ｓ１０７において、当該処理単位のデータに組み合わされるようにして、メモリ１０３に書き込まれる。しかして、１処理単位分のデータに対するＬＤＣ用パリティがメモリ１０３に書き込まれると、次に、Ｓ１０８において、図７（ａ）に示す１ＬＤＣデータブロック分の全てのデータについて、メモリ１０３に対するＬＤＣ用パリティの書き込み処理が終了したかが判定される。この判定が“ＮＯ”であれば、Ｓ１０５に戻り、次の処理単位分のデータに対する処理が行われる。そして、１ＬＤＣデータブロック分の全てのデータについて、メモリ１０３に対するＬＤＣ用パリティの書き込み処理が終了すると（Ｓ１０８：ＹＥＳ）、ユーザーデータに対する符号化処理は終了される。これにより、メモリ１０３上に、図７（ａ）に示すＬＤＣデータブロックが構成される。

かかるＳ１０１〜Ｓ１０８の処理に並行して、図４におけるアドレス情報とユーザー制御データに対する処理が行われる。

まず、Ｓ２０１において、当該記録データブロック（ＥＣＣクラスタ）に対する先頭のアドレスがアドレス情報生成回路１０４に設定される。これにより、当該記録データブロックを構成する各データおよびその記録位置に対応するアドレス情報（図７（ｂ）に示す１ＢＩＳデータブロック分の全てのアドレス情報）が、アドレス情報生成回路１０４にて生成される。生成されたアドレス情報は、Ｓ２０２にて、メモリ１０３に書き込まれる。さらに、Ｓ２０３において、アドレス情報に組み合わされるようにして、ユーザー制御データが、ホストからメモリ１０３に書き込まれる。これにより、メモリ１０３上に、アドレス情報とユーザー制御データの組み合わせからなる混合データブロックが構成される。

次に、Ｓ２０４において、混合データブロックから１処理単位分（図７（ｂ）における１列分）のアドレス情報とユーザー制御データが、メモリ１０３からＢＩＳ符号化回路１０６に読み出される。そして、Ｓ２０５において、１処理単位分のアドレス情報とユーザー制御データに対し、ＢＩＳ符号化回路１０６によるＢＩＳ符号化処理、すなわち、ＢＩＳ用パリティの演算処理が行われる。

この処理によって生成されたＢＩＳ用パリティは、Ｓ２０６において、当該処理単位のアドレス情報とユーザー制御データに組み合わされるようにして、メモリ１０３に書き込まれる。しかして、１処理単位分のアドレス情報とユーザー制御データに対するＢＩＳ用パリティがメモリ１０３に書き込まれると、次に、Ｓ２０７において、図７（ｂ）に示す１ＢＩＳデータブロック分の全てのデータについて、メモリ１０３に対するＢＩＳ用パリティの書き込み処理が終了したかが判定される。この判定が“ＮＯ”であれば、Ｓ２０４に戻り、次の処理単位分のデータに対する処理が行われる。そして、１ＢＩＳデータブロック分の全てのデータについて、メモリ１０３に対するＢＩＳ用パリティの書き込み処理が終了すると（Ｓ２０７：ＹＥＳ）、アドレス情報とユーザー制御データに対する符号化処理は終了される。これにより、メモリ１０３上に、図７（ｂ）に示すＢＩＳデータブロックが構成される。

しかして、メモリ１０３上に、ＬＤＣデータブロックとＢＩＳデータブロックが構成されると、これらデータブロックから、図８（ｅ）に示す記録データブロック（ＥＣＣクラスタ）の配列に従って、インターリーブ回路１０７によってメモリ１０３からデータが読み出され、順次、変調回路１１に出力される。そして、変調回路１１による変調（１７ｐｐ変調）が施され、光ピックアップ１３を介してディスク上に記録される。

以上のとおり、本実施の形態によれば、ユーザーデータにＥＤＣ演算処理とスクランブル処理を施した上でメモリ１０３に書き込み、さらに、これに組み合わせるようにして、ＬＤＣ符号化処理によって生成されたＬＤＣパリティのみをメモリ１０３に書き込むようにしたため、図９の構成のように、ユーザーデータを一旦メモリに書き込んだ後、これをメモリから読み出してＥＤＣ演算処理とスクランブル処理とＬＤＣ演算処理を施し、これらの処理によって生成されたデータを再度メモリに書き戻す場合に比べ、ＬＤＣデータブロックをメモリ上に展開する際のメモリへのアクセス頻度を抑制することができる。

また、本実施の形態によれば、ユーザー制御データとアドレス情報をメモリに書き込み、さらに、これらに組み合わせるようにして、ＢＩＳ符号化処理によって生成されたＢＩＳパリティのみをメモリ１０３に書き込むようにしたため、図９の構成のように、ユーザー制御データをメモリに書き込んだ後、これをメモリから読み出してアドレス情報と組み合わせ、さらに、このようにして組み合わされたデータに対してＢＩＳ符号化処理を施し、この処理によって生成されたＢＩＳ符号とアドレス情報およびユーザー制御データを纏めて再度メモリに書き戻す場合に比べ、ＢＩＳデータブロックをメモリ上に展開する際のメモリへのアクセス頻度を抑制することができる。

このように、本実施の形態によれば、ＬＤＣデータブロックとＢＩＳデータブロックをメモリ上に展開するために必要なメモリアクセス頻度を、上記図９の場合に比べ大幅に低減させることができる。よって、本実施の形態によれば、データ符号化処理の高速化を図ることができる。

なお、本発明は、上記実施の形態に限定されるものではない。また、本発明の実施形態は、上記以外にも種々の変更が可能である。

たとえば、図２に示す各回路間に、適宜、一時記憶用のメモリ（バッファメモリ）を介在させるようにしても良い。

また、上記実施の形態では、図７（ａ）（ｂ）に示す構成にてＬＤＣデータブロックとＢＩＳデータブロックをメモリ１０３上に展開し、その上で、図８（ｅ）に示す記録データブロック（ＥＣＣクラスタ）の配列に従って、インターリーブ回路１０７によってメモリ１０３からデータを読み出すようにしたが、たとえば、図５に示す如く、インターリーブ回路１１０、１１１を配し、スクランブル演算回路１０２、アドレス情報生成回路１０４、ＬＤＣ符号化回路１０５およびＢＩＳ符号化回路１０６からのデータを、図８（ｅ）に示す記録データブロック（ＥＣＣクラスタ）の配列に従って、メモリ１０３に書き込むようにしてもよい。この場合、図２の構成からインターリーブ回路１０７が削除される。メモリ１０３上のデータは、図８（ｅ）に示すライン方向（同図の「記録方向」）に読み出され変調回路１１に入力される。

さらに、上記実施の形態では、ユーザー制御データをホストからメモリ１０３に書き込むようにしたが、たとえば、ディスクからユーザーデータを読み出して編集する場合等、予めメモリにユーザー制御データが格納されている場合には、そこから読み出したユーザー制御データを、アドレス情報に組み合わせるようにしてメモリ１０３に格納するようにしても良い。

この他、本発明は、ブルーレイディスクを扱う以外の光ディスク装置にも適宜適用可能である。

本発明の実施の形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。

実施の形態に係る光ディスク装置の構成を示す図 実施の形態に係るデータ符号化回路の構成を示す図 実施の形態に係るデータ符号化時の処理フローを示す図 実施の形態に係るデータ符号化回路の変更例を示す図 実施の形態に係るデータ符号化回路の変更例を示す図 先行発明に記載のデータ符号化方法の処理フロー例を示す図 ＬＤＣデータブロックとＢＩＳデータブロックの構成を示す図 ＬＤＣデータブロックとＢＩＳデータブロックから記録データブロック（ＥＣＣクラスタ）を構成する際の流れを概念的に示す図 データ符号化回路の構成例を示す図

符号の説明

１０ データ符号化回路
１０１ ＥＤＣ演算回路
１０２ スクランブル演算回路
１０３ メモリ
１０４ アドレス情報生成回路
１０５ ＬＤＣ符号化回路
１０６ ＢＩＳ符号化回路
１０７ インターリーブ回路
１１０ インターリーブ回路
１１１ インターリーブ回路

Claims (4)

1. データの書き込みおよび読み出しが可能なメモリと、
   ユーザーデータに対し誤り検出符号（ＥＤＣ）を付加するＥＤＣ回路と、
   前記ＥＤＣが付加された前記ユーザーデータにスクランブル処理を施すスクランブル回路と、
   前記スクランブル後のデータに対してＬＤＣ（Long Distance Code）符号化処理を行うＬＤＣ符号化回路と、
   アドレス情報を生成するアドレス情報生成回路と、
   前記アドレス情報およびユーザー制御データに対してＢＩＳ（Burst Indicating Subcode）符号化処理を行うＢＩＳ符号化回路とを備え、
   （ａ）前記ユーザーデータを、前記メモリに書き込む前に、前記ＥＤＣ回路に入力して、前記ＥＤＣ回路によるＥＤＣの付加と、前記スクランブル回路によるスクランブル処理を、これら回路間でデータを授受することにより実行し、前記スクランブル処理後のデータを前記メモリに書き込み、
   （ｂ）前記メモリから１処理単位分の前記スクランブル処理後のデータを前記ＬＤＣ符号化回路に読み出し、該１処理単位分のデータに対するＬＤＣ符号化処理を行って該データに対するパリティ（ＬＤＣ用パリティ）を生成し、生成したＬＤＣ用パリティを前記メモリに書き込み、
   （ｃ）前記ユーザー制御データを前記メモリに書き込み、
   （ｄ）前記アドレス情報生成回路によって生成された前記アドレス情報を前記メモリに書き込み、
   （ｅ）前記メモリから１処理単位分の前記アドレス情報と前記ユーザー制御データを前記ＢＩＳ符号化回路に読み出し、該１処理単位分のアドレス情報とユーザー制御データに対するＢＩＳ符号化処理を行って該データに対するパリティ（ＢＩＳ用パリティ）を生成し、生成したＢＩＳ用パリティを前記メモリに書き込む、
   ことを特徴とするデータ符号化回路。
2. 請求項１に記載のデータ符号化回路において、
   前記（ａ）ないし（ｅ）の処理に従って前記メモリに書き込まれた単位記録データブロック分のデータを、記録媒体に対する記録順序に基づくインターリーブ規則に従って前記メモリから読み出すインターリーブ回路をさらに備える、
   ことを特徴とするデータ符号化回路。
3. 請求項１に記載のデータ符号化回路において、
   前記（ａ）ないし（ｅ）の処理の際に、記録媒体に対する記録順序に基づくインターリーブ規則に従って、前記各データを前記メモリに書き込むインターリーブ回路をさらに備える、
   ことを特徴とするデータ符号化回路。
4. 請求項１ないし３の何れか一項に記載のデータ符号化回路を内蔵する光ディスク装置。

Images