JP2008123648A - データ符号化回路および光ディスク装置 - Google Patents
データ符号化回路および光ディスク装置 Download PDFInfo
- Publication number
- JP2008123648A JP2008123648A JP2006309583A JP2006309583A JP2008123648A JP 2008123648 A JP2008123648 A JP 2008123648A JP 2006309583 A JP2006309583 A JP 2006309583A JP 2006309583 A JP2006309583 A JP 2006309583A JP 2008123648 A JP2008123648 A JP 2008123648A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- circuit
- bis
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
【課題】誤り訂正符号化処理を行う際のメモリのアクセス頻度を効率的に低減させ、ブルーレイディスク等の次世代DVDに対する「高倍速記録」を可能とする。
【解決手段】ユーザーデータは、ホストからEDC演算回路101に入力され、EDC回路101によるEDCの付加と、スクランブル演算回路102によるスクランブル処理が、メモリ103を介することなく、これら回路間でデータの授受を行って実行される。LDC符号化回路105は、スクランブル後のデータからLDC用パリティを求め、このパリティのみをメモリ103に書き込む。アドレス情報とユーザー制御データは、それぞれ、アドレス情報生成回路104とホストからメモリ103に書き込まれる。BIS符号化回路106は、これらデータからBIS用パリティを求め、このパリティのみをメモリ103に書き込む。
【選択図】図2
【解決手段】ユーザーデータは、ホストからEDC演算回路101に入力され、EDC回路101によるEDCの付加と、スクランブル演算回路102によるスクランブル処理が、メモリ103を介することなく、これら回路間でデータの授受を行って実行される。LDC符号化回路105は、スクランブル後のデータからLDC用パリティを求め、このパリティのみをメモリ103に書き込む。アドレス情報とユーザー制御データは、それぞれ、アドレス情報生成回路104とホストからメモリ103に書き込まれる。BIS符号化回路106は、これらデータからBIS用パリティを求め、このパリティのみをメモリ103に書き込む。
【選択図】図2
Description
本発明は、データ符号化回路およびこれを内蔵する光ディスク装置に関し、特に、ブルーレイディスクなどの高密度光ディスクに、AV(Audio Visual)データ、コンピュータ用データなどを記録する際に用いて好適なものである。
従来、DVDドライブ等において、ディスク媒体の欠陥や、ディスク面上に付着した埃または傷などに起因するエラーを訂正するために、Reed-Solomon (リードソロモン)符号などの誤り訂正符号が用いられてきた。また、近年、従来のDVDよりも高密度、大容量化を目指した次世代光ディスクの商品開発が進められている。この種の光ディスクでは、記録媒体の高密度化に伴って、埃や傷などに起因するバーストエラーが生じやすく、このため、これを扱う光ディスクドライブでは、バーストエラーに対するより厳しい対応が求められている。
この要求に対し、たとえば以下の特許文献1に、バーストエラーに対する訂正能力を向上させるための誤り訂正方法として、2種類の誤り訂正符号をインターリーブして記録する方式が提案され、その方式がブルーレイディスクの規格として採用されている。
図6は、特許文献1の手法に従って、ユーザーデータと、アドレス情報およびユーザー制御データを符号化してディスク上に記録する際の処理工程を示す図である。
この処理工程では、まず、S501にて、2048バイトのユーザーデータに対して4バイトの誤り検出用のEDC(Error Detection Code)が付加され、2052バイトのデータ単位が構成される。次に、S502にて、EDC付加後のユーザーデータに対してスクランブル処理が施され、S503にて、スクランブル処理後の216バイトのデータ毎に32バイトのパリティを付加するLDC符号化が行われる。さらに、S504にて、LDC符号化後のデータ(以下、「LDCデータ」という)に対して、誤り訂正能力を向上させるために、所定の規則に従ってインターリーブが行われる。
アドレス情報およびユーザー制御データについては、S505にて、ユーザー制御データに、記録対象データおよびその記録位置に対応するアドレス情報が付加され、S506にて、アドレス情報付加後の30バイト分のデータ毎に32バイトのパリティを付加するBIS符号化が行われる。さらに、S507にて、BIS符号化後のデータ(以下、「BISデータ」という)に対して、誤り訂正能力を向上させるために所定の規則に従ってインターリーブが行われる。
これらのインターリーブ処理により、LDCデータとBISデータは、メモリ上に、図8(e)に示すように配列される(S508)。その後、S509にて、メモリ上のデータが、図8(e)の矢印方向(記録方向)に読み出され、これに17pp変調が施されてディスク上に記録される。
なお、S504とS507のインターリーブ処理は、S508におけるLDCデータとBISデータのメモリへの配置後に行ってもよい。すなわち、S503とS506にて符号化されたLDCデータとBISデータをインターリーブすることなくメモリに書き込み、その後、メモリからデータを読み出す際に、S506とS507のインターリーブ処理が掛かるようにメモリからデータを読み出して変調回路に出力するようにしても良い。
図7は、LDCデータとBISデータの1単位データブロックの構成を示す図である。
同図(a)に示す如く、LDCデータの1単位データブロック(以下、「LDCデータブロック」という)は、248バイト×304バイトから構成されている。ここで、LDC符号化は、216バイトのユーザーデータに対し、32バイトのパリティ、すなわち、(248,216,33)リードソロモン(RS)符号を付加することにより行われる。
同図(b)に示す如く、BISデータの1単位データブロック(以下、「BISデータブロック」という)は、62バイト×24バイトから構成されている。ここで、BIS符号化は、30バイトのアドレス情報とユーザー制御データに対し、32バイトのパリティ、すなわち、(62,30,33)リードソロモン(RS)符号を付加することにより行われる。
図8は、LDCデータブロックとBISデータブロックから1単位の記録データブロック(ECCクラスタ)を構成する際の流れを模式的に示す図である。
図8(a)に示すLDCデータブロックは、図8(b)(c)に示すように、偶数列と奇数列に分割される。分割されたLDCデータブロック中のデータは、図8(e)に示すLDCデータのマッピング領域に、適宜インターリーブされて配置される。また、同図(d)に示すBISデータブロックのデータは、図8(e)に示すBISデータのマッピング領域に、適宜インターリーブされて配置される。さらに、各ラインの先頭にSyncデータが付加され、図8(e)に示すように、496バイト×155バイトの記録データブロック(ECCクラスタ)が構成される。
特許文献1の手法によれば、たとえば、図8(e)の2つの“X”の位置のBISデータに誤りが検出されれば、これら2つの“X”の位置に挟まれる区間(図中、ハッチングが付されている区間)においてバースト誤りが発生していることが検出される。すなわち、BISデータの誤りを検出することにより、バースト誤りの発生区間を検出することができる。
図9は、上記符号化処理を実現するための符号化回路の構成例を示す図である。なお、同図の符号化回路は、メモリ201からデータを読み出して変調回路に出力する際に、インターリーブ処理(図6のS504とS507)が行われるよう構成されている。
この構成例では、一般に、以下の手順に従って、処理が行われる。
(1)ホスト側からメモリ201にユーザーデータとユーザー制御データが書き込まれる。
(2)メモリ201からEDC演算回路204にユーザーデータが読み出され、EDCの付加処理が行われる。更に、EDCが付加されたデータに対してスクランブル演算回路205によりスクランブル処理が行われ、LDC符号化回路206へデータが出力される。
(3)LDC符号化回路206は、スクランブル処理されたデータに対して、ECC用のパリティ付加を行い、パリティ付加後のデータをメモリに書き込む。
(4)予め設定されたアドレスに対して、アドレス情報を生成され(アドレス生成回路203)、生成されたアドレス情報が、BIS符号化回路202へ出力される。
(5)BIS符号化回路202は、メモリ201からユーザー制御データを読み出し、これにアドレス情報を付加し、アドレス情報付加後のユーザー制御データに対して、更に、ECC用のパリティを付加して、メモリ201に書き込む。
(6)インターリーブ回路207は、メモリ201に書き込まれたLDCデータとBISデータを、図8(e)で示すデータ配置となるよう読み出して、変調回路へ出力する。
(7)変調回路は、入力されたデータを変調して記録信号を生成し、順次、記録系に出力する。記録系は、入力された記録信号に応じて、ディスクに対する書き込み動作を実行する。
特表2002−521789
(1)ホスト側からメモリ201にユーザーデータとユーザー制御データが書き込まれる。
(2)メモリ201からEDC演算回路204にユーザーデータが読み出され、EDCの付加処理が行われる。更に、EDCが付加されたデータに対してスクランブル演算回路205によりスクランブル処理が行われ、LDC符号化回路206へデータが出力される。
(3)LDC符号化回路206は、スクランブル処理されたデータに対して、ECC用のパリティ付加を行い、パリティ付加後のデータをメモリに書き込む。
(4)予め設定されたアドレスに対して、アドレス情報を生成され(アドレス生成回路203)、生成されたアドレス情報が、BIS符号化回路202へ出力される。
(5)BIS符号化回路202は、メモリ201からユーザー制御データを読み出し、これにアドレス情報を付加し、アドレス情報付加後のユーザー制御データに対して、更に、ECC用のパリティを付加して、メモリ201に書き込む。
(6)インターリーブ回路207は、メモリ201に書き込まれたLDCデータとBISデータを、図8(e)で示すデータ配置となるよう読み出して、変調回路へ出力する。
(7)変調回路は、入力されたデータを変調して記録信号を生成し、順次、記録系に出力する。記録系は、入力された記録信号に応じて、ディスクに対する書き込み動作を実行する。
現在商品化が進められている次世代DVDドライブ(ブルーレイディスクドライブ等)では、既存のCDドライブやDVDドライブと同様、高速でディスクに記録を行う、いわゆる「高倍速記録」への対応が望まれている。こうした「高倍速記録」をドライブ側で実現するためには、書き込み処理時に行われる誤り訂正符号化処理を高速化する必要がある。この場合、特に、高速化についてボトルネックとなっているメモリ(一般的にはD−RAMまたはSDRAM)へのアクセス頻度を如何に低減させるかが問題となる。
そこで、本発明は、上記図6ないし図8に示す誤り訂正符号化処理を行う場合に、メモリのアクセス頻度を効率的に低減させ、これにより、ブルーレイディスク等の次世代DVDに対する「高倍速記録」を可能とするデータ符号化回路およびこれを内蔵した光ディスク装置を提供することを課題とする。
上記課題に鑑み本発明は、それぞれ以下の特徴を有する。
請求項1の発明は、データ符号化回路に関するものである。このデータ符号化回路は、データの書き込みおよび読み出しが可能なメモリと、ユーザーデータに対し誤り検出符号(EDC)を付加するEDC回路と、前記EDCが付加された前記ユーザーデータにスクランブル処理を施すスクランブル回路と、前記スクランブル後のデータに対してLDC(Long Distance Code)符号化処理を行うLDC符号化回路と、アドレス情報を生成するアドレス情報生成回路と、前記アドレス情報およびユーザー制御データに対してBIS(Burst Indicating Subcode)符号化処理を行うBIS符号化回路とを備える。ここで、これら回路における処理は、以下のように行われる。
(a)ユーザーデータを、メモリに書き込む前に、EDC回路に入力して、EDC回路によるEDCの付加と、スクランブル回路によるスクランブル処理を、これら回路間でデータを授受することにより実行し、スクランブル処理後のデータをメモリに書き込む。
(b)メモリから1処理単位分のスクランブル処理後のデータをLDC符号化回路に読み出し、該1処理単位分のデータに対するLDC符号化処理を行って該データに対するパリティ(LDC用パリティ)を生成し、生成したLDC用パリティをメモリに書き込む。
(c)ユーザー制御データをメモリに書き込む。
(d)アドレス情報生成回路によって生成されたアドレス情報をメモリに書き込む。
(e)メモリから1処理単位分のアドレス情報とユーザー制御データをBIS符号化回路に読み出し、該1処理単位分のアドレス情報とユーザー制御データに対するBIS符号化処理を行って該データに対するパリティ(BIS用パリティ)を生成し、生成したBIS用パリティをメモリに書き込む。
(a)ユーザーデータを、メモリに書き込む前に、EDC回路に入力して、EDC回路によるEDCの付加と、スクランブル回路によるスクランブル処理を、これら回路間でデータを授受することにより実行し、スクランブル処理後のデータをメモリに書き込む。
(b)メモリから1処理単位分のスクランブル処理後のデータをLDC符号化回路に読み出し、該1処理単位分のデータに対するLDC符号化処理を行って該データに対するパリティ(LDC用パリティ)を生成し、生成したLDC用パリティをメモリに書き込む。
(c)ユーザー制御データをメモリに書き込む。
(d)アドレス情報生成回路によって生成されたアドレス情報をメモリに書き込む。
(e)メモリから1処理単位分のアドレス情報とユーザー制御データをBIS符号化回路に読み出し、該1処理単位分のアドレス情報とユーザー制御データに対するBIS符号化処理を行って該データに対するパリティ(BIS用パリティ)を生成し、生成したBIS用パリティをメモリに書き込む。
請求項2の発明は、請求項1に記載のデータ符号化回路において、前記(a)ないし(e)の処理に従ってメモリに書き込まれた単位記録データブロック分のデータを、記録媒体に対する記録順序に基づくインターリーブ規則に従ってメモリから読み出すインターリーブ回路をさらに備えることを特徴とする。
請求項3の発明は、請求項1に記載のデータ符号化回路において、前記(a)ないし(e)の処理の際に、記録媒体に対する記録順序に基づくインターリーブ規則に従って、各データをメモリに書き込むインターリーブ回路をさらに備えることを特徴とする。
請求項4の発明は、請求項1ないし3の何れか一項に記載のデータ符号化回路を内蔵する光ディスク装置である。
本発明によれば、ユーザーデータにEDC演算処理とスクランブル処理を施した上でメモリに書き込み、さらに、LDC符号化処理によって生成されたLDCパリティのみをメモリに書き込むようにしたため、図9の構成のように、ユーザーデータを一旦メモリに書き込んだ後、これをメモリから読み出してEDC演算処理とスクランブル処理とLDC演算処理を施し、これら処理によって生成されたデータを再度メモリに書き戻す場合に比べ、LDCデータブロックをメモリ上に展開する際のメモリに対するアクセス頻度を抑制することができる。
また、本発明によれば、ユーザー制御データとアドレス情報をメモリに書き込み、さらに、BIS符号化処理によって生成されたBISパリティのみをメモリに書き込むようにしたため、図9の構成のように、ユーザー制御データをメモリに書き込んだ後、これをメモリから読み出してアドレス情報と組み合わせ、さらに、このようにして組み合わされたデータに対してBIS符号化処理を施し、この処理によって生成されたBIS符号とアドレス情報およびユーザー制御データを纏めて再度メモリに書き戻す場合に比べ、BISデータブロックをメモリ上に展開する際のメモリに対するアクセス頻度を抑制することができる。
このように、本実施の形態によれば、LDCデータブロックとBISデータブロックをメモリ上に展開するために必要なメモリアクセス頻度を、上記図9の場合に比べ低減させることができる。よって、本実施の形態によれば、データ符号化処理の高速化を図ることができる。
また、請求項2の発明によれば、適宜インターリーブ処理が施されてメモリからデータが読み出され変調回路に出力されため、前記(a)ないし(e)の処理における各データを、特に、図8(e)のデータ構成に制限されることなくメモリに書き込むことができる。
また、請求項3の発明によれば、適宜インターリーブ処理が施されて前記(a)ないし(e)の処理における各データがメモリに書き込まれるため、変調回路に対するメモリの読み出し処理を簡易化することができる。
請求項4の発明によれば、請求項1ないし3の発明と同様の効果を奏することができる。
本発明の特徴ないし意義は、以下に示す実施の形態の説明により更に明らかとなろう。ただし、以下の実施の形態は、あくまでも、本発明を実施化する際の一つの例示であって、本発明ないし各構成要件の用語の意義は、以下の実施の形態に記載されたものに制限されるものではない。
以下、本発明に係る実施の形態について説明する。なお、本実施の形態は、ブルーレイディスクに対してデータを記録再生する光ディスク装置に本発明を適用したものである。
図1に、実施の形態に係る光ディスク装置の構成を示す。
図示の如く、光ディスク装置は、データ符号化回路10と、変調回路11と、レーザ駆動回路12と、光ピックアップ13と、信号増幅回路14と、復調回路15と、データ復号化回路16と、サーボ回路17と、スピンドルモータ18と、コントローラ19を備えている。
図において、データ符号化回路10は、入力された記録データに対し誤り訂正符号の付加等のエンコード処理を施し、変調回路11へ出力する。変調回路11は、入力されたデータに所定の変調を施して記録信号を生成しレーザ駆動回路12に出力する。レーザ駆動回路12は、記録時には変調回路11からの記録信号に応じた駆動信号を半導体レーザ131に出力し、再生時には一定強度のレーザ光を出射するための駆動信号を半導体レーザ131に出力する。
光ピックアップ13は、半導体レーザ131および光検出器132を備え、レーザ光をトラック上に収束させることにより、ディスクに対するデータの書き込みおよび読み出しを行う。なお、光ピックアップ13は、この他、トラックに対するレーザ光の照射状態を調整するための対物レンズアクチュエータと、半導体レーザ131から出射されたレーザ光を対物レンズに導き、且つ、ディスクからの反射光を光検出器131に導くための光学系等を備えている。
信号増幅回路14は、光検出器132から受信した信号を増幅および演算処理して各種信号を生成し、これを対応する回路に出力する。復調回路15は、信号増幅回路14から入力された再生RF信号を復調して再生データを生成し、データ復号化回路16に出力する。データ復号化回路16は、復調回路15から入力されたデータに対し誤り訂正等のデコード処理を施し、後段回路に出力する。
サーボ回路17は、信号増幅回路14から入力されたフォーカスエラー信号およびトラッキングエラー信号からフォーカスサーボ信号およびトラッキングサーボ信号を生成し、光ピックアップ13内の対物レンズアクチュエータに出力する。また、信号増幅回路14から入力された信号からモータサーボ信号を生成し、ディスク駆動用のスピンドルモータ18に出力する。コントローラ19は、CPU(Central Processing Unit)と内蔵メモリを備え、内蔵メモリに各種データを格納するとともに、あらかじめ設定されたプログラムに従って各部を制御する。
図2に、データ符号化回路10の構成を示す。
図に於いて、101は、ユーザーデータに対し、誤り検出符号を演算・付加するEDC演算回路、102は、入力されたデータにスクランブル処理を施すスクランブル演算回路、103は、SDRAM等によって構成されたメモリ、104は、設定されたアドレスに応じて、アドレス情報を生成するアドレス情報生成回路である。
105は、スクランブル処理後のデータをメモリ103から読み出して、LDC用のパリティを演算・付加するLDC符号化回路、106は、アドレス情報生成回路104によって生成されたアドレス情報とホストから入力されたユーザー制御データからなる混合データをメモリ103から読み出して、BIS用のパリティを演算・付加するBIS符号化回路、107は、LDC符号化処理後のデータを、図8(e)に示す記録データブロック(ECCクラスタ)の配列に従ってメモリ103から読み出して変調回路11に出力するインターリーブ回路である。
図2に示すデータ符号化回路10において、ユーザーデータは、メモリ103に格納される前に、ホストからEDC演算回路101に入力される。そして、EDC回路101によるEDCの付加と、スクランブル演算回路102によるスクランブル処理が、メモリ103を介することなく、これら回路間でデータの授受を順次行って実行され、スクランブル処理後のデータが、スクランブル演算回路102からメモリ103の対応領域に順次書き込まれる。これにより、メモリ103上に、図7(a)のLDCデータブロックのうちパリティを除くデータブロック(以下、「ユーザーデータブロック」という)が構成される。
一方、ユーザー制御データは、ホストからメモリ103の対応領域に書き込まれる。このユーザー制御データに組合されるようにして、アドレス情報生成回路104によって生成されたアドレス情報がメモリ103に書き込まれる。これにより、メモリ103上に、図7(b)のBISデータブロックのうちパリティを除くデータブロック(以下、「混合データブロック」という)が構成される。
そして、メモリ103上に構成されたユーザーデータブロックから1処理単位(図7(a)における1列)ずつデータがLDC付加回路105に読み出され、LDC用パリティの演算が行われる。演算されたLDC用パリティは、当該処理単位のデータに組み合わされるようにして、メモリ103に書き込まれる。これにより、メモリ103上に、図7(a)に示すLDCデータブロックが構成される。
さらに、メモリ103上に構成された混合データブロックから1処理単位(図7(b)における1列)ずつデータがBIS付加回路105に読み出され、BIS用パリティの演算が行われる。演算されたBIS用パリティは、当該処理単位のデータに組み合わされるようにして、メモリ103に書き込まれる。これにより、メモリ103上に、図7(b)に示すBISデータブロックが構成される。
このようにしてメモリ103に書き込まれた1記録データブロック(1ECCクラスタ)のデータは、インターリーブ回路107によって、図8(e)に示す記録データブロック(ECCクラスタ)の配列に従ってメモリ103から読み出され、変調回路11に出力される。そして、変調回路11による変調(17pp変調)が施され、光ピックアップ13を介してディスク上に記録される。
図3および図4に、1記録データブロック(1ECCクラスタ)のデータに対する符号化処理の流れを示す。
図3は、ユーザーデータに対する処理フローを示す図である。まず、S101において、ホストからEDC演算回路101に対し1処理単位分(図7(a)における1列分)のユーザーデータが入力される。次に、S102において、1処理単位分のユーザーデータにEDCが付加され、EDC付加後のユーザーデータがスクランブル演算回路102に出力される。さらに、S103において、EDC付加後のユーザーデータがスクランブル処理され、スクランブル処理後のデータがメモリ103に書き込まれる。
しかして、1処理単位分のデータがメモリ103に書き込まれると、次に、S104において、図7(a)に示す1LDCデータブロック分の全てのユーザーデータについて、EDC演算回路101によるEDCの付加からメモリ103への書き込みまでの処理が終了したかが判定される。この判定が“NO”であれば、S101に戻り、次の処理単位分のユーザーデータに対する処理が行われる。そして、1LDCデータブロック分の全てのユーザーデータに対するメモリ103への書き込み処理が終了すると(S104:YES)、S105において、スクランブル処理後の1処理単位分のデータがメモリ103から読み出され、さらに、S106において、読み出された1処理単位分のデータに対し、LDC符号化回路105によるLDC符号化処理、すなわち、LDC用パリティの演算処理が行われる。
この処理によって生成されたLDC用パリティは、S107において、当該処理単位のデータに組み合わされるようにして、メモリ103に書き込まれる。しかして、1処理単位分のデータに対するLDC用パリティがメモリ103に書き込まれると、次に、S108において、図7(a)に示す1LDCデータブロック分の全てのデータについて、メモリ103に対するLDC用パリティの書き込み処理が終了したかが判定される。この判定が“NO”であれば、S105に戻り、次の処理単位分のデータに対する処理が行われる。そして、1LDCデータブロック分の全てのデータについて、メモリ103に対するLDC用パリティの書き込み処理が終了すると(S108:YES)、ユーザーデータに対する符号化処理は終了される。これにより、メモリ103上に、図7(a)に示すLDCデータブロックが構成される。
かかるS101〜S108の処理に並行して、図4におけるアドレス情報とユーザー制御データに対する処理が行われる。
まず、S201において、当該記録データブロック(ECCクラスタ)に対する先頭のアドレスがアドレス情報生成回路104に設定される。これにより、当該記録データブロックを構成する各データおよびその記録位置に対応するアドレス情報(図7(b)に示す1BISデータブロック分の全てのアドレス情報)が、アドレス情報生成回路104にて生成される。生成されたアドレス情報は、S202にて、メモリ103に書き込まれる。さらに、S203において、アドレス情報に組み合わされるようにして、ユーザー制御データが、ホストからメモリ103に書き込まれる。これにより、メモリ103上に、アドレス情報とユーザー制御データの組み合わせからなる混合データブロックが構成される。
次に、S204において、混合データブロックから1処理単位分(図7(b)における1列分)のアドレス情報とユーザー制御データが、メモリ103からBIS符号化回路106に読み出される。そして、S205において、1処理単位分のアドレス情報とユーザー制御データに対し、BIS符号化回路106によるBIS符号化処理、すなわち、BIS用パリティの演算処理が行われる。
この処理によって生成されたBIS用パリティは、S206において、当該処理単位のアドレス情報とユーザー制御データに組み合わされるようにして、メモリ103に書き込まれる。しかして、1処理単位分のアドレス情報とユーザー制御データに対するBIS用パリティがメモリ103に書き込まれると、次に、S207において、図7(b)に示す1BISデータブロック分の全てのデータについて、メモリ103に対するBIS用パリティの書き込み処理が終了したかが判定される。この判定が“NO”であれば、S204に戻り、次の処理単位分のデータに対する処理が行われる。そして、1BISデータブロック分の全てのデータについて、メモリ103に対するBIS用パリティの書き込み処理が終了すると(S207:YES)、アドレス情報とユーザー制御データに対する符号化処理は終了される。これにより、メモリ103上に、図7(b)に示すBISデータブロックが構成される。
しかして、メモリ103上に、LDCデータブロックとBISデータブロックが構成されると、これらデータブロックから、図8(e)に示す記録データブロック(ECCクラスタ)の配列に従って、インターリーブ回路107によってメモリ103からデータが読み出され、順次、変調回路11に出力される。そして、変調回路11による変調(17pp変調)が施され、光ピックアップ13を介してディスク上に記録される。
以上のとおり、本実施の形態によれば、ユーザーデータにEDC演算処理とスクランブル処理を施した上でメモリ103に書き込み、さらに、これに組み合わせるようにして、LDC符号化処理によって生成されたLDCパリティのみをメモリ103に書き込むようにしたため、図9の構成のように、ユーザーデータを一旦メモリに書き込んだ後、これをメモリから読み出してEDC演算処理とスクランブル処理とLDC演算処理を施し、これらの処理によって生成されたデータを再度メモリに書き戻す場合に比べ、LDCデータブロックをメモリ上に展開する際のメモリへのアクセス頻度を抑制することができる。
また、本実施の形態によれば、ユーザー制御データとアドレス情報をメモリに書き込み、さらに、これらに組み合わせるようにして、BIS符号化処理によって生成されたBISパリティのみをメモリ103に書き込むようにしたため、図9の構成のように、ユーザー制御データをメモリに書き込んだ後、これをメモリから読み出してアドレス情報と組み合わせ、さらに、このようにして組み合わされたデータに対してBIS符号化処理を施し、この処理によって生成されたBIS符号とアドレス情報およびユーザー制御データを纏めて再度メモリに書き戻す場合に比べ、BISデータブロックをメモリ上に展開する際のメモリへのアクセス頻度を抑制することができる。
このように、本実施の形態によれば、LDCデータブロックとBISデータブロックをメモリ上に展開するために必要なメモリアクセス頻度を、上記図9の場合に比べ大幅に低減させることができる。よって、本実施の形態によれば、データ符号化処理の高速化を図ることができる。
なお、本発明は、上記実施の形態に限定されるものではない。また、本発明の実施形態は、上記以外にも種々の変更が可能である。
たとえば、図2に示す各回路間に、適宜、一時記憶用のメモリ(バッファメモリ)を介在させるようにしても良い。
また、上記実施の形態では、図7(a)(b)に示す構成にてLDCデータブロックとBISデータブロックをメモリ103上に展開し、その上で、図8(e)に示す記録データブロック(ECCクラスタ)の配列に従って、インターリーブ回路107によってメモリ103からデータを読み出すようにしたが、たとえば、図5に示す如く、インターリーブ回路110、111を配し、スクランブル演算回路102、アドレス情報生成回路104、LDC符号化回路105およびBIS符号化回路106からのデータを、図8(e)に示す記録データブロック(ECCクラスタ)の配列に従って、メモリ103に書き込むようにしてもよい。この場合、図2の構成からインターリーブ回路107が削除される。メモリ103上のデータは、図8(e)に示すライン方向(同図の「記録方向」)に読み出され変調回路11に入力される。
さらに、上記実施の形態では、ユーザー制御データをホストからメモリ103に書き込むようにしたが、たとえば、ディスクからユーザーデータを読み出して編集する場合等、予めメモリにユーザー制御データが格納されている場合には、そこから読み出したユーザー制御データを、アドレス情報に組み合わせるようにしてメモリ103に格納するようにしても良い。
この他、本発明は、ブルーレイディスクを扱う以外の光ディスク装置にも適宜適用可能である。
本発明の実施の形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。
10 データ符号化回路
101 EDC演算回路
102 スクランブル演算回路
103 メモリ
104 アドレス情報生成回路
105 LDC符号化回路
106 BIS符号化回路
107 インターリーブ回路
110 インターリーブ回路
111 インターリーブ回路
101 EDC演算回路
102 スクランブル演算回路
103 メモリ
104 アドレス情報生成回路
105 LDC符号化回路
106 BIS符号化回路
107 インターリーブ回路
110 インターリーブ回路
111 インターリーブ回路
Claims (4)
- データの書き込みおよび読み出しが可能なメモリと、
ユーザーデータに対し誤り検出符号(EDC)を付加するEDC回路と、
前記EDCが付加された前記ユーザーデータにスクランブル処理を施すスクランブル回路と、
前記スクランブル後のデータに対してLDC(Long Distance Code)符号化処理を行うLDC符号化回路と、
アドレス情報を生成するアドレス情報生成回路と、
前記アドレス情報およびユーザー制御データに対してBIS(Burst Indicating Subcode)符号化処理を行うBIS符号化回路とを備え、
(a)前記ユーザーデータを、前記メモリに書き込む前に、前記EDC回路に入力して、前記EDC回路によるEDCの付加と、前記スクランブル回路によるスクランブル処理を、これら回路間でデータを授受することにより実行し、前記スクランブル処理後のデータを前記メモリに書き込み、
(b)前記メモリから1処理単位分の前記スクランブル処理後のデータを前記LDC符号化回路に読み出し、該1処理単位分のデータに対するLDC符号化処理を行って該データに対するパリティ(LDC用パリティ)を生成し、生成したLDC用パリティを前記メモリに書き込み、
(c)前記ユーザー制御データを前記メモリに書き込み、
(d)前記アドレス情報生成回路によって生成された前記アドレス情報を前記メモリに書き込み、
(e)前記メモリから1処理単位分の前記アドレス情報と前記ユーザー制御データを前記BIS符号化回路に読み出し、該1処理単位分のアドレス情報とユーザー制御データに対するBIS符号化処理を行って該データに対するパリティ(BIS用パリティ)を生成し、生成したBIS用パリティを前記メモリに書き込む、
ことを特徴とするデータ符号化回路。 - 請求項1に記載のデータ符号化回路において、
前記(a)ないし(e)の処理に従って前記メモリに書き込まれた単位記録データブロック分のデータを、記録媒体に対する記録順序に基づくインターリーブ規則に従って前記メモリから読み出すインターリーブ回路をさらに備える、
ことを特徴とするデータ符号化回路。 - 請求項1に記載のデータ符号化回路において、
前記(a)ないし(e)の処理の際に、記録媒体に対する記録順序に基づくインターリーブ規則に従って、前記各データを前記メモリに書き込むインターリーブ回路をさらに備える、
ことを特徴とするデータ符号化回路。 - 請求項1ないし3の何れか一項に記載のデータ符号化回路を内蔵する光ディスク装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309583A JP2008123648A (ja) | 2006-11-15 | 2006-11-15 | データ符号化回路および光ディスク装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006309583A JP2008123648A (ja) | 2006-11-15 | 2006-11-15 | データ符号化回路および光ディスク装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008123648A true JP2008123648A (ja) | 2008-05-29 |
Family
ID=39508225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006309583A Pending JP2008123648A (ja) | 2006-11-15 | 2006-11-15 | データ符号化回路および光ディスク装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008123648A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211862A (ja) * | 2009-03-10 | 2010-09-24 | Panasonic Corp | 符号化装置及び光ディスク記録装置 |
-
2006
- 2006-11-15 JP JP2006309583A patent/JP2008123648A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010211862A (ja) * | 2009-03-10 | 2010-09-24 | Panasonic Corp | 符号化装置及び光ディスク記録装置 |
US8196023B2 (en) | 2009-03-10 | 2012-06-05 | Panasonic Corporation | Encoder and optical disk recording apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007042178A (ja) | ディスク記憶装置のセクタフォーマット設定処理方法及びディスク記憶装置 | |
JP2010055663A (ja) | 光ディスク装置 | |
JP5160988B2 (ja) | 多数のデータセクタを含むハードディスクドライブ及びそれを制御するためのハードディスクドライブコントローラ | |
JP2011100502A (ja) | 光ディスク装置、及び光ディスク装置の再生方法 | |
KR20060076188A (ko) | 에러 정정 처리 장치 및 에러 정정 처리 방법 | |
US7719945B2 (en) | Information recording method allowing improved access to a recording start position of user data in an information recording medium and apparatus performing the same | |
JP2007080408A (ja) | 情報記録再生装置及びそのデータ再生方法、並びにその光ディスク | |
JP2008123648A (ja) | データ符号化回路および光ディスク装置 | |
JP2008108289A (ja) | データ符号化回路および光ディスク装置 | |
JP4577123B2 (ja) | エラー訂正処理装置、エラー訂正処理方法、再生装置 | |
JP5113670B2 (ja) | 記録変調回路および記録変調方法ならびに光ディスク装置および光ディスク記録方法 | |
JP2007035170A (ja) | 光ディスク装置及び光ディスク再生方法 | |
JP2009070510A (ja) | 再生装置、再生方法 | |
JP2008041227A (ja) | 光ディスク信号処理回路 | |
US20090092018A1 (en) | Recording modulation circuit, recording modulation method and optical disk apparatus | |
JP2007149320A (ja) | 追記型/書換型光ディスク及び同ディスクのためのアドレス情報記録方法 | |
JP4679345B2 (ja) | 誤り訂正処理装置及び誤り訂正処理方法 | |
JP4337806B2 (ja) | 光ディスク装置 | |
JP2007035190A (ja) | 光ディスク再生装置、データ再生方法、プログラム及びコンピュータ読み取り可能な記録媒体 | |
JP2006048731A (ja) | データ再生装置 | |
JP4079906B2 (ja) | 誤り訂正回路および再生装置 | |
JP2005310215A (ja) | 欠陥領域管理方法、及び光記録媒体制御装置 | |
JP2011222093A (ja) | ディスク記憶装置及びデータ記録再生方法 | |
JP2008130113A (ja) | 光ディスク装置 | |
JP2005276351A (ja) | 光記録媒体再生装置 |