JP2008116531A - 遮光膜の形成方法及び電気光学装置の製造方法 - Google Patents

Abstract

【課題】遮光膜端面形状を改善し、その上面に成膜される膜の段差による段切れ等の欠陥
を防止する遮光膜の形成方法、及び、それを用いた電気光学装置の製造方法を提供する。
【解決手段】素子基板１０に第１遮光層２１、及び第２遮光層２２を成膜して、第２遮光
層２２上にレジストマスクを形成する。該レジストマスクを利用し、第１遮光層２１への
エッチングレートよりも、第２遮光層２２へのエッチングレートの大きいエッチング液を
用いて、第２遮光層２２を等方性エッチングにてオーバーエッチングする。続いて、同レ
ジストマスクを使用して第１遮光層２１を異方性エッチングする。その結果、第１遮光層
２１はレジストマスクの範囲を残して除去される。この方法により、第１遮光層２１と第
２遮光層２２の端面は、段差の小さい階段状に形成される。それにより、該段差部分の上
層の保護膜１５や半導体層１６の被覆性が向上し欠陥を防止できる。
【選択図】図５

Description

本発明は、遮光膜の形成方法、及び、液晶素子あるいは有機エレクトロルミネッセンス
素子等を用いた電気光学装置の製造方法に関する。

液晶装置の駆動方式の１つに、素子基板上に薄型トランジスタ等の薄膜半導体スイッチ
ング素子を備えたアクティブマトリックス駆動方式がある。
アクティブマトリックス駆動方式の場合、素子基板上に形成される薄膜半導体は、アモ
ルファスシリコン、又は、ポリシリコンの半導体膜から構成される。ポリシリコンからな
る半導体膜を素子基板上に成膜する方法は幾つかあるが、その１つに、基板上に成膜した
アモルファスシリコンの膜を熱処理し、再結晶化する方法がある。詳しくは、基板上のア
モルファスシリコン層を直接炉の中で加熱するか、又はレーザー光照射によって加熱して
、ポリシリコンの膜を成膜する方法が知られている。

ところで、通常シリコン半導体層に光が当たると、半導体層中には光電変換により光電
流が発生する。そのため、ポリシリコンを用いた薄膜トランジスタ（ＴＦＴ）に光が照射
されると、薄膜トランジスタには光電流が発生して、薄膜トランジスタのリーク電流が増
加する。従って、外光は薄膜トランジスタの電流特性に不良を発生する原因となるため、
遮光することが望ましい。

液晶装置の場合、液晶装置に備えられたバックライトの光が薄膜トランジスタのリーク
電流を増加させる原因のひとつとなる。そこで、薄膜トランジスタの誤動作を防止するた
めに、薄膜トランジスタには、外光を遮断するための遮光層を備える必要がある。つまり
、液晶装置の場合、薄膜トランジスタをバックライトの光から遮光するために、素子基板
と薄膜トランジスタの間に遮光層を設けなければならない。

しかし、素子基板に設けられた遮光層の端面は、通常大きな段差部になっており、その
大きな段差の影響により遮光層の上層に成膜される層には、被覆性（カバレッジ）の悪化
、断切れ、亀裂などが生じ易く、導体においては抵抗増加などの不良が生じる。

例えば、遮光層の上に成膜したアモルファスシリコン膜には、遮光層の段差により同様
の段差が生じる。この状態のまま、アモルファスシリコンを熱処理によってポリシリコン
に変換すると、熱処理による熱は前記した段差の角部に集中し易いので、角部が沸騰や溶
融蒸発などによりアブレーションを起こして、ポリシリコン膜の断切れの欠陥を生ずる結
果となる。

そこで、素子基板と半導体層との間に遮光層を形成する場合に、遮光層の端面をテーパ
状にしてから、遮光層の上に半導体層を成膜し、段差ができないようにする方法が提案さ
れている（下記特許文献１、特許文献２）。特許文献１によれば、遮光膜としてＣｒ上に
ＣｒＮｘを形成した２層構造とし、ＣｒＮｘとＣｒのエッチング比が２以上のウェットエ
ッチングを行い、開口部を除去することにより、エッジ部（段差）をテーパ加工している
。

しかしながら、特許文献１の方法では、目的のテーパ形状を得るためにＣｒＮｘとＣｒ
の膜厚の微妙な調整が必要であった。しかも、形成されるテーパの角度が必ずしも一定に
なるとは限らなかった。

又、特許文献２によれば、遮光層に用いられるＣｒ層をあらかじめエッチングして所定
のパターンに形成した後、段差をテーパ形状にするためにドライエッチングを行っている
。これは、エッチングガスに塩素系と酸素の混合ガスを用いることで、Ｃｒの側壁が塩酸
系ガスと酸素によりエッチングされると共に、レジストマスクが酸素によってエッチング
されるので、レジストマスクに接した上部が、基板に接した下部よりもエッチング速度が
高くなり、結果的にテーパ形状が得られるものである。
特開平０７−６４１１１号公報 特開平０９−２６３９７４号公報

前述したように、特許文献１の方法では、目的のテーパ形状を得るためにＣｒＮｘとＣ
ｒの膜厚の微妙な調整が必要である。
又、特許文献２の方法も、目的のテーパ形状を形成するためには、Ｃｒ及びレジストマ
スクの膜厚の微妙な調整が必要であった。

本発明は、このような膜厚調整が不要な簡便な方法によって遮光膜端面の形状を改善し
、その上面に成膜される膜の欠陥を防止する方法を提供する。即ち、本発明の目的は、薄
膜トランジスタ、特にポリシリコン半導体膜を用いた薄膜トランジスタの遮光膜の形成方
法を提供し、さらに、その上に形成される半導体膜に欠陥の無い薄膜トランジスタを形成
する電気光学装置の製造方法を提供することにある。

本発明の遮光膜の形成方法は、基板の上側に第１遮光層を成膜する工程と、前記第１遮
光層の上側に第２遮光層を成膜する工程と、前記第２遮光層の上側に、前記第１遮光層と
前記第２遮光層とで遮光膜を形成するためのレジストマスクを形成する工程と、前記レジ
ストマスクを利用して前記第２遮光層を等方性エッチングにより除去する工程と、前記レ
ジストマスクを利用して前記第１遮光層を異方性エッチングにより除去する工程と、を備
えた。

本発明の遮光膜の形成方法によれば、エッチング特性の異なる２層膜構造の遮光層を形
成した後、同一のレジストマスクを利用して、まず、第２遮光層の等方性エッチングを行
い、次に第１遮光層の異方性エッチングを行なう。従って、第１遮光層と第２遮光層の端
面を、段差の小さい階段状に構成することができる。その結果、第１遮光層、第２遮光層
の２層構造からなる遮光層の段差が小さいことにより、第１遮光層、第２遮光層の上層に
成膜される層には被覆性の悪化、断切れ、亀裂が生じなくなり、上層が導体の場合には抵
抗の増加などの不良を減少させる。又、レジスト塗布と、マスクに用いたレジストの剥離
の工程を増加させずに、第１遮光層と第２遮光層の端面を、段差の小さい階段状に構成で
きる。

本発明の遮光膜の形成方法において、前記第２遮光層の等方性エッチングに用いるエッ
チング材料は、前記第１遮光層に対するエッチングレートよりも前記第２遮光層へのエッ
チングレートが大きいことが望ましい。

本発明の遮光膜の形成方法によれば、第２遮光層をエッチングする際、第１遮光層はエ
ッチングされないか、エッチング速度が遅い。従って、第２遮光層のみを選択的にエッチ
ングすることができ、第１遮光層と第２遮光層の端面を、上層に成膜される層に欠陥を生
じさせる事のない好適な段幅の階段状に構成することができる。

本発明の遮光膜の形成方法は、請求項１又は請求項２に記載の遮光膜の形成方法におい
て、前記第１遮光層のエッチングを異方性エッチングとして、前記第１遮光層の異方性エ
ッチングに用いるエッチング材料は、前記第２遮光層に対するエッチングレートよりも前
記第１遮光層へのエッチングレートが大きいことが望ましい。

本発明の遮光膜の形成方法によれば、第１遮光層のエッチングを異方性エッチングとし
た。さらに、第１遮光層をエッチングする際、第２遮光層はエッチングされないか、エッ
チング速度が遅い材料とした。従って、第１遮光層のみを選択的にエッチングすることが
でき、容易に第１遮光層と第２遮光層の端面を好適な階段状に構成することができる。

本発明の電気光学装置の製造方法は、薄膜半導体素子に遮光膜を備える電気光学装置の
製造方法において、素子基板の上側に第１遮光層を成膜する工程と、前記第１遮光層の上
側に第２遮光層を成膜する工程と、前記第２遮光層の上側に、レジストマスクを形成する
工程と、前記レジストマスクを利用して前記第２遮光層を等方性エッチングにより除去す
る工程と、前記レジストマスクを利用して前記第１遮光層を異方性エッチングにより除去
する工程と、を備える。

本発明の電気光学装置の製造方法によれば、１枚のレジストマスクを利用して、第２遮
光層は等方性エッチングにより除去して、第１遮光層は異方性エッチングにより除去する
。従って、レジスト塗布と、レジストマスクの剥離の工程を増加させずに、第１遮光層と
第２遮光層の端面を、階段状に構成することができる。その結果、第１遮光層及び第２遮
光層の段差を小さくして、第１遮光層、第２遮光層の上層に成膜される層の被覆性の悪化
、断切れ、亀裂の発生をなくし、上層に形成される導体の抵抗増加などの不良を発生しな
い。

本発明の電気光学装置の製造方法において、前記第２遮光層の等方性エッチングに用い
るエッチング材料は、前記第１遮光層に対するエッチングレートよりも前記第２遮光層へ
のエッチングレートが大きいことが望ましい。

本発明の電気光学装置の製造方法によれば、第２遮光層をエッチングする際、第１遮光
層はエッチングされないか、エッチング速度が遅い。従って、第２遮光層のみを選択的に
エッチングすることができ、容易に第１遮光層と第２遮光層の端面を好適な階段状に構成
することができる。

本発明の電気光学装置の製造方法は、請求項４又は請求項５に記載の電気光学装置の製
造方法において、前記第１遮光層のエッチングを異方性エッチングとして、前記第１遮光
層の異方性エッチングに用いるエッチング材料は、前記第２遮光層に対するエッチングレ
ートよりも前記第１遮光層へのエッチングレートが大きいことが望ましい。

本発明の電気光学装置の製造方法によれば、第１遮光層のエッチングを異方性エッチン
グとした。さらに、第１遮光層をエッチングする際、第２遮光層はエッチングされないか
、エッチング速度が遅い材料とした。従って、第１遮光層のみを選択的にエッチングする
ことができ、容易に第１遮光層と第２遮光層の端面を好適な階段状に構成することができ
る。

本発明の電気光学装置の製造方法において、前記第１遮光層はチタン系材料が好適であ
る。
本発明の電気光学装置の製造方法によれば、第１遮光層はチタン系材料からなる。従っ
て、第１遮光層は強酸などに強い耐薬品性を示すので、第２遮光層を等方性エッチングす
る際にエッチング材料の選択の自由度を増すことができる。

本発明の電気光学装置の製造方法において、前記第１遮光層の厚みは５０ナノメートル
以下であり、又、前記第２遮光層の厚みは５０ナノメートル以下であることが望ましい。
本発明の電気光学装置の製造方法によれば、前記第１遮光層及び第２遮光層の厚みはそ
れぞれ５０ナノメートル程度、あるいはそれ以下である。従って、第１遮光層と第２遮光
層の端面を、上層に成膜される層に欠陥を生じさせない好適な高さの階段状に構成するこ
とができる。

本発明の電気光学装置の製造方法は、前記電気光学装置の製造方法に続いて、前記レジ
ストマスクを除去した後、前記第２遮光層、露出した前記第１遮光層、及び露出した前記
素子基板の上面に絶縁層を成膜する工程と、前記絶縁層の上面にシリコン層を成膜し、そ
の後前記シリコン層を熱処理する工程を備えることが望ましい。

本発明の電気光学装置の製造方法によれば、階段状に端面を加工した第１遮光層、第２
遮光層及び素子基板の上面には、絶縁層とポリシリコン層が成膜される。従って、好適な
段差に形成された絶縁層及びポリシリコン層は、被覆性が良く、断切れ、亀裂が無く、抵
抗値の増加などの不良を抑制することができる。

以下、本発明を具体化した実施形態を図面に従って説明する。
図１は、アクティブマトリックス駆動方式の液晶表示装置１の回路構成を示すブロック
図である。

液晶表示装置１は、図１に示すように、マトリクス状に配置形成された多数の画素２を
有し、それらが駆動されることにより画像等を表示する表示パネル部３を備えている。又
、液晶表示装置１は、行方向において駆動する画素２を特定するための走査線駆動回路４
、及び列方向において駆動する画素２にデータ信号を与えるためのデータ線駆動回路５を
備えている。

表示パネル部３は、列方向に延在して形成されるｍ本のデータ線Ｘ１，Ｘ２，…，Ｘｍ
（ｍは自然数）を有していると共に、行方向に延在して形成されるｎ本の走査線Ｙ１，Ｙ
２，…，Ｙｎ（ｎは自然数）を有している。各データ線Ｘ１〜Ｘｍは、データ線駆動回路
５と電気的に接続され、各走査線Ｙ１〜Ｙｎは、走査線駆動回路４に電気的に接続されて
いる。又、表示パネル部３は、各データ線Ｘ１〜Ｘｍと各走査線Ｙ１〜Ｙｎとの交差した
位置にそれぞれ対応させた矩形状の画素２を有し、各画素２は、対応するデータ線Ｘ１〜
Ｘｍと、対応する走査線Ｙ１〜Ｙｎとに接続されている。

図２は、ｍ番目のデータ線Ｘｍとｎ番目の走査線Ｙｎとの交差部にそれぞれ対応して配
設された画素２の等価回路図である。画素２は、１個のトランジスタと１つの保持容量と
１つの電気光学素子としての液晶容量とから構成されている。詳述すると、画素２は、薄
膜トランジスタ（以下、ＴＦＴという）６、保持容量ＣＳ及び液晶容量ＬＣを備えている
。ＴＦＴ６はスイッチング素子として機能するトランジスタであって、Ｎ型ＴＦＴで構成
されている。

ＴＦＴ６は、そのゲートがｎ番目の走査線Ｙｎに接続されている。ＴＦＴ６のドレイン
はｍ番目のデータ線Ｘｍに接続されている。また、ＴＦＴ６のソースは、液晶容量ＬＣの
画素電極Ｅ１に接続されている。画素電極Ｅ１に対向する位置には液晶を介して対向電極
Ｅ２が形成されている。対向電極Ｅ２は共通端子ＣＯＭに接続されている。また、ＴＦＴ
６のソースは、保持容量ＣＳの第１の電極Ｐ１に接続されている。保持容量ＣＳの第２の
電極Ｐ２は対向電極Ｅ２の共通端子ＣＯＭに接続されている。尚、本実施形態においては
、画素２をＴＦＴ６と、保持容量ＣＳと、液晶容量ＬＣとで構成したが、これに限定され
るものではなく適宜変更してもよい。

走査線駆動回路４は、図１に示すように、図示しない制御回路からの垂直同期信号に基
づいて、表示パネル部３に設けられた前記ｎ本の走査線Ｙｎのうち、１本の走査線を、本
実施形態では画面の上段から下段に向かってＹ１，Ｙ２，…，Ｙｎ−１，Ｙｎの順に選択
する。そして、走査線駆動回路４は、その選択された走査線に対応する走査信号ＳＣ１〜
ＳＣｎ（ｎは自然数）を出力する。そして、これら走査信号ＳＣ１〜ＳＣｎによって、デ
ータ線駆動回路５から出力されるデータ信号ＶＤ１〜ＶＤｍを、選択された走査線上の画
素２の液晶容量ＬＣ及び保持容量ＣＳに対して供給するタイミングが制御される。

データ線駆動回路５は、画像デジタルデータの大きさに対応したレベルを有するアナロ
グ電圧信号であるデータ信号ＶＤ１〜ＶＤｍを作成する。このデータ信号ＶＤ１〜ＶＤｍ
は、１フレーム毎にその極性が反転する電圧信号である。

そして、走査線駆動回路４から順番に出力される前記走査信号ＳＣ１〜ＳＣｎによって
選択された走査線Ｙ１〜Ｙｎ上の各画素２においては、そのＴＦＴ６がそれぞれオン状態
に設定される。このことによって、データ線駆動回路５からデータ線Ｘ１〜Ｘｍを介して
それぞれの画素２に出力されたデータ信号ＶＤ１〜ＶＤｍが前記ＴＦＴ６を介して液晶容
量ＬＣ及び保持容量ＣＳに供給される。つまり、各データ信号ＶＤ１〜ＶＤｍの電圧が、
液晶素子の分子配向状態を変化させることによって、各画素２の液晶素子の透過光、又は
、反射光の状態が制御され、表示パネル部３に所定の画像等が表示される。

次に、各画素２についてその詳細を図３，図４に従って説明する。図３は画素２の断面
図であり、図４は、画素２の周辺の平面図である。各画素２は、図３に示すように、素子
基板１０と対向基板１１とをそれらの周辺部において図示しないシール材によって貼り合
わせ、さらに、素子基板１０、対向基板１１及びシール材によって囲まれる間隙すなわち
セルギャップ内に液晶を封入して液晶容量ＬＣを設けることによって形成される。

素子基板１０はガラス等の透明基板によって形成され、その素子基板１０上にはＴＦＴ
６と、有機絶縁膜１２、１３を挟んでＴＦＴ６の上層に形成された画素電極Ｅ１とを有す
る。画素電極Ｅ１の上には配向膜１４が形成され、この配向膜１４に対してラビング処理
が施される。画素電極Ｅ１は例えば透明導電膜であるＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏ
ｘｉｄｅ）等によって形成される。

ＴＦＴ６は、図３に示すように、素子基板１０上に光漏れを防ぐ下側遮光膜Ｓと、下側
遮光膜Ｓの上で素子基板１０の全域に形成された絶縁層の保護膜１５とを有する。さらに
、保護膜１５上に半導体層１６と、半導体層１６の上に形成されたゲート絶縁膜１７と、
このゲート絶縁膜１７を挟んで半導体層１６の上方位置に形成されたゲート電極ＥＧとを
有する。

また、ＴＦＴ６は、その半導体層１６のドレイン側に形成されたドレイン電極ＥＤと、
さらに半導体層１６のソース側にはソース領域ＥＳとを有する。
図４に示すように、ゲート電極ＥＧからは走査線Ｙｎ−２が延びている。また、ドレイ
ン電極ＥＤからはデータ線Ｘｍ−１が延びている。走査線Ｙｎ−２は素子基板１０の横方
向に延びていて縦方向へ等間隔で平行に複数本形成される。また、データ線Ｘｍ−１は有
機絶縁膜１２を挟んで走査線Ｙｎ−２と交差するように縦方向へ延びていて横方向へ等間
隔で平行に複数本形成される。

走査線Ｙｎ及びゲート電極ＥＧは、例えばクロム、タンタル等によって形成される。ゲ
ート絶縁膜１７は、例えば窒化シリコン、酸化シリコン等によって形成される。半導体層
１６は、例えばドープトａ―Ｓｉ、多結晶シリコン、ＣｄＳｅ等によって形成される。ド
レイン電極ＥＤ及びそれと一体なデータ線Ｘｍは、例えばチタン、モリブデン、アルミニ
ウム等によって形成される。

図３に示す有機絶縁膜１２は、走査線（図示せず）、ＴＦＴ６及び保護膜１５を覆って
素子基板１０上の全域に形成されている。さらに、有機絶縁膜１３は、有機絶縁膜１２及
びデータ線（図示せず）を覆って素子基板１０上の全域に形成されている。但し、有機絶
縁膜１２，１３のソース領域ＥＳに対応する部分にはコンタクトホールＣＨが形成され、
このコンタクトホールＣＨの所で画素電極Ｅ１とＴＦＴ６のソース領域ＥＳとの導通がな
されている。

素子基板１０に対向する対向基板１１は、ガラス等の透明基板によって形成され、その
対向基板１１上には、対向電極Ｅ２と、その対向電極Ｅ２の上に形成された配向膜１８と
を有する。対向電極Ｅ２は、例えばＩＴＯ等によって対向基板１１の表面全域に形成され
た面状電極である。

そして、対向基板１１と対向電極Ｅ２の間であって、画素電極Ｅ１と対向しない位置に
各画素２間の光漏れを防ぐ上側遮光膜としてのブラックマトリクスＢＭが設けられており
、同じ層に形成される他の素子と同時に同じマスクで形成される。また、図４に示すよう
に、ブラックマトリクスＢＭは、ＴＦＴ６を上から覆っている。

図５は、素子基板１０上に形成されるＴＦＴ６に対して、素子基板１０の下側から照射
されるバックライト光Ｌを遮光する下側遮光膜Ｓの構造部分のみを示す断面図である。
図５において、素子基板１０の上面に前記ＴＦＴ６が形成される位置には、第１遮光層
２１が形成され、その第１遮光層２１の上面には第２遮光層２２が形成されている。即ち
、下側遮光膜Ｓは第１遮光層２１と第２遮光層２２とから構成される。又、下側遮光膜Ｓ
上とそれ以外の部分の素子基板１０上には、保護膜１５が形成され、その保護膜１５の上
に、さらに半導体層１６が形成されている。この半導体層１６は、ＴＦＴ６を製造するた
めの基材となる。

次に、第１遮光層２１と第２遮光層２２とからなる下側遮光膜Ｓの製造方法を図６（ａ
）〜（ｃ）に従って説明する。
素子基板１０の上面１０ａには、スパッタリング法などにより、第１遮光層２１が形成
されている。第１遮光層２１は、例えば、チタン系の材料からなる膜であって、その厚さ
を５０ナノメートル程度に成膜したものである。ちなみに、チタン系の材料からなる第１
遮光層２１単独で遮光の機能を持たせるには、１００ナノメートルほどの厚みが必要であ
り、５０ナノメートルほどの厚みでは不十分である。

第１遮光層２１の上面には、スパッタリング法などにより、第２遮光層２２が形成され
ている。第２遮光層２２は、例えば、モリブデン系からなる膜であって、その厚さを５０
ナノメートル程度に成膜したものである。ちなみに、モリブデン系の材料からなる第２遮
光層２２が単独で遮光の機能を持たせるには、１００ナノメートルほどの厚みが必要であ
り、５０ナノメートルほどの厚みでは不十分である。

そこで、本願発明では膜厚５０ナノメートルの第１遮光層２１と、膜厚５０ナノメート
ルの第２遮光層２２とを積層することによって、バックライト光Ｌなどの光を遮光可能に
している。なお、第１遮光層１１と、第２遮光層は適宜３０〜６０ｎｍの範囲で変更することが可能であり、第１遮光層、第２遮光層の積層によって遮光の機能を完全とすることが肝要である。

次に、第２遮光層２２の上面にレジストマスク２３を形成する。レジストマスク２３の
サイズは、所望の第１遮光層２１を残す大きさとする。
レジストマスク２３を形成すると、まず、モリブデン系材料からなる第２遮光層２２を
、エッチングレートの大きいリン酸硝酸系のエッチング液により、ウェットエッチングＷ
Ｅする。この時のウェットエッチングＷＥは、等方性エッチングである。

尚、このリン酸硝酸系のエッチング液は、チタン系材料（第１遮光層２１）に対しては
エッチングレートが小さい。従って、チタン系材料からなる第１遮光層２１は、ほとんど
エッチングされない。その結果、レジストマスク２３の無い部分の第２遮光層２２は、上
面から徐々にエッチングされ除去される。

レジストマスク２３が無い部分の第２遮光層２２が除去されると、リン酸硝酸系のエッ
チング液によるエッチングを終了する。この時、図６（ｂ）に示すように、第２遮光層２
２は、レジストマスク２３の下方から横に掘られた形状にオーバーエッチングされる。

次に、チタン系材料からなる第１遮光層２１を、上面方向ＤＥからエッチングレートの
大きいフッ素系のＣＦ４などのガスにより異方性ドライエッチングをする。フッ素系のエ
ッチングガスを用いたドライエッチングは、材料の選択的エッチングが可能であるため、
レジストマスク２３、及び素子基板１０、レジストマスク２３の下部に隠れた第２遮光層
２２はエッチングされない。

そして、レジストマスク２３により覆われていない部分の第１遮光層２１が除去される
まで、異方性エッチングを続行する。その結果、図６（ｃ）に示すように、第１遮光層２
１と第２遮光層２２の端面（下側遮光膜Ｓの端面）は階段状に構成される。

次に、レジストマスク２３を除去して、遮光膜の無い部分の素子基板１０上、及び下側
遮光膜Ｓ（第１遮光層２１及び第２遮光層２２）の上全面に、保護膜１５、アモルファス
シリコン層（半導体層１６）を順番に成膜していく。

アモルファスシリコン層は、この後背景技術の項で述べた多結晶状態のポリシリコンに
変換する熱処理を行ない、所望の半導体層１６に変換され、工程は通常の薄膜ＴＦＴの製
造工程へと続く。尚本願明細書では、これ以降の工程については、一般的な薄膜ＴＦＴの
製造工程と変わらないため、製造工程の説明を省略する。

以上述べたように、本願発明によれば以下のような効果を得ることができる。
（１）本実施形態によれば、第１遮光層２１及び第２遮光層２２からなる下側遮光膜Ｓ
の端面を、階段状に構成して個々の段差を小さくした。従って、上層の保護膜１５及び半
導体層１６は被覆性が良く、欠陥を生じることが無い。

（２）本実施形態によれば、第２遮光層２２を等方性エッチングによってエッチングし
、第１遮光層２１を異方性エッチングによりエッチングした。従って、１つのレジストマ
スク２３だけで、２つの層、即ち、第１遮光層２１及び第２遮光層２２を好適にエッチン
グすることができる。その結果、２つの層をエッチングするにもかかわらず、レジスト塗
布と、マスクに用いたレジストの剥離は一回で済み、工程の増加を最小限におさえること
ができる。又、端面を傾斜させる場合と比較すれば、微妙な膜厚調整が不要であり、形成
後のバラツキも大幅に減少させることができる。

尚、上記実施形態は以下のように変更してもよい。
・上記実施形態では、第１遮光層２１にはチタン系材料を用い、第２遮光層２２にはモ
リブデン系材料を用いた。しかし、これに限らず、第２遮光層２２のウェットエッチング
時に第１遮光層２１のエッチングレートが十分に小さければ、第１遮光層２１及び第２遮
光層２２は、それ以外の低反射材料による組み合わせとしてもよい。

例えば、第１遮光層２１をチタン系材料とし、第２遮光層２２をクロム系材料又はタン
グステン系材料とする組み合わせでもよい。
・上記実施形態では、第１遮光層２１のチタン系材料はフッ素系のエッチングガスによ
る異方性ドライエッチングを行い、第２遮光層２２のモリブデン系材料はリン酸硝酸系の
エッチング液によるウェットエッチングを行った。しかし、これに限らず、第１遮光層２
１及び第２遮光層２２をウェットエッチングによりエッチングしても良い。この場合、第
１遮光層２１のウェットエッチングレートと、第２遮光層２２のウェットエッチングレー
トとは、そのエッチングレートが２桁（１０）以上の差になる組み合わせであれば好適で
ある。

・上記実施形態では、外光を遮光する層として第１遮光層２１と第２遮光層２２の２層
構成とした。しかし、これに限らず、遮光層は、３層以上で構成してもかまわない。その
場合は、遮光層の端面が好適な階段状になるように、それぞれの遮光層のエッチング方法
、エッチング速度などを最適化すると良い。

・上記実施形態では、電気光学装置を液晶表示装置とした。しかし、これに限らず、素
子基板上に薄型トランジスタ等の薄膜半導体素子を有する電気光学装置であっても、本発
明の製造方法を用いることができる。液晶表示装置以外の電気光学装置としては、有機エ
レクトロルミネッセンス装置、電気泳動表示装置などがある。

・上記実施形態では、素子基板１０にＴＦＴ６を設けた。しかし、素子基板１０は電気
光学装置用に限られるものではなく、他の半導体装置用の基板であっても良い。その際に
は、半導体装置用基板の上に、階段状の遮光層を備えたＴＦＴを設けることができる。又
、半導体装置に用いる素子はＴＦＴに限らず、例えば、ダイオードなどであっても良い。

本実施形態における液晶装置のブロック図。 同じく、画素回路の回路図。 同じく、表示パネル部の２画素分の断面構造を示す断面図。 同じく、表示パネル部の１画素分を拡大して示す平面図。 同じく、遮光膜の断面図。 （ａ）（ｂ）（ｃ）、同じく、電気光学装置の製造方法の手順を示した断面図。

符号の説明

Ｓ…下側遮光膜、１…液晶表示装置、２…画素、３…表示パネル部、４…走査線駆動回路
、５…データ線駆動回路、６…ＴＦＴ、１０…素子基板、１５…保護膜、１６…半導体層
、２１…第１遮光層、２２…第２遮光層、２３…レジストマスク。

Claims (9)

1. 基板の上側に第１遮光層を成膜する工程と、
   前記第１遮光層の上側に第２遮光層を成膜する工程と、
   前記第２遮光層の上側に、前記第１遮光層と前記第２遮光層とで遮光膜を形成するため
   のレジストマスクを形成する工程と、
   前記レジストマスクを利用して前記第２遮光層を等方性エッチングにより除去する工程
   と、
   前記レジストマスクを利用して前記第１遮光層を異方性エッチングにより除去する工程
   とを備えたことを特徴とする遮光膜の形成方法。
2. 請求項１に記載の遮光膜の形成方法において、
   前記第２遮光層の等方性エッチングに用いるエッチング材料は、前記第１遮光層に対す
   るエッチングレートよりも前記第２遮光層へのエッチングレートが大きいことを特徴とす
   る遮光膜の形成方法。
3. 請求項１又は請求項２に記載の遮光膜の形成方法において、
   前記第１遮光層のエッチングを異方性エッチングとして、
   前記第１遮光層の異方性エッチングに用いるエッチング材料は、前記第２遮光層に対す
   るエッチングレートよりも前記第１遮光層へのエッチングレートが大きいことを特徴とす
   る遮光膜の形成方法。
4. 薄膜半導体素子に遮光膜を備える電気光学装置の製造方法において、
   素子基板の上側に第１遮光層を成膜する工程と、
   前記第１遮光層の上側に第２遮光層を成膜する工程と、
   前記第２遮光層の上側に、レジストマスクを形成する工程と、
   前記レジストマスクを利用して前記第２遮光層を等方性エッチングにより除去する工程
   と、
   前記レジストマスクを利用して前記第１遮光層を異方性エッチングにより除去する工程
   とを備えたことを特徴とする電気光学装置の製造方法。
5. 請求項４に記載の電気光学装置の製造方法において、
   前記第２遮光層の等方性エッチングに用いるエッチング材料は、前記第１遮光層に対す
   るエッチングレートよりも前記第２遮光層へのエッチングレートが大きいことを特徴とす
   る電気光学装置の製造方法。
6. 請求項４又は請求項５に記載の電気光学装置の製造方法において、
   前記第１遮光層のエッチングを異方性エッチングとして、
   前記第１遮光層の異方性エッチングに用いるエッチング材料は、前記第２遮光層に対す
   るエッチングレートよりも前記第１遮光層へのエッチングレートが大きいことを特徴とす
   る電気光学装置の製造方法。
7. 請求項４〜６に記載の電気光学装置の製造方法において、
   前記第１遮光層はチタン系材料からなることを特徴とする電気光学装置の製造方法。
8. 請求項４〜７のいずれか１つに記載の電気光学装置の製造方法において、
   前記第１遮光層の厚みは３０〜６０ナノメートルであり、
   前記第２遮光層の厚みは３０〜６０ナノメートルであることを特徴とする電気光学装置の製造方法。
9. 薄膜半導体素子に遮光膜を備える電気光学装置の製造方法において、
   素子基板の上側に第１遮光層を成膜する工程と、
   前記第１遮光層の上側に第２遮光層を成膜する工程と、
   前記第２遮光層の上側に、レジストマスクを形成する工程と、
   前記レジストマスクを利用して前記第２遮光層を等方性エッチングにより除去する工程
   と、
   前記レジストマスクを利用して前記第１遮光層を異方性エッチングにより除去する工程
   と、
   前記レジストマスクを除去した後、前記第２遮光層、露出した前記第１遮光層、及び露
   出した前記素子基板の上面に絶縁層を成膜する工程と、
   前記絶縁層の上面にシリコン層を成膜し、その後前記シリコン層を熱処理する工程とを
   、備えることを特徴とする電気光学装置の製造方法。

Images