JP2008108769A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008108769A JP2008108769A JP2006287356A JP2006287356A JP2008108769A JP 2008108769 A JP2008108769 A JP 2008108769A JP 2006287356 A JP2006287356 A JP 2006287356A JP 2006287356 A JP2006287356 A JP 2006287356A JP 2008108769 A JP2008108769 A JP 2008108769A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- insulating film
- semiconductor substrate
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】処理時間が短く、かつ処理温度を高温にしなくてもトランジスタのゲート絶縁膜と半導体基板の界面に水素を十分に供給することができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板1の表面にトランジスタを形成する工程と、半導体基板1の表面上及びトランジスタ上に層間絶縁膜9,12及び配線層10,13を形成する工程と、最上層の配線層13上及び層間絶縁膜12上にパッシベーション膜14を形成する工程と、半導体基板1の裏面を研削又は研磨する工程と、半導体基板1の裏面から、トランジスタのゲート絶縁膜と半導体基板1の界面に水素を供給する工程とを具備する。
【選択図】図2
【解決手段】本発明に係る半導体装置の製造方法は、半導体基板1の表面にトランジスタを形成する工程と、半導体基板1の表面上及びトランジスタ上に層間絶縁膜9,12及び配線層10,13を形成する工程と、最上層の配線層13上及び層間絶縁膜12上にパッシベーション膜14を形成する工程と、半導体基板1の裏面を研削又は研磨する工程と、半導体基板1の裏面から、トランジスタのゲート絶縁膜と半導体基板1の界面に水素を供給する工程とを具備する。
【選択図】図2
Description
本発明は、トランジスタを有する半導体装置の製造方法に関する。特に本発明は、処理温度が低くてもトランジスタのゲート絶縁膜と半導体基板の界面に水素を十分に供給することができる半導体装置の製造方法に関する。
図6は、水素シンター処理が行われる従来の半導体装置の断面図である。水素シンター処理は、トランジスタのゲート絶縁膜とシリコン基板の界面に水素を供給し、欠陥(シリコンダングリングボンド)を低減する処理である。水素シンター処理は、半導体装置の表面側から行われるのが一般的である(例えば特許文献1参照)。
図6に示す半導体装置は、シリコン基板100の表面に、ゲート絶縁膜103を有するトランジスタが形成されている。トランジスタ及びシリコン基板100の上には1層目の層間絶縁膜109及び2層目の層間絶縁膜112が、この順に積層されている。1層目の層間絶縁膜109の表面にはタングステンプラグと1層目のCu配線110が埋め込まれており、2層目の層間絶縁膜112の表面には2層目のCu配線113が埋め込まれている。層間絶縁膜112及びCu配線113はパッシベーション膜114で覆われている。パッシベーション膜114は、例えば窒化シリコン膜などの水素が透過しにくい膜を有している。
層間絶縁膜109,112には、Cu配線110,113を埋め込むための溝がエッチングにより形成されている。層間絶縁膜109,112それぞれの中には、溝形成の為のエッチング処理におけるエッチングストッパー膜109b,112bが設けられている。エッチングストッパー膜109b,112bには、窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜などの水素が透過しにくい膜が用いられる。
また、Cu配線110を埋め込む為の溝の底面には、Cu配線110とトランジスタ(例えばゲート電極104)を接続する為の接続溝が形成されており、Cu配線113を埋め込む為の溝の底面には、Cu配線110とCu配線113を接続する為の接続孔が形成されている。これらの接続孔はエッチングにより形成されている。層間絶縁膜109上には、接続孔形成の為のエッチング処理におけるエッチングストッパー膜111が形成されている。エッチングストッパー膜111には、窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜などの水素が透過しにくい膜が用いられる。
また、Cu配線110,113が埋め込まれる溝及び接続孔の側壁は、Cuの拡散を防止する為の拡散防止膜110a,113aで覆われている。拡散防止膜110a,113aには、Ti、TiN、Ta、TaN、MnSiOなどの水素が透過しにくい膜が用いられる。
また、Cu配線110,113は、層間絶縁膜109,112に形成された溝及び接続孔内、層間絶縁膜109,112にCu膜をスパッタリング法及びめっき法により形成した後、層間絶縁膜109,112上に位置するCu膜をCMPで研磨除去することにより形成される。Cu膜を形成する処理においてシリコン基板100の裏面にCuが付着すると、シリコン中のCuの拡散係数は高いため、ゲート絶縁膜103とシリコン基板100の界面にCuが供給され、トランジスタの特性が劣化する。これを防止する為に、層間絶縁膜109を形成する前に、シリコン基板100の裏面には拡散防止膜108が形成される。
上記したように、トランジスタの上にはエッチングストッパー膜、拡散防止膜、及びパッシベーション膜など、水素が透過しにくい膜が複数形成されている。このため、従来のように半導体基板の上からゲート絶縁膜と半導体基板の界面に十分な量の水素を供給するためには、処理温度を高くする必要があった。処理温度が高温になると、半導体装置を構成する部品(例えば配線)に負荷が加わってしまう。
本発明は上記のような事情を考慮してなされたものであり、その目的は、処理温度が低くてもトランジスタのゲート絶縁膜と半導体基板の界面に水素を十分に供給することができる半導体装置の製造方法を提供することにある。
上記課題を解決するため、本発明に係る半導体装置の製造方法は、半導体基板の表面にトランジスタを形成する工程と、
前記半導体基板の表面上及び前記トランジスタ上に層間絶縁膜及び配線層をそれぞれ少なくとも一層形成する工程と、
最上層の配線層及び層間絶縁膜それぞれ上にパッシベーション膜を形成する工程と、
前記半導体基板の裏面を研削又は研磨する工程と、
前記半導体基板の裏面から前記半導体基板内に水素を拡散させることにより、前記トランジスタのゲート絶縁膜と前記半導体基板の界面に水素を供給する工程とを具備する。
前記半導体基板の表面上及び前記トランジスタ上に層間絶縁膜及び配線層をそれぞれ少なくとも一層形成する工程と、
最上層の配線層及び層間絶縁膜それぞれ上にパッシベーション膜を形成する工程と、
前記半導体基板の裏面を研削又は研磨する工程と、
前記半導体基板の裏面から前記半導体基板内に水素を拡散させることにより、前記トランジスタのゲート絶縁膜と前記半導体基板の界面に水素を供給する工程とを具備する。
この半導体装置の製造方法によれば、前記水素を供給する工程において前記半導体基板の裏面には膜が存在しない為、処理温度を高温にしなくても前記半導体基板の裏面から前記界面に十分な量の水素を供給することができる。また、前記半導体基板を裏面研削により薄くできるが、前記半導体基板を薄くすると水素を供給する為に必要な処理時間を短くすることができる。
前記パッシベーション膜は窒化シリコン膜を有していてもよい。また、前記半導体基板の裏面を研削する工程の前に、前記半導体基板の裏面には膜が形成されていてもよい。
前記トランジスタを形成する工程は、ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極を形成する工程と、前記ゲート電極上及びその周囲に絶縁膜を形成する工程と、前記絶縁膜をエッチバックすることにより前記ゲート電極の側壁を覆うサイドウォールを形成する工程とを具備してもよい。この場合、前記絶縁膜を形成する工程において、前記半導体基板の裏面に前記膜が形成される。
前記層間絶縁膜及び配線層を形成する工程の前に、金属不純物が前記半導体基板を介して前記トランジスタに拡散することを防止するために、前記半導体基板の裏面に前記膜を形成する工程を具備してもよい。
前記層間絶縁膜及び前記配線層は、それぞれ2層以上形成されてもよい。この場合、前記層間絶縁膜及び前記配線層を形成する工程は、第1の前記層間絶縁膜を形成する工程と、前記第1の層間絶縁膜上にエッチングストッパー膜を形成する工程と、前記エッチングストッパー膜上に第2の前記層間絶縁膜を形成する工程と、前記第2の層間絶縁膜上に溝を形成し、かつ前記エッチングストッパー膜をストッパーとしたエッチングにより前記溝の底面に接続孔を形成する工程と、前記溝及び前記接続孔に導電体を埋め込むことにより配線を形成する工程とを具備してもよい。更にこの場合、前記エッチングストッパー膜は、窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜の少なくとも一つを含んでいてもよい。
前記溝の底面に接続孔を形成する工程と、前記溝及び前記接続孔に導電体を埋め込むことにより配線を形成する工程の間に、少なくとも前記溝の側壁に拡散防止膜を形成する工程を具備してもよい。この場合、前記拡散防止膜は、Ti膜及びTiN膜、Ta膜及びTaN膜、若しくはMnSiO膜を含んでいてもよい。
前記半導体基板の裏面から前記トランジスタのゲート界面に水素を供給する工程は、例えば枚葉式の処理装置を用いて行われる。
以下、図面を参照して本発明の実施形態について説明する。図1及び図2の各図は、本発明の第1の実施形態に係る半導体装置の製造方法を説明する為の図である。本実施形態は、シリコン基板の表面に半導体装置を形成し、次いでシリコン基板の裏面を研磨又は研削した後に、枚葉式の水素シンター処理装置を用いて水素シンター処理を行うことにより、シリコン基板の裏面から水素をシリコン基板内に拡散させて、トランジスタのゲート絶縁膜と半導体基板の界面に水素を供給する方法である。
まず、図1(A)の断面図に示すように、トレンチアイソレーション法を用いて、シリコン基板1の表面に素子分離膜2を埋め込み、トランジスタが形成される素子領域を他の領域から分離する。素子分離膜2はシリコン酸化膜により形成されている。なお、素子分離膜2はLOCOS酸化法により形成されても良い。次いで、シリコン基板1を熱酸化する。これにより、素子領域に位置するシリコン基板1にはゲート絶縁膜3が形成される。
次いで、ゲート絶縁膜3上にポリシリコン膜を形成し、このポリシリコン膜を選択的に除去する。これにより、ゲート絶縁膜3上にはゲート電極4が形成される。なお、ポリシリコン膜を形成する工程において、シリコン基板1の裏面1bにもポリシリコン膜(図示せず)が形成される。
次いで、素子分離膜2及びゲート電極4をマスクとして、シリコン基板1に不純物を導入する。これにより、シリコン基板1には低濃度不純物領域6が形成される。次いで、ゲート電極4上を含む全面上に絶縁膜(例えば酸化シリコン膜及び窒化シリコン膜の積層膜)を形成し、この絶縁膜をエッチバックする。これにより、ゲート電極4の側壁はサイドウォール5で覆われる。なお、サイドウォールとなる絶縁膜を形成する工程において、シリコン基板1の裏面1bにも絶縁膜が形成される。
次いで、素子分離膜2、ゲート電極4、及びサイドウォール5をマスクとしてシリコン基板1に不純物を導入する。これにより、シリコン基板1にはソース及びドレインとなる2つの不純物領域7が形成される。
このようにして、シリコン基板1の表面にはトランジスタが形成される。
このようにして、シリコン基板1の表面にはトランジスタが形成される。
次いで、図1(B)の断面図に示すように、シリコン基板1の裏面1bに拡散防止膜8を形成する。拡散防止膜8は、例えば酸化シリコン膜及び窒化シリコン膜をこの順に積層した膜であり、後述する配線形成工程においてシリコン基板1の裏面1bに付着したCu等の金属不純物がシリコン基板1中を拡散することを防止する為の膜である。
次いで、トランジスタ上を含む全面上に、層間絶縁膜9を構成する絶縁膜9aを形成する。次いで絶縁膜9a上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして絶縁膜9aをエッチングする。これにより絶縁膜9aにはトランジスタ上(例えばゲート電極4上)に位置する接続孔が形成される。その後、レジストパターンを除去する。次いで、接続孔内及び絶縁膜9a上にバリアメタル膜を形成し、さらにバリアメタル膜上にタングステン膜を形成する。次いで、絶縁膜9a上に位置するバリアメタル膜及びタングステン膜をCMP法により研磨除去する。これにより、接続孔内にはバリアメタル膜15a及びタングステンプラグ15が埋め込まれる。
次いで、タングステンプラグ15上及び絶縁膜9a上にエッチングストッパー膜9bを形成し、さらにエッチングストッパー膜9b上に層間絶縁膜9を構成する絶縁膜9cを形成する。次いで絶縁膜9c上にレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして絶縁膜9cをエッチングし、さらにエッチング条件を変えてエッチングストッパー膜9bをエッチングする。これにより、絶縁膜9cにはタングステンプラグ15上に位置する溝が形成される。この溝の底部ではタングステンプラグ15が露出している。その後、レジストパターンを除去する。
次いで、溝内及び絶縁膜9c上にバリアメタル膜10aを形成し、さらにバリアメタル膜10a上にCu膜をスパッタリング法とめっき法により形成する。次いで、絶縁膜9c上に位置するバリアメタル膜10a及びCu膜をCMP法により研磨除去する。これにより溝内には、バリアメタル膜10a及びCu配線10が埋め込まれる。
次いで、図1(C)の断面図に示すように、絶縁膜9c上及び配線10上に、エッチングストッパー膜11を形成する。エッチングストッパー膜11は、例えば窒化シリコン膜、炭化シリコン膜、又は炭窒化シリコン膜である。次いでエッチングストッパー膜11上に、第2層目の層間絶縁膜12を構成する絶縁膜12a、エッチングストッパー膜12b、及び絶縁膜12cをこの順に形成する。
次いで、絶縁膜12cに溝を形成し、さらにエッチングストッパー膜12b及び絶縁膜12aに接続孔を形成する。この溝及び接続孔の形成方法は、バリアメタル膜及びタングステンプラグ膜を形成する工程が省かれている点を除いて、層間絶縁膜9に溝及び接続孔を形成する方法と同様である。なお、接続孔を形成する工程において、エッチングストッパー膜11がエッチングストッパーとして機能する。次いで、層間絶縁膜12の溝及び接続孔に拡散防止膜13aを形成し、さらに第2層目の配線13を埋め込む。拡散防止膜13a及び配線13の形成方法は、拡散防止膜10a及び配線10の形成方法と略同様である。ただし、配線13及び拡散防止膜13aは、絶縁膜12aに形成された接続孔内にも埋め込まれる。
次いで、層間絶縁膜12及び配線13上にパッシベーション膜14を形成する。パッシベーション膜14は、例えば酸化シリコン膜及び窒化シリコン膜をこの順に積層した膜である。
次いで、図1(D)に示すように、シリコン基板1の裏面1bを研削又は研磨し、シリコン基板1を薄くする。この処理において、シリコン基板1の裏面1bに形成された膜(拡散防止膜8を含む)は全て除去される。
次いで、図2(A)の縦断面図に示すように、シリコン基板1を枚葉式の水素シンター処理装置50のステージ51上に配置し、水素シンター処理を行う。このとき、シリコン基板1の表面側がステージ51と対向するようにして、裏面1bが雰囲気に晒されるようにする。
図2(B)の断面図は、水素シンター処理における水素が拡散する様子を説明する為の半導体装置の断面図である。上記したように、水素シンター処理装置において、シリコン基板1の裏面1bが雰囲気に晒されている。また、シリコン基板1の裏面に形成された膜は、裏面研磨又は研削により全て除去されている。また、シリコン中の水素の拡散係数は十分に大きい。このため、水素はシリコン基板1の裏面から拡散し、ゲート絶縁膜3とシリコン基板1の界面には十分な量の水素が供給される。
図3は、本実施形態に示した方法により水素シンター処理を行った場合の、界面準位の処理温度依存性を示すグラフである。処理時間は例えば30分である。なお、比較の為、シリコン基板1の裏面1bを研削又は研磨しなかった場合の、界面準位の処理温度依存性も示している。縦軸は、水素シンター処理を行わなかった場合の界面準位を1とした相対的な値である。
シリコン基板1の裏面の膜を除去しなかった場合、界面準位を0.3以下にする為には処理温度を400℃以上にする必要がある。これに対して、本実施形態によれば、処理温度が350℃以下であっても界面準位が0.3以下になっている。本図から、本実施形態によれば、処理温度を従来と比較して低温にできることが分かる。
図4は、本実施形態に示した方法により水素シンター処理を行った場合の、界面準位の処理時間依存性を示すグラフである。なお、処理温度は例えば400度である。本グラフに示すように、シリコン基板1の厚さが750μmのとき、処理時間が20分では界面準位の低下はほとんど見られず、界面準位が0.3以下にするためには処理時間が30分以上必要である。しかし、シリコン基板1の厚さが300μmの場合は、界面準位が0.3以下にするためには処理時間が10分でよく、シリコン基板1の厚さが100μmの場合は、界面準位が0.3以下にするためには処理時間が5分でよい。
本図から、シリコン基板1を薄くする(例えば300μm以下)ことにより、シリコン基板1の裏面から水素シンターを行う場合の処理時間を短くできることが分かる。
本図から、シリコン基板1を薄くする(例えば300μm以下)ことにより、シリコン基板1の裏面から水素シンターを行う場合の処理時間を短くできることが分かる。
以上、本発明の第1の実施形態によれば、水素シンター処理を行う前に、シリコン基板1の裏面に形成された膜は全て除去されている。このため、水素はシリコン基板1の裏面から拡散し、水素シンター処理を高温で行わなくても、ゲート絶縁膜3とシリコン基板1の界面には十分な量の水素が供給される。また、シリコン基板1を薄くすることにより、シリコン基板1の裏面から水素シンターを行う場合の処理時間を短くできる。
図5は、本発明の第2の実施形態に係る半導体装置の製造方法を説明する為の断面図である。本実施形態に係る半導体装置の製造方法は、層間絶縁膜9,12の中にエッチングストッパー膜を形成しない点、層間絶縁膜9に溝を形成しないで接続孔のみを形成する点、層間絶縁膜9に形成された接続孔にタングステンプラグ10bを埋め込んでトランジスタと配線10を電気的に接続する点、層間絶縁膜12に形成された接続孔にタングステンプラグ13bを埋め込んで配線10,13を相互に電気的に接続する点、配線10,13が層間絶縁膜9,12に埋め込まれておらずAl合金を用いて形成されている点、及び接続孔の側壁及びシリコン基板1の裏面に拡散防止膜が形成されない点が、第1の実施形態と異なる。以下、第1の実施形態と同様の構成については同一の符号を付して、説明を省略する。
本実施形態においてタングステンプラグ10b,13bは、接続孔中及び層間絶縁膜9,12上にタングステン膜を形成した後、層間絶縁膜9,12上に位置するタングステン膜をCMP法により研磨除去することにより形成される。配線10は、層間絶縁膜9及びタングステンプラグ10b上にAl合金膜をスパッタリング法により形成したのち、このAl合金膜を選択的に除去することにより形成される。配線13も、配線10と同様の方法により形成される。
本実施形態によっても第1の実施形態と同様の効果を得ることができる。また、配線10,13をCuと比較して融点が低いAl合金で形成しているため、本発明の優位性がさらに顕著になる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば上記した各実施形態では配線層及び層間絶縁膜を各2層としたが、それぞれを3層以上にしてもよい。このような場合、半導体装置の表面側から水素がさらに拡散しにくくなる為、本発明の優位性がさらに顕著になる。また、上記した実施形態において水素シンター処理は、枚葉式の水素シンター処理装置を用いて行ったが、バッチ式の熱拡散炉を用いてもよい。
1,100…シリコン基板、1b…裏面、2…素子分離膜、3,103…ゲート絶縁膜、4,104…ゲート電極、5…サイドウォール、6…低濃度不純物領域、7…不純物領域、8,10a,13a,110a,113a…拡散防止膜、9,12,109,112…層間絶縁膜、9a,9c,12a,12c…絶縁膜、9b,11,12b,109b,112b,111…エッチングストッパー膜、10,13…配線、14,114…パッシベーション膜、50…水素シンター処理装置、51…ステージ、110,113…Cu配線
Claims (10)
- 半導体基板の表面にトランジスタを形成する工程と、
前記半導体基板の表面上及び前記トランジスタ上に層間絶縁膜及び配線層をそれぞれ少なくとも一層形成する工程と、
最上層の配線層及び層間絶縁膜それぞれ上にパッシベーション膜を形成する工程と、
前記半導体基板の裏面を研削又は研磨する工程と、
前記半導体基板の裏面から前記半導体基板内に水素を拡散させることにより、前記トランジスタのゲート絶縁膜と前記半導体基板の界面に水素を供給する工程と、
を具備する半導体装置の製造方法。 - 前記半導体基板の裏面を研削する工程の前に、前記半導体基板の裏面には膜が形成される請求項1に記載の半導体装置の製造方法。
- 前記トランジスタを形成する工程は、
ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極上及びその周囲に絶縁膜を形成する工程と、
前記絶縁膜をエッチバックすることにより前記ゲート電極の側壁を覆うサイドウォールを形成する工程と、
を具備し、
前記絶縁膜を形成する工程において、前記半導体基板の裏面に前記膜が形成される請求項2に記載の半導体装置の製造方法。 - 前記層間絶縁膜及び配線層を形成する工程の前に、金属不純物が前記半導体基板を介して前記トランジスタに拡散することを防止するために、前記半導体基板の裏面に前記膜を形成する工程を具備する請求項2に記載の半導体装置の製造方法。
- 前記パッシベーション膜は窒化シリコン膜を有する請求項1〜4のいずれか一項に記載の半導体装置の製造方法。
- 前記層間絶縁膜及び前記配線層は、それぞれ2層以上形成され、
前記層間絶縁膜及び前記配線層を形成する工程は、
第1の前記層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜上にエッチングストッパー膜を形成する工程と、
前記エッチングストッパー膜上に第2の前記層間絶縁膜を形成する工程と、
前記第2の層間絶縁膜上に溝を形成し、かつ前記エッチングストッパー膜をストッパーとしたエッチングにより前記溝の底面に接続孔を形成する工程と、
前記溝及び前記接続孔に導電体を埋め込むことにより配線を形成する工程と、
を具備する請求項1〜5のいずれか一項に記載の半導体装置の製造方法。 - 前記エッチングストッパー膜は、窒化シリコン膜、炭化シリコン膜、炭窒化シリコン膜の少なくとも一つを含む請求項6に記載の半導体装置の製造方法。
- 前記溝の底面に接続孔を形成する工程と、前記溝及び前記接続孔に導電体を埋め込むことにより配線を形成する工程の間に、少なくとも前記溝の側壁に拡散防止膜を形成する工程を具備する請求項6又は7に記載の半導体装置の製造方法。
- 前記拡散防止膜は、Ti膜及びTiN膜、Ta膜及びTaN膜、若しくはMnSiO膜を含む請求項8に記載の半導体装置の製造方法。
- 前記半導体基板の裏面から前記トランジスタのゲート界面に水素を供給する工程は、枚葉式の処理装置を用いて行われる請求項1〜9のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006287356A JP2008108769A (ja) | 2006-10-23 | 2006-10-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006287356A JP2008108769A (ja) | 2006-10-23 | 2006-10-23 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008108769A true JP2008108769A (ja) | 2008-05-08 |
Family
ID=39441899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006287356A Withdrawn JP2008108769A (ja) | 2006-10-23 | 2006-10-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008108769A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8067313B2 (en) | 2009-02-04 | 2011-11-29 | Sony Corporation | Semiconductor device, method of manufacturing the same, and electronic apparatus |
US8726332B2 (en) | 2008-10-27 | 2014-05-13 | Sony Corporation | Broadcast programming delivery apparatus, switcher control method, and computer program product |
US9082822B2 (en) | 2011-03-03 | 2015-07-14 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
-
2006
- 2006-10-23 JP JP2006287356A patent/JP2008108769A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8726332B2 (en) | 2008-10-27 | 2014-05-13 | Sony Corporation | Broadcast programming delivery apparatus, switcher control method, and computer program product |
US8067313B2 (en) | 2009-02-04 | 2011-11-29 | Sony Corporation | Semiconductor device, method of manufacturing the same, and electronic apparatus |
CN101826466B (zh) * | 2009-02-04 | 2013-06-19 | 索尼公司 | 半导体装置及其制造方法以及电子设备 |
US9082822B2 (en) | 2011-03-03 | 2015-07-14 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4869664B2 (ja) | 半導体装置の製造方法 | |
EP2319075B1 (en) | Method of fabricating a through silicon via | |
US7943470B2 (en) | Chip-stacked semiconductor device and manufacturing method thereof | |
KR101129919B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
JP2011210744A (ja) | 半導体装置及びその製造方法 | |
JP2010027904A (ja) | 半導体装置の製造方法 | |
JPWO2009107205A1 (ja) | 半導体装置及びその製造方法 | |
JP4848137B2 (ja) | 半導体装置およびその製造方法 | |
JP2008108769A (ja) | 半導体装置の製造方法 | |
KR100527673B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP2007266499A (ja) | 不揮発性半導体メモリ及びその製造方法 | |
JP2006351732A (ja) | 半導体装置の製造方法 | |
JP2006179950A (ja) | 半導体集積回路装置の製造方法 | |
JP2008108768A (ja) | 半導体装置の製造方法 | |
US9087762B2 (en) | Method for manufacturing semiconductor device | |
US20070145492A1 (en) | Semiconductor device and method of manufacture | |
JP2012028695A (ja) | 半導体装置の製造方法 | |
KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
JP4379245B2 (ja) | 半導体装置の製造方法 | |
JP2015133382A (ja) | 半導体装置の製造方法 | |
JP2003110015A (ja) | 半導体装置の製造方法 | |
JP2011044640A (ja) | 半導体装置の製造方法 | |
JP2009105340A (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP2006351731A (ja) | 半導体装置の製造方法 | |
JP2010027950A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100105 |