JP2008096741A - マスク、マスクの製造方法及び半導体装置の製造方法 - Google Patents

マスク、マスクの製造方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008096741A
JP2008096741A JP2006279126A JP2006279126A JP2008096741A JP 2008096741 A JP2008096741 A JP 2008096741A JP 2006279126 A JP2006279126 A JP 2006279126A JP 2006279126 A JP2006279126 A JP 2006279126A JP 2008096741 A JP2008096741 A JP 2008096741A
Authority
JP
Japan
Prior art keywords
exposure
pattern
mask
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006279126A
Other languages
English (en)
Inventor
Takashi Hirano
隆 平野
Hidehiro Watanabe
秀弘 渡辺
Masato Saito
匡人 斉藤
Masamitsu Ito
正光 伊藤
Tomotaka Higaki
知孝 桧垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006279126A priority Critical patent/JP2008096741A/ja
Publication of JP2008096741A publication Critical patent/JP2008096741A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】 不要なパターンの形成を排除して所望のパターンのみを形成することを可能とするマスク、マスクの製造方法及び半導体装置の製造方法を提供することを目的とする。
【解決手段】 半導体装置にパターン等を形成する際のフォトリソグラフィ工程において使用されるマスクであり、基板100と、露光光が照射される露光領域101に位置する基板100上に形成されたデバイスパターン104と、露光領域101の外側に形成された露光光が照射されない露光外部領域102に位置する基板100上に形成された外部パターン105とを備え、露光外部領域102の基板100内に基板100よりも透過率の小さい領域である光散乱層106を形成することにより、露光装置から露光外部領域102へ照射される迷光が基板100を透過することを抑制する。
【選択図】図2

Description

本発明は、マスク、マスクの製造方法及び半導体装置の製造方法に関する。
一般に、半導体装置に配線パターン等を形成する場合には、フォトリソグラフィが利用されている。通常、フォトリソグラフィに用いられるマスクには、デバイスパターン等が形成された露光領域とダミーパターン等が形成された露光領域の外側の露光外部領域が存在する(例えば、特許文献1)。
しかしながら、このようなマスクを用いてリソグラフィを行うとき、露光装置の光学系内の迷光により露光外部領域のダミーパターン等が照射される場合があり、不要なパターン等が下地膜に転写される恐れがある。
特開2004−69829号(図1)
本発明は、上記問題点を解決するためになされたもので、不要なパターンの形成を排除して所望のパターンのみを形成することを可能とするマスク、マスクの製造方法及び半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の一態様のマスクは、基板と、露光領域に位置する前記基板上に形成されたデバイスパターンと、前記露光領域外側の露光外部領域に位置する前記基板上に形成された外部パターンを備え、前記露光外部領域に位置する基板には前記露光領域に位置する基板よりも透過率の小さい領域が形成されていることを特徴とする。
また、本発明の別の一態様のマスクの製造方法は、基板と、露光領域に位置する前記基板上に形成されたデバイスパターンと、前記露光領域外側の露光外部領域に位置する前記基板上に形成された外部パターンを備えたマスクの製造方法において、前記外部パターンの位置情報を得る工程と、前記外部パターンの位置情報に基づき、前記露光外部領域に位置する基板に前記露光領域に位置する基板よりも透過率の小さい領域を形成する工程を備えたことを特徴とする。
本発明によれば、不要なパターンの形成を排除して所望のパターンのみを形成することを可能とするマスク、マスクの製造方法及び半導体装置の製造方法を提供することができる。
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照して説明する。
まず、図1乃至図3を参照して、本発明の実施例に係るマスクの構造について説明する。図1は本実施例に係るマスクの平面図、図2は本実施例に係るマスクの図1に示す一点破線A−A’における断面図、さらに図3は、図2に示す本実施例に係るマスクの露光外部領域の拡大断面図である。
本実施例に係るマスクは、フォトリソグラフィ等においてレジスト膜等にパターンを転写する際に使用されるフォトマスクである。
図1及び図2に示すように、マスクの基板100の材料には、DUV光等を透過する石英が使用され、マスクの中央部は露光領域101となっており、マスクの露光領域101の外側は露光外部領域102となっている。露光領域101とは、フォトリソグラフィ工程において、アライナ等の露光装置によりDUV光等の露光光が照射される領域であり、一方、露光外部領域102とは、露光光が照射されない領域である。露光領域101と露光外部領域102の間に位置する石英基板100上には、Cr膜及びMoSi膜の積層膜等により構成される遮光体103が形成されており、露光領域101と露光外部領域102が区分されている。なお本実施例においては、図2の一点破線矢印で示すように、露光の際に照射される光は基板100の下方から基板100内部に入射される。
また、図2に示すように(図1では図示を省略している)、露光領域101に位置する基板100上には、MoSi膜等を材料としたデバイスパターン104が形成されており、露光時にはレジスト膜等の下地膜へこのデバイスパターン104が転写される。露光外部領域102に位置する基板100上には、マスクに形成されるパターンの被覆率を所定の領域内において均一化させるためのダミーパターン105aが形成されている。これにより、マスクの平坦性を確保することが可能となる。さらに、露光外部領域102に位置する基板100上には、図1に示すように、例えばマスク製造に必要なマーク105b、マスクの名称・ロット番号・バーコード等の刻印105cが形成されている。なお、以下では、露光外部領域102に形成されたダミーパターン105a、マーク105b及び刻印105cを纏めて外部パターン105と呼ぶ。
図2に示すように、本実施例に係るマスクの露光外部領域102の基板100内には、光散乱層106が形成されている。光散乱層106は、例えばフェムト秒レーザー等の短パルスレーザーが基板100に照射されて形成されるものであり、露光時に照射された光の屈折率を変化させ、透過率を低下させる効果を有している。従って、光散乱層106が形成されている露光外部領域102は、露光領域101に比較して透過率が低減されている。
通常、アライナ等の露光装置を用いて、パターンが形成されたマスクを露光する場合、アライナ等の光学系内の迷光により、マスクの露光領域の外側の領域が照射され、マスクの露光領域の外側に形成された外部パターンが、マスク下方のレジスト膜等の下地膜に転写される恐れがある。
これに対して、本実施例に係るマスクには、露光外部領域102の基板100内に迷光の透過を抑制する光散乱層106が形成されているため、外部パターン105が下地膜に転写される恐れがない。すなわち、図3に示すように、外部パターン105形成領域の基板100内を透過しようとする迷光(図3の点線矢印)の経路上に光散乱層106が形成されているため、露光の際に露光外部領域102の基板100に入射された迷光は、光散乱層106で散乱して外部パターン105を透過することが困難になる。
また、露光外部領域102に形成する光散乱層106の位置・サイズは、アライナ等から露光外部領域102に入射される迷光量・強度及び外部パターン105の位置・サイズ等に合わせて適宜形成する。例えば、ダミーパターン105aのパターン幅が大きい場合には、基板100に照射するレーザーのパルス幅をより短くして点状の個々の光散乱層106の間隔を狭めることで、基板100及びダミーパターン105aを透過する迷光を効果的に抑制することができる。また、露光外部領域102を透過する迷光の経路を考慮して、その経路上となる基板100箇所に光散乱層106を形成することにより、露光外部領域102における迷光の透過を効率的に抑制することもできる。
なお、図2及び図3では、露光外部領域102の基板100内において、点状の個々の光散乱層106が互いに所定の間隔を置いて近接するように形成されているが、光散乱層106の形状を他の形状にしてもよい。図4は、本実施例の変形例に係るマスクの断面図であるが、このマスクに示されているように、点状の光散乱層のそれぞれの間隔を排除して連続する一つの層となるように光散乱層106を形成してもよい。このように、連続する層状の光散乱層106を形成することで、露光外部領域102を透過する迷光をより一層効果的に抑制することが可能となる。
以上のような本実施例に係るマスクによれば、フォトリソグラフィ工程において、デバイスパターン104が形成されていない露光外部領域102における迷光の透過を抑制して、不要な外部パターン105が下地膜へ転写されることを防止し、所望のデバイスパターン104のみを下地膜に転写することが可能である。
次に、図5を参照して、本実施例に係るマスクの製造方法を説明する。図5は、本実施例に係るマスクの製造方法を示すフローチャートである。
まず、マスク基板である石英基板上に、MoSi膜、Cr膜およびレジスト膜を順に形成する。続いて、デバイスパターン及び外部パターンの寸法・位置情報等の設計データに基づき、近接効果補正を行いつつ、電子線描画装置によりレジスト膜にデバイスパターン及び外部パターン等を描画する(工程1)。
次に、描画パターンを定着させるためにレジスト膜を焼き上げた後、アルカリ系水溶液等の現像液を使用してレジスト膜を現像し、レジストパターンを形成する(工程2)。
次に、現像液、リンス液、水分等を除去し、レジストパターンとCr膜間の密着性を高めてエッチング耐性を向上するためにレジスト膜を焼き上げた後、レジストパターンをマスクにCr膜及びMoSi膜を順にエッチング加工する。続いて、レジストパターンを剥離後、Cr膜及びMoSi膜を覆うように再度レジスト膜を塗布し、露光の際に遮光体として機能する領域のレジスト膜を残して他の部分のレジスト膜を除去する。その後、レジスト膜をマスクにCr膜をエッチング除去し、再度レジスト膜を除去する。これにより、石英基板上には、MoSi膜及びCr膜の積層膜からなる遮光体とMoSi膜からなるデバイスパターン及び外部パターンが形成される(工程3)。
次に、デバイスパターンのパターン幅等の寸法補正等を行うため、デバイスパターンの寸法・位置情報を読み込む(工程4)。例えば、寸法補正装置の所定位置に基板をセットした後、寸法補正装置による画像処理機能を利用して、デバイスパターンの寸法・位置情報を読み込む。
続いて、読み込んだパターン寸法・位置情報に基づき、パターン寸法の補正を行う(工程5)。すなわち、読み込んだパターンの寸法・位置情報とあらかじめ取得したデバイスパターンの設計データと照合する。照合した結果、デバイスパターンが設計データと一致しない場合は、例えば、設計データと一致しないデバイスパターンの下方の基板内にフェムト秒レーザー等の短パルスレーザーを照射して局所的に光散乱層を形成し、基板の透過率を適宜変化させることにより、露光の際に下層膜へ転写されるパターン幅等の寸法を調節することができる。
また、デバイスパターンの寸法・位置情報を読み込む際には、外部パターンの位置情報も読み込む(工程4)。そして、パターン寸法の補正と同様に、外部パターンの寸法・位置情報に基づき、外部パターンの形成領域の基板内に、フェムト秒レーザー等の短パルスレーザーを照射して局所的に光散乱層を形成し、適宜透過率を変化させる(工程6)。これにより、外部パターン形成領域の基板内を通過しようとする迷光の経路上に光散乱層が形成されるため、露光の際、基板に入射された迷光が光散乱層で散乱し、外部パターンを透過する光が抑制されることとなる。このときの短パルスレーザーの照射条件は、例えば、反復率を約200KHz、パルス幅を約150fs、パルスエネルギーを5nJ/pulse程度以上とする。
ここで、レーザーのパルス幅をさらに小さくすることで、基板内に形成される点状の光散乱層の間隔をより短くすることができる。さらに、光散乱層の間隔を所定以下にすることで、点状の光散乱層がレーザーの熱により膨張して、隣り合う点状の光散乱層と互いに接触し、連続する一つの層状の光散乱層を形成することができる。このように光散乱層を層状にすることで、より効果的に露光外部領域の基板を透過する迷光をより効果的に抑制することができる。
その後、基板に形成されたパターンの欠陥検査等を行い、さらにマスクを保護するためのペリクルを基板上に貼り付けることにより、本実施例に係るマスクを製造することができる。
なお、上述した本実施例に係るマスクの製造方法によれば、デバイスパターン及び外部パターンをマスクに形成した後、パターン寸法を補正するため又は露光外部領域の透過率を低減するために光散乱層を形成しているが、必ずしもこの順序で光散乱層を形成する必要はない。例えば、外部パターンの設計位置情報に基づき、外部パターンをマスクに形成する前に、露光外部領域の基板の透過率を低減するため、露光外部領域の基板内に光散乱層を形成してもよい。
次に、図6を参照して、本実施例に係るマスクを使用して半導体装置のパターンを形成する方法を説明する。図6は、半導体装置のパターンを形成する方法を示す工程断面図である。
まず、図6(a)に示すように、シリコン等の半導体基板(図示を省略)上にシリコン酸化膜等の層間絶縁層107を形成する。続いて、層間絶縁層107に配線パターン等を形成するため、フォトリソグラフィを行う。すなわち、層間絶縁層107上に感光性のレジスト膜108を回転塗布法により形成した後、上述した本実施例に係るマスク及び半導体基板100を露光装置の所定位置にセットし、デバイスパターン104が形成されたマスクの露光領域101を露光する。これにより、マスクのデバイスパターン104を透過した露光光がレジスト膜108の所定位置に照射される。
このとき、アライナ等の光学系内の迷光により、露光領域101の外側に位置する露光外部領域102にも光が照射される場合がある。しかし、本実施例に係るマスクの露光外部領域102の基板100内部には、光の透過率を低減する光散乱層106が形成されている。このため、露光外部領域102の基板100に照射される迷光が基板100及び外部パターン105を透過することはほとんどない。
次に、図6(b)に示すように、レジスト膜108の感光部をアルカリ系水溶液等の現像液により現像して、デバイスパターン104をレジスト膜108に転写し、レジストパターン109を形成する。このとき、外部パターン105が形成された露光外部領域102に照射される迷光は、基板100内の光散乱層106により効果的に遮光されているため、外部パターン105を透過する光によりレジスト膜108が感光することはなく、レジスト膜108に外部パターン105が転写される恐れがない。従って、所望のデバイスパターン104のみをレジスト膜108に転写することができる。
次に、図6(c)に示すように、フッ素ガス等を含むエッチングガスを用いたRIE(Reactive Ion Etching)等により、レジストパターン109をマスクにして層間絶縁層107を加工し、層間絶縁層107の所定箇所に開口を形成する。続いて、酸素プラズマ等によりレジストパターン109をアッシングして除去した後、さらに層間絶縁層107の開口にCu等の導電材料を埋め込むことにより、層間絶縁層107に導体パターン110を形成することができる。
以上説明したように、本実施例に係るマスクを用いたリソグラフィ工程により半導体装置のパターンを形成することができ、これにより、不要なパターンが形成されることなく、所望のパターンのみが形成された半導体装置を製造することが可能となる。
なお、本実施例では、ダミーパターン105a、マーク105b及び刻印105cを外部パターン105としているが、露光時にレジスト膜等に転写されないように設計されている露光外部領域102内のものであれば、それらを外部パターン105と呼ぶことができる。
本発明の実施例に係るマスクを示す平面図。 本発明の実施例に係るマスクを示す断面図。 本発明の実施例に係るマスクを示す断面拡大図。 本発明の実施例の変形例に係るマスクを示す断面図。 本発明の実施例に係るマスクの製造方法を示すフローチャート。 本発明の実施例に係るマスクを使用した半導体装置の製造方法を示す工程断面図。
符号の説明
100:基板
101:露光領域
102:露光外部領域
104:デバイスパターン
105:外部パターン
106:光散乱層

Claims (5)

  1. 基板と、
    露光領域に位置する前記基板上に形成されたデバイスパターンと、
    前記露光領域外側の露光外部領域に位置する前記基板上に形成された外部パターンと、
    を備え、
    前記露光外部領域に位置する基板には前記露光領域に位置する基板よりも透過率の小さい領域が形成されていることを特徴とするマスク。
  2. 前記露光外部領域に位置する基板に形成された前記露光領域に位置する基板よりも透過率の小さい領域は、光散乱層であることを特徴とする請求項1記載のマスク。
  3. 基板と、
    露光領域に位置する前記基板上に形成されたデバイスパターンと、
    前記露光領域外側の露光外部領域に位置する前記基板上に形成された外部パターンと、
    を備えたマスクの製造方法において、
    前記外部パターンの位置情報を得る工程と、
    前記外部パターンの位置情報に基づき、前記露光外部領域に位置する基板に前記露光領域に位置する基板よりも透過率の小さい領域を形成する工程と、
    を備えたことを特徴とするマスクの製造方法。
  4. 前記露光外部領域に位置する基板に前記露光領域に位置する基板よりも透過率の小さい領域を形成する工程は、前記露光外部領域に位置する基板にレーザー光を照射して光散乱層を形成する工程であることを特徴とする請求項3記載のマスクの製造方法。
  5. 請求項1又は2記載のマスクを用いて、パターン転写を行うリソグラフィ工程を備えることを特徴とする半導体装置の製造方法。
JP2006279126A 2006-10-12 2006-10-12 マスク、マスクの製造方法及び半導体装置の製造方法 Pending JP2008096741A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006279126A JP2008096741A (ja) 2006-10-12 2006-10-12 マスク、マスクの製造方法及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006279126A JP2008096741A (ja) 2006-10-12 2006-10-12 マスク、マスクの製造方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008096741A true JP2008096741A (ja) 2008-04-24

Family

ID=39379652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006279126A Pending JP2008096741A (ja) 2006-10-12 2006-10-12 マスク、マスクの製造方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008096741A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012237869A (ja) * 2011-05-11 2012-12-06 Fujitsu Semiconductor Ltd フォトマスク及びその製造方法
JP2015017005A (ja) * 2013-07-10 2015-01-29 オリンパス株式会社 光学素子の製造方法、及び、光学素子の製造装置
JP2017517759A (ja) * 2014-03-25 2017-06-29 カール ツァイス エスエムエス リミテッド 光学構成要素及び/又はウェーハの予め決められた3次元輪郭を発生させる方法及び装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012237869A (ja) * 2011-05-11 2012-12-06 Fujitsu Semiconductor Ltd フォトマスク及びその製造方法
JP2015017005A (ja) * 2013-07-10 2015-01-29 オリンパス株式会社 光学素子の製造方法、及び、光学素子の製造装置
JP2017517759A (ja) * 2014-03-25 2017-06-29 カール ツァイス エスエムエス リミテッド 光学構成要素及び/又はウェーハの予め決められた3次元輪郭を発生させる方法及び装置
US10353295B2 (en) 2014-03-25 2019-07-16 Carl Zeiss Sms Ltd. Method and apparatus for generating a predetermined three-dimensional contour of an optical component and/or a wafer

Similar Documents

Publication Publication Date Title
JP2007310175A (ja) フォトマスク
CN101211108B (zh) 用于修复光掩模的桥接的方法
JP2006527398A (ja) レチクルを設計し、半導体素子をレチクルで作製する方法
US20070111109A1 (en) Photolithography scattering bar structure and method
US9213233B2 (en) Photolithography scattering bar structure and method
JP4225745B2 (ja) パターン転写用フォトマスクのパターンレイアウト方法および半導体装置の製造方法
JP2002202585A5 (ja)
JP2008096741A (ja) マスク、マスクの製造方法及び半導体装置の製造方法
JP4178291B2 (ja) 半導体装置の製造方法及び製造用レチクルセット
JP2001291651A (ja) レジストパターン形成方法及び半導体装置の製造方法
JP4825060B2 (ja) 露光方法
JP2016082117A (ja) レジスト膜の形成方法および描画方法
US11275305B2 (en) Method for producing photomask, method for producing semiconductor device, method for forming pattern, and photomask
CN107728425B (zh) 集成电路上打印触点、贯孔或曲线的光罩的双曝光图案化
KR100755077B1 (ko) 포토 마스크의 패턴 결함 수정 방법
KR20090068003A (ko) 포토마스크의 제조 방법
JP2007171791A (ja) フォトマスク及びフォトマスクを備えた露光装置
KR20090072826A (ko) 보조 패턴을 구비하는 포토마스크의 제조 방법
US7910268B2 (en) Method for fabricating fine pattern in photomask
KR100827482B1 (ko) 반도체 소자 제조용 마스크의 제조방법
KR20110010441A (ko) 이중 노광 방법을 이용한 광 근접효과 제거방법
JP5296432B2 (ja) 多階調フォトマスク及びその修正方法
JPH11202471A (ja) フォトマスク及びこれを用いた半導体装置の製造方法
KR20100135100A (ko) 포토마스크 제조 방법
KR20120007978A (ko) 리소그래피 마스크 및 반도체 디바이스의 제조 방법