JP2008092617A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】本発明は、電流検出することなく整流器の短絡状態を確実に検出して、ＤＣ−ＤＣコンバータにおけるスイッチ素子を保護とすることを目的とする。
【解決手段】本発明のＤＣ−ＤＣコンバータは、保護回路が、整流器とスイッチ素子との接続点電位を検出し、駆動信号がスイッチ素子をオンさせる状態において、接続点電位が所定電位以上であるとき、スイッチ素子を確実にオフさせるよう構成されている。
【選択図】図１

Description

本発明は各種電子機器に直流電圧を供給するＤＣ−ＤＣコンバータに関し、特にスイッチング方式により昇圧可能なＤＣ−ＤＣコンバータに関する。

近年、スイッチング方式のＤＣ−ＤＣコンバータにおける昇圧回路は、高効率な電力変換特性から、電池を直流電源とした多くの電子機器の昇圧回路として用いられている。図５は特許文献１に開示された従来の昇圧回路の構成を示す回路図である。一般に昇圧回路は、図５に示すように、インダクタ２０２の一端が直流電源２０１に接続され、インダクタ２０２の他端には一端が接地された主スイッチ２０３とダイオード２０４（アノード）が接続されている。ダイオード２０４の他端（カソード）には出力コンデンサ２０５が接続され出力電圧Ｖｏが負荷２０６へ供給されるよう構成されている。

出力電圧Ｖｏは、誤差増幅器２０７に入力されて基準電圧Vrefと比較され、制御回路２０８にフィードバックされている。制御回路２０８は、出力電圧Ｖｏが目標値に安定化するように、主スイッチ２０３をオンオフ動作させる。この主スイッチ２０３のオンオフ動作によりインダクタ２０２におけるエネルギーの蓄積と放出が繰り返され、直流電源２０１の入力電圧Ｖｉより高い出力電圧Ｖｏが生成される。このように構成された従来の昇圧回路において、ダイオード２０４が故障し短絡状態となったとき、出力コンデンサ２０５に充電された電荷が短絡状態のダイオード２０４を介して主スイッチ２０３に逆流して放電される。その放電の際、主スイッチ２０３までも破損させてしまう危険性がある。

上記のようなダイオード２０４の短絡時における主スイッチ２０３の保護を目的として、図５に示した昇圧回路には保護回路が設けられている。図５において、２３０は主スイッチ２０３に流れる電流を検出する電流検出器、２３１は主スイッチ２０３に流れる電流が所定のレベルに達したか否かを判定する比較器、２４０はダイオード２０４に流れる電流を検出する電流検出器、２４１はダイオード２０４の逆方向に流れる電流が所定のレベルに達したか否かを判定する比較器、２４２は比較器２３１及び比較器２４１の出力の論理和を制御回路２０８に出力するＯＲ回路である。

ダイオード２０４が短絡した場合、主スイッチ２０３がターンオンすると、ダイオード２０４の逆方向に流れる電流が急増するので、比較器２４１の出力はＨレベルとなる。これにより、ＯＲ回路２４２はＨレベルの信号を制御回路２０８へ出力する。ＯＲ回路２４２からのＨレベルの信号が入力された制御回路２０８は、主スイッチ２０３をオフ状態とし、主スイッチ２０３を過大電流から保護する。
通常時において、理想的にはダイオードには逆方向の電流は流れない構成であるので、上記のように構成された保護回路２０８においては、電流検出器２３０及び比較器２３１により検出される主スイッチ２０３の最大ターンオフ電流のレベルに比べて、電流検出器２４０及び比較器２４１が検出する逆方向電流の検出レベルを小さく設定することができる。このため、逆方向電流を高精度に検出でき、主スイッチ２０３の保護を確実に行うことが可能となる。
特開昭６１―９２１６５号公報

しかしながら、上記のように構成された従来のＤＣ−ＤＣコンバータにおける昇圧回路においては、主スイッチ２０３に流れる電流を検出し、且つダイオード２０４に流れる電流も検出する構成である。また、応答性を上げるためにはダイオード２０４の代わりに同期整流回路を用いることが好ましいが、同期整流回路では通常動作時においても逆方向の電流を許容する場合があり、その場合には逆方向電流の検出レベルを大きく設定しなくてはならず、前述のような保護回路を適用することが困難であった。

また、近年の携帯機器の小型化に伴い、ＤＣ−ＤＣコンバータにおける昇圧回路においても、主スイッチなどのスイッチ素子やダイオードなどの整流器もワンチップの半導体集積回路内に実装されることが多くなっている。このような半導体集積回路では、隣り合う端子間の短絡試験において構成部品の破損等の事故が発生しないことが望ましい。即ち、短絡試験において整流器を短絡させて検査する場合があり、このような短絡試験において他の部品を故障させてしまうことは絶対避けなければならない。このように整流器の短絡状態の発生は整流器自体の故障に限らず他の要因も考えられるため、そのような短絡要因が取り除かれた後は、自動的に通常動作に復帰することが望まれる。
本発明は、電流検出することなく整流器の短絡状態を確実に検出して、ＤＣ−ＤＣコンバータにおける構成部品の保護を可能とするＤＣ−ＤＣコンバータの提供を目的とする。

前記の目的を達成するため、本発明に係る第１の観点のＤＣ−ＤＣコンバータは、
直列接続された整流器とスイッチ素子と、
前記スイッチ素子のオン期間にエネルギーを蓄え、前記スイッチ素子のオフ期間に前記整流器を介してエネルギーを放出する蓄積素子と、
前記整流器の出力を平滑する容量性素子と、
前記スイッチ素子をオンオフ制御するための駆動信号を生成する制御回路と、
前記整流器と前記スイッチ素子との接続点電位を検出し、前記駆動信号が前記スイッチ素子をオンさせる状態において、前記接続点電位が所定電位以上であるとき、前記スイッチ素子をオフさせるよう構成された保護回路と、を具備する。このように構成された本発明のＤＣ−ＤＣコンバータは、電流検出することなく整流器の短絡状態を確実に検出して、ＤＣ−ＤＣコンバータにおける構成部品であるスイッチ素子を保護することができる。

本発明に係る第２の観点のＤＣ−ＤＣコンバータは、前記第１の観点における前記保護回路が、前記所定電位を生成する電圧源回路と、前記接続点電位を前記所定電位と比較する比較器と、前記駆動信号が前記スイッチ素子をオン状態とするときであり、且つ前記接続点電位が所定電位以上であることを前記比較器の出力が示す時に所定信号を前記制御回路に出力する論理回路を備え、
前記制御回路は、前記論理回路からの前記所定信号が入力されたとき、前記駆動信号が前記スイッチ素子を所定期間オフさせるよう構成されている。

本発明に係る第３の観点のＤＣ−ＤＣコンバータは、前記第２の観点における前記保護回路が、前記論理回路に入力される前記駆動信号を所定の遅延時間だけ遅延させる遅延回路を具備する。

本発明に係る第４の観点のＤＣ−ＤＣコンバータは、前記第２の観点または第３の観点における前記保護回路が、前記スイッチ素子のスイッチング毎に前記論理回路が前記所定信号を出力する期間が所定時間継続すると、前記駆動信号により前記スイッチ素子をオフ状態に固定するよう構成されている。

本発明に係る第５の観点のＤＣ−ＤＣコンバータは、前記第１の観点から第４の観点におけるいずれかの観点において、前記整流器と前記スイッチ素子と前記蓄積素子と前記容量性素子と前記制御回路と前記保護回路とを有して昇圧回路が構成されている。

本発明に係る第６の観点のＤＣ−ＤＣコンバータは、前記第１の観点から第４の観点におけるいずれかの観点において、前記整流器と前記スイッチ素子と前記蓄積素子と前記容量性素子と前記制御回路と前記保護回路とを有して昇降圧回路が構成されている。

本発明に係るＤＣ−ＤＣコンバータによれば、電流検出することなく、整流器の短絡を確実に検出して、構成部品であるスイッチ素子を過大電流から確実に保護することが可能となる。

以下、本発明に係るＤＣ−ＤＣコンバータの好適な実施形態として昇圧回路を添付の図面を参照しつつ説明する。

（第１の実施形態）
図１は本発明のＤＣ−ＤＣコンバータに係る第１の実施形態の昇圧回路の構成を示す回路図である。図１において、１はバッテリーなどの直流電圧を出力する直流電源であり、２は蓄積素子としてのインダクタである。第１の実施形態においては直流電源１の直流電圧Ｖｉがインダクタ２に供給されている。インダクタ２の一端は、直流電源１に接続され、他端はトランジスタ等で構成された主スイッチ３に接続される。主スイッチ３の他端は接地されている。主スイッチ３とインダクタ２の接続点には整流器であるダイオード４のアノードが接続される。ダイオード４のカソードには、一端が接地された容量性素子である出力コンデンサ５の他端が接続され、出力コンデンサ５の両端が出力電圧Ｖｏとなり、負荷６へ出力電圧Ｖｏを供給する。

負荷６へ供給される出力電圧Ｖｏは、誤差増幅器７を介して制御回路８にフィードバックされる。制御回路８は、出力電圧Ｖｏが目標値（目標電圧：Ｖｒｅｆ）に安定化するように、主スイッチ３をオンオフ制御する駆動信号Ｖｇを出力する。駆動信号ＶｇがＨレベルの時、主スイッチ３はオン状態となるものとする。

制御回路８において、鋸歯波発生回路８０は、所定の周波数で増減する鋸歯状波信号Ｖｔを比較器８１に出力する。比較器８１は、誤差増幅器７の出力Ｖｅと鋸歯状波信号Ｖｔを比較してパルス信号Ｖｐをインバータ８２とＡＮＤ回路８４に出力する。ＲＳラッチ８３は、インバータ８２が出力するパルス信号Ｖｐの反転信号によってセットされる。ＡＮＤ回路８４は、パルス信号ＶｐとＲＳラッチ８３の出力との論理積を駆動信号Ｖｇとして出力する。ＲＳラッチ８３は後述する保護回路９の出力によってリセットされる。

保護回路９は、所定の電圧Ｖｘを出力する電圧源回路９０と、主スイッチ３とインダクタ２との接続点電位と電圧Ｖｘを比較する比較器９１と、比較器９１の出力と駆動信号Ｖｇが入力されるＡＮＤ回路９２とを備えている。比較器９１は、非反転入力端子に主スイッチ３とインダクタ２の接続点電位が印加され、反転入力端子に電圧Ｖｘが印加される。ＡＮＤ回路９２の出力は制御回路８のＲＳラッチ８３のリセット端子へ入力される。

以上のように構成された本発明に係る第１の実施形態の昇圧回路において、まず通常時の動作について説明する。
図１において、主スイッチ３がオン状態の時、直流電源１からインダクタ２と主スイッチ３を介して励磁電流が流れ、インダクタ２にエネルギーが蓄えられる。主スイッチ３がオフ状態になると、直流電源１からインダクタ２とダイオード４を介して出力コンデンサ５を充電する電流が流れ、インダクタ２に蓄えられたエネルギーは放出される。このように主スイッチ３のオンオフ動作の繰り返し、即ちスイッチング動作によって、出力コンデンサ５から負荷６へ直流の出力電圧Ｖｏが供給される。主スイッチ３のオン時間が長いほどインダクタ２に蓄えられるエネルギーが増加し、出力電圧Ｖｏは高くなる。出力電圧Ｖｏは、主スイッチ３の１スイッチング周期におけるオン時間の割合（以後、デューティ比と称する。）Ｄを用いて、次式（１）のように表される。

Ｖｏ＝Ｖｉ／（１−Ｄ） （１）

次に、出力電圧Ｖｏを目標値（目標電圧：Ｖｒｅｆ）に安定化させるために、このデューティ比Ｄが制御回路８によって調整される動作について説明する。
誤差増幅器７は出力電圧Ｖｏを目標電圧Ｖｒｅｆと比較し、その誤差を増幅した誤差信号Ｖｅを出力する。誤差増幅器７では出力電圧Ｖｏが目標電圧Ｖｒｅｆより高くなろうとすると誤差信号Ｖｅを低下させ、出力電圧Ｖｏが目標値Ｖｒｅｆより低くなろうとすると誤差信号Ｖｅを上昇させる。

制御回路８において、比較器８１は誤差信号Ｖｅと鋸歯状波信号Ｖｔを比較してパルス信号Ｖｐを出力する。このパルス信号Ｖｐは、誤差信号Ｖｅが上昇するとパルス幅が広がり、誤差信号Ｖｅが低下するとパルス幅が狭くなる。後述するように、通常動作時においては保護回路９の出力はＬレベルであるので、ＲＳラッチ８３はリセットされることなくＨレベルを出力している。このため、ＡＮＤ回路８４はパルス信号Ｖｐを駆動信号Ｖｇとして出力する。出力電圧Ｖｏが目標電圧Ｖｒｅｆより高くなろうとすると、誤差信号Ｖｅは低下し、パルス信号Ｖｐ、即ち駆動信号Ｖｇのパルス幅が狭くなるので、デューティ比Ｄが小さくなり、出力電圧Ｖｏは低下する。逆に、出力電圧Ｖｏが目標電圧Ｖｒｅｆより低くなろうとすると、誤差信号Ｖｅは上昇し、パルス信号Ｖｐ、即ち駆動信号Ｖｇのパルス幅が広くなるので、デューティ比Ｄが大きくなり、出力電圧Ｖｏは上昇する。このような動作の結果、出力電圧Ｖｏは目標値Ｖｒｅｆに収斂して等しくなる。

次に、ダイオード４の両端が短絡した場合の動作について、制御回路８と保護回路９を中心に説明する。
主スイッチ３がオフ状態の場合は通常時の動作と同様であって、インダクタ２とダイオード４を介して電流が出力コンデンサ５を充電しながら負荷６へ出力電圧Ｖｏを供給する。やがて制御回路８からの駆動信号ＶｇがＨレベルとなって、主スイッチ３がオンしようとするが、ダイオード４の両端が短絡状態であると、出力コンデンサ５に充電された電荷が主スイッチ３で短絡放電されることになる。この時、主スイッチ３の両端には主スイッチ３の導通抵抗と放電電流による電圧降下が発生する。このため主スイッチ３とインダクタ２の接続点電位は電圧Ｖｘまで低下せず、比較器９１の出力はＨレベルとなる。比較器９１の出力と駆動信号ＶｇがともにＨレベルであるので、ＡＮＤ回路９２の出力はＨレベルになる。このため制御回路８では、ＲＳラッチ８３がリセットされてＬレベルの信号をＡＮＤ回路８４に出力する。Ｌレベルの信号が入力されたＡＮＤ回路８４は、Ｌレベルの駆動信号Ｖｇを主スイッチ３に出力して、主スイッチ３をオフ状態とする。

その後、通常動作時のオン時間終了のタイミングで比較器８１の出力がＬレベルとなり、ＲＳラッチ８３はセットされてＨレベルを出力する。比較器８１の出力がＬレベルであるのでＡＮＤ回路８４の出力、即ち駆動信号ＶｇはＬレベルのままである。やがて次のスイッチング周期に入り、比較器８１の出力がＨレベルになると、駆動信号ＶｇはＨレベルとなって主スイッチ３をターンオンする。

しかし、その時点でダイオード４の短絡原因が除去されていなければ、主スイッチ３とインダクタ２の接続点電位は電圧Ｖｘまで低下せず、ＡＮＤ回路９２の出力はＨレベルになっており、制御回路８は駆動信号ＶｇをＬレベルにする。この結果、主スイッチ３はオフ状態のままとなり、過電流が流れない状態となる。以上の動作を繰り返すことによって、主スイッチ３は過大電流から確実に保護される。そして、ダイオード４の短絡原因が除去されれば、主スイッチ３とインダクタ２の接続点電位は電圧Ｖｘまで低下して、保護回路９は通常動作を行い、Ｌレベルの信号を制御回路８に出力する。
なお、上述した第１の実施形態では、蓄積素子としてインダクタを用いた昇圧回路の事例を挙げて説明したが、蓄積素子として（フライング）コンデンサを用いた昇圧回路（一般名称はチャージポンプ回路）においても適用が可能である。また、第１の実施形態の昇圧回路においては、整流器としてダイオードを用いた場合について説明したが、同期整流器を用いても保護回路９の構成を適用することが可能である。

以上のように、本発明に係る第１の実施形態のＤＣ−ＤＣコンバータによれば、電流検出することなく、同期整流器を含む整流器の短絡を確実に検出して、構成部品である主スイッチを過大電流から確実に保護することができる。

（第２の実施形態）
図２は本発明のＤＣ−ＤＣコンバータに係る第２の実施形態の昇圧回路の構成を示す回路図である。図２に示す第２の実施形態においては、図１に示した第１の実施形態の昇圧回路と同じ機能、構成を有するものには同じ符号を付与し、その説明は第１の実施形態における説明を適用する。第２の実施形態の昇圧回路において、図１に示した第１の実施形態の昇圧回路の構成と異なる点は、保護回路９Ａの構成である。第２の実施形態における保護回路９Ａにおいては、駆動信号Ｖｇが遅延回路９３を介してＡＮＤ回路９２に入力されるよう構成されている。

図２に示すように、第２の実施形態における保護回路９Ａは、所定の電圧Ｖｘを出力する電圧源回路９０と、主スイッチ３とインダクタ２との接続点電位と電圧Ｖｘを比較する比較器９１と、駆動信号Ｖｇが入力されて所定時間遅延する遅延回路９３と、比較器９１と遅延回路９３の各出力が入力されるＡＮＤ回路９２とを備えている。比較器９１においては、非反転入力端子に主スイッチ３とインダクタ２の接続点電位が印加され、反転入力端子に電圧Ｖｘが印加される。ＡＮＤ回路９２の出力は制御回路８のＲＳラッチ（図１における符号８３）のリセット端子へ入力される。

前述の第１の実施形態の昇圧回路の構成では、通常動作において、駆動信号ＶｇがＨレベルとなって主スイッチ３がターンオンする際、ターンオン速度は有限であるため、主スイッチ３とインダクタ２の接続点電位が十分に低下するまでに微少ではあってもある程度の時間が経過する。また、主スイッチ３のターンオンの際には、主スイッチ３の両端に等価的に存在する寄生容量の電荷が短絡放電されるための電圧降下も発生する。このため、ターンオン後の微少期間においては、主スイッチ３とインダクタ２の接続点電位が電圧Ｖｘ以上となってしまい、比較器９１やＡＮＤ回路９２の応答速度が速ければ、通常動作においても保護回路９が動作する可能性がある。

第２の実施形態の昇圧回路においては、ダイオード４の両端が短絡された場合の保護動作は、第１の実施形態の昇圧回路における保護動作と同じであるが、制御回路８の出力する駆動信号Ｖｇが遅延回路９３を介してＡＮＤ回路９２に入力されるよう構成されているため、主スイッチ３がターンオンしてから遅延回路９３において設定されている遅延時間だけ保護回路９ＡのＡＮＤ回路９２に駆動信号Ｖｇが入力されるタイミングが遅れるよう構成されている。従って、第２の実施形態の昇圧回路においては、前述のような通常動作時における保護回路の誤動作を回避できる構成となっている。遅延回路９３の遅延時間は通常動作時のターンオン時間よりわずかに長くなるよう設定すればよい。

以上のように、本発明に係る第２の実施形態のＤＣ−ＤＣコンバータによれば、電流検出することなく、同期整流器を含む整流器の短絡を確実に検出して、構成部品である主スイッチを過大電流から保護することができるとともに、保護回路における通常動作時の誤動作を防止して、信頼性の高いＤＣ−ＤＣコンバータを構築することができる。

（第３の実施形態）
図３は本発明に係る第３の実施形態の昇圧回路の構成を示す回路図である。図３に示す第３の実施形態においては、図１及び図２に示した第１の実施形態及び第２の実施形態に係る昇圧回路と同じ機能、構成を有するものには同じ符号を付与し、その説明は第１の実施形態及び第２の実施形態の説明を適用する。第３の実施形態の昇圧回路において、図１に示した第１の実施形態の昇圧回路の構成と異なる点は、制御回路８Ａと保護回路９Ｂの構成である。第３の実施形態における制御回路８Ａは、図１に示したＡＮＤ回路８４における入力が３端子となっており、保護回路９Ｂから直接入力されるよう構成されている。なお、第３の実施形態における保護回路９Ｂには、第２の実施形態で説明した遅延回路９３が設けられており、通常動作時における保護回路９Ｂの誤動作を防止する構成を有している。

図３に示すように、第３の実施形態における保護回路９Ｂは、所定の電圧Ｖｘを出力する電圧源回路９０と、主スイッチ３とインダクタ２との接続点電位と電圧Ｖｘを比較する比較器９１と、駆動信号Ｖｇを所定時間遅延する遅延回路９３と、比較器９１と遅延回路９３の各出力が入力されるＡＮＤ回路９２とを備えている。比較器９１は、非反転入力端子に主スイッチ３とインダクタ２の接続点電位が印加され、反転入力端子に電圧Ｖｘが印加される。ＡＮＤ回路９２の出力は制御回路８のＲＳラッチ（図１における符号８３）のリセット端子へ入力されるとともに、ダイオード９４と抵抗９５を介して接続されたコンデンサ９６を充電する。コンデンサ９６は抵抗９７と並列に接続されて並列回路が構成されている。コンデンサ９６の電位は、比較器９９において電圧源回路９８の所定の電圧Ｖｙと比較され、その比較結果である比較器９９の出力によりトリガ素子１００をオンオフ制御する。トリガ素子１００と直流電源１との間は抵抗１０１を介して接続されており、入力電圧Ｖｉからトリガ素子１００に保持電流を流すよう構成されている。また、トリガ素子１００と抵抗１０１の接続点は制御回路８のＡＮＤ回路８４の入力端子に接続されている。

前述の第１の実施形態及び第２の実施形態の昇圧回路では、ダイオード４が短絡状態となるのは外部要因であって、この短絡要因が取り除かれれば通常動作に自動復帰する構成としていた。
第３の実施形態の昇圧回路においては、ダイオード４の両端が短絡された場合、前述の第１の実施形態及び第２の実施形態の昇圧回路と保護動作は同様であるが、主スイッチ３が僅少オン時間でのスイッチング動作によりダイオード４の短絡状態が検知され、主スイッチ３に対する過大電流から保護される期間が所定期間継続すると、スイッチング動作を停止するよう構成されている。

第３の実施形態の昇圧回路においては、主スイッチ３の僅少オン時間でのスイッチング動作において、コンデンサ９６は徐々に充電されるよう抵抗９５及び抵抗９７の抵抗値は予め調整されている。主スイッチ３の僅少オン時間でのスイッチング動作により、コンデンサ９６の電位が所定の電圧Ｖｙに達すると、比較器９９はＨレベルの信号をトリガ素子の制御端子に出力し、トリガ素子１００がオン状態とする。トリガ素子１００のオン状態により、制御回路８ではＡＮＤ回路８４Ａの出力、即ち駆動信号ＶｇがＬレベルに固定される。トリガ素子１００は一旦オン状態となると、保持電流が存在する間はオン状態を持続する。昇圧回路の入力電圧Ｖｉが低下してトリガ素子１００への保持電流を供給できなくなるまで、当該昇圧回路はスイッチング動作を再開することができない状態となる。
上記のように、第３の実施形態の昇圧回路においては、ダイオード４の短絡状態がある程度長い期間継続した場合に昇圧回路を遮断するシャットダウン型の保護動作を行う構成である。

以上のように、本発明に係る第３の実施形態のＤＣ−ＤＣコンバータにおいては、電流検出することなく、同期整流器を含む整流器の短絡を確実に検出して、構成部品である主スイッチを過大電流から保護することができるとともに、保護回路のよる通常動作時の誤動作を防止して、且つ整流器の短絡状態が所定期間継続したときには確実に遮断するよう構成されている。

なお、本発明に係る第１の実施形態から３の実施形態の昇圧回路では、整流手段としてダイオードを用いた例で説明したが、その他のあらゆる整流手段に対して適用可能であり、例えば同期整流器等を用いたＤＣ−ＤＣコンバータにおいても適用することが可能であり、同様の効果を奏する。
上記の第１の実施形態のＤＣ−ＤＣコンバータにおいては、昇圧回路に保護回路を設けた構成について説明したが、本発明はこのような構成に限定されるものではなく、例えば昇降圧回路においても各実施形態で説明した保護回路を設けることが可能であり、同様の効果を奏する。

図４は本発明に係るＤＣ−ＤＣコンバータの一例であるブリッジ構成の昇降圧コンバータの構成を示す回路図である。図４において、第１の実施形態の昇圧回路における構成要素と同じ機能、構成を有するものには同じ符号を付し、その説明は省略する。
図４に示すように、この昇降圧回路には昇圧回路として機能するための第１のスイッチ素子である主スイッチ３ａと第１の整流手段であるダイオード４ａが設けられており、ダイオード４ａの両端を短絡させたときに第１の主スイッチ３ａを過電流から保護するために保護回路９が設けられている。なお、この昇降圧回路には降圧回路として機能するための第２のスイッチ素子である主スイッチ３ｂと第２の整流手段であるダイオード４ｂが設けられている。また、図４に示した昇降圧回路の保護回路としては、図２に示した第２の実施形態における保護回路９Ａや図３に示した第３の実施形態における保護回路９Ｂを用いて、保護回路としての機能を更に高めることが可能である。

本発明は、各種電子機器に直流電圧を供給する信頼性の高いＤＣ−ＤＣコンバータとして有用である。

本発明に係る第１の実施形態の昇圧回路の構成を示す回路図である。 本発明に係る第２の実施形態の昇圧回路の構成を示す回路図である。 本発明に係る第３の実施形態の昇圧回路の構成を示す回路図である。 本発明のＤＣ−ＤＣコンバータの別の構成を示す回路図である。 従来の昇圧回路の構成を示す回路図である。

符号の説明

１ 直流電源
２ インダクタ
３ 主スイッチ
４ ダイオード
５ 出力コンデンサ
６ 負荷
７ 誤差増幅器
８ 制御回路
９ 保護回路
８０ 鋸歯状波発生回路
８１ 比較器
８２ インバータ
８３ ＲＳラッチ
８４ ＡＮＤ回路
９０ 電圧源回路
９１ 比較器
９２ ＡＮＤ回路
９３ 電圧源回路
９４ コンデンサ
９５ 抵抗
９６ ダイオード
９７ 抵抗
９８ 電圧源回路
９９ 比較器
１００ トリガ素子

Claims (6)

1. 直列接続された整流器とスイッチ素子と、
   前記スイッチ素子のオン期間にエネルギーを蓄え、前記スイッチ素子のオフ期間に前記整流器を介してエネルギーを放出する蓄積素子と、
   前記整流器の出力を平滑する容量性素子と、
   前記スイッチ素子をオンオフ制御するための駆動信号を生成する制御回路と、
   前記整流器と前記スイッチ素子との接続点電位を検出し、前記駆動信号が前記スイッチ素子をオンさせる状態において、前記接続点電位が所定電位以上であるとき、前記スイッチ素子をオフさせるよう構成された保護回路と、
   を具備するＤＣ−ＤＣコンバータ。
2. 前記保護回路は、前記所定電位を生成する電圧源回路と、前記接続点電位を前記所定電位と比較する比較器と、前記駆動信号が前記スイッチ素子をオン状態とするときであり、且つ前記接続点電位が所定電位以上であることを前記比較器の出力が示す時に所定信号を前記制御回路に出力する論理回路を備え、
   前記制御回路は、前記論理回路からの前記所定信号が入力されたとき、前記駆動信号が前記スイッチ素子を所定期間オフさせるよう構成された請求項１記載のＤＣ−ＤＣコンバータ。
3. 前記保護回路は、前記論理回路に入力される前記駆動信号を所定の遅延時間だけ遅延させる遅延回路を具備する請求項２記載のＤＣ−ＤＣコンバータ。
4. 前記保護回路は、前記スイッチ素子のスイッチング毎に前記論理回路が前記所定信号を出力する期間が所定時間継続すると、前記駆動信号により前記スイッチ素子をオフ状態に固定するよう構成された請求項２または３記載のＤＣ−ＤＣコンバータ。
5. 前記整流器と前記スイッチ素子と前記蓄積素子と前記容量性素子と前記制御回路と前記保護回路とを有して昇圧回路が構成された請求項１乃至４のいずれか一項に記載のＤＣ−ＤＣコンバータ。
6. 前記整流器と前記スイッチ素子と前記蓄積素子と前記容量性素子と前記制御回路と前記保護回路とを有して昇降圧回路が構成された請求項１乃至４のいずれか一項に記載のＤＣ−ＤＣコンバータ。

Images