JP2008091954A5

JP2008091954A5 -

Info

Publication number: JP2008091954A5
Application number: JP2007333205A
Authority: JP
Filing date: 2007-12-25
Publication date: 2010-01-21

Claims

（ａ）複数のパッケージ基板形成領域と、互いに隣り合う前記複数のパッケージ基板形成領域の間に配置されたダイシング領域と、前記複数のパッケージ基板形成領域に形成された複数の配線と、前記複数のパッケージ基板形成領域に形成された複数のボンディングパッドと、前記複数のボンディングパッドのそれぞれに形成されたメッキ膜と、前記ダイシング領域に形成された溝とを有する配線基板を準備する工程、
（ｂ）複数の半導体チップを前記複数のパッケージ基板形成領域にそれぞれ搭載する工程、
（ｃ）前記複数の半導体チップと前記複数のボンディングパッドとを前記メッキ膜を介してそれぞれ電気的に接続する工程、
（ｄ）前記複数の半導体チップと前記溝の内部とを樹脂で封止する工程、
（ｅ）前記ダイシング領域に沿ってダイシングブレードを走らせることにより、前記配線基板と前記樹脂とを切断する工程、
を含み、
前記複数のパッケージ基板形成領域のうちの第１パッケージ基板形成領域内に形成された前記複数の配線のうちの第１配線は、前記第１のパッケージ基板形成領域の隣の第２パッケージ基板形成領域内に形成された前記複数の配線のうちの第２配線と、前記溝を介して電気的に分離されており、
前記ダイシングブレードの幅は、前記溝の幅よりも小さいことを特徴とする半導体装置の製造方法。
前記（ａ）工程の前に、さらに、
（ｘ１）前記ダイシング領域内に形成された第３配線を介して前記第２配線と電気的に接続された前記第１配線を有する前記配線基板を準備する工程、
（ｘ２）電解メッキ法により前記メッキ膜を前記複数のボンディングパッドのそれぞれに形成する工程、
（ｘ３）前記溝を前記ダイシング領域内に形成し、前記第３配線を除去する工程、
（ｘ４）前記配線基板の導通試験を行う工程、
を含むことを特徴とする請求項１記載の半導体装置の製造方法。
前記複数の配線のそれぞれの一部と前記複数のボンディングパッドのそれぞれは、前記配線基板の主面に形成されており、
前記（ｂ）工程では、前記複数の半導体チップのそれぞれは、前記配線基板の前記主面に搭載されており、
前記（ｄ）工程では、前記複数の半導体チップ、前記溝の内部および前記配線基板の前記主面は前記樹脂で封止されていることを特徴とする請求項２記載の半導体装置の製造方法。
前記メッキ膜は、ＮｉメッキおよびＡｕメッキからなることを特徴とする請求項３記載の半導体装置の製造方法。
前記複数の半導体チップは、前記メッキ膜および複数のボンディングワイヤを介して前記複数のボンディングパッドとそれぞれ電気的に接続されていることを特徴とする請求項４記載の半導体装置の製造方法。
（ａ）複数のパッケージ基板形成領域と、互いに隣り合う前記複数のパッケージ基板形成領域の間に配置されたダイシング領域と、前記複数のパッケージ基板形成領域に形成された複数の配線と、前記複数のパッケージ基板形成領域に形成された複数のボンディングパッドと、前記複数のボンディングパッドのそれぞれに形成されたメッキ膜とを有する配線基板を準備する工程、
（ｂ）複数の半導体チップを前記複数のパッケージ基板形成領域にそれぞれ搭載する工程、
（ｃ）前記複数の半導体チップと前記複数のボンディングパッドとを前記メッキ膜を介してそれぞれ電気的に接続する工程、
（ｄ）前記複数の半導体チップを樹脂で封止する工程、
（ｅ）前記ダイシング領域に沿ってダイシングブレードを走らせることにより前記配線基板と前記樹脂とを切断する工程、
を含み、
前記複数のパッケージ基板形成領域のうちの第１パッケージ基板形成領域内に形成された前記複数の配線のうちの第１配線は、前記第１のパッケージ基板形成領域の隣の第２パッケージ基板形成領域内に形成された前記複数の配線のうちの第２配線と、離間し、かつ電気的に分離されており、
前記ダイシングブレードの幅は、前記第１配線と前記第２配線との間隔よりも小さいことを特徴とする半導体装置の製造方法。
前記（ａ）工程の前に、さらに、
（ｘ１）前記ダイシング領域内に形成された第３配線を介して前記第２配線と電気的に接続された前記第１配線を有する前記配線基板を準備する工程、
（ｘ２）電解メッキ法により前記メッキ膜を前記複数のボンディングパッドのそれぞれに形成する工程、
（ｘ３）前記第３配線を除去する工程、
（ｘ４）前記配線基板の導通試験を行う工程、
を含むことを特徴とする請求項６記載の半導体装置の製造方法。
前記複数の配線のそれぞれの一部と前記複数のボンディングパッドのそれぞれは、前記配線基板の主面に形成されており、
前記（ｂ）工程では、前記複数の半導体チップのそれぞれは、前記配線基板の前記主面に搭載されていることを特徴とする請求項７記載の半導体装置の製造方法。
前記メッキ膜は、ＮｉメッキおよびＡｕメッキからなることを特徴とする請求項８記載の半導体装置の製造方法。
前記複数の半導体チップは、前記メッキ膜および複数のボンディングワイヤを介して前記複数のボンディングパッドとそれぞれ電気的に接続されていることを特徴とする請求項９記載の半導体装置の製造方法。