制御ゲート電極と浮遊ゲート電極の2つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが、例えば、特許第2848223号明細書(特許文献1)と特開2005−184029号公報(特許文献2)に開示されている。また、このような不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置が、例えば、特開2004−186490号公報(特許文献3)と特開平11−306772号公報(特許文献4)に開示されている。
図19は、特許文献1に開示された不揮発性メモリトランジスタ9の模式的な断面構造と、データ消去時における電圧印加状態を示す図である。
図19に示す不揮発性メモリトランジスタ9は、P型半導体基板1の表面にn+拡散層からなるドレイン2及びソース3と、ドレイン−ソース間の半導体表面を覆う70ないし200Åの酸化膜で構成された第1のゲート絶縁膜(トンネル膜)4と、その上の浮遊ゲート5、酸化膜−窒化膜−酸化膜の三層構造からなる絶縁膜6、制御ゲート7からなる二重ゲートを有し、ソース及びドレインは基板1よりも不純物濃度が高いP型領域8でくるまれている。
ソース3とドレイン2は同一構造、すなわち、対称構造である。
図19の不揮発性メモリトランジスタ9におけるデータの書き込みは、チャネルを流れる高エネルギー状態にある電子(チャネルホットエレクトロン)を浮遊ゲート5に注入して行う。すなわち、ドレイン2に例えば3〜7V、制御ゲート7に6〜11Vを印加し、ソース3及び基板1を接地して、ドレイン領域近傍でのインパクトイオニゼーションにより生じた電子を浮遊ゲート5に注入することにより行う。
不揮発性メモリトランジスタ9のデータの消去は、図19に示すように,ドレイン3は開放状態とし、基板1を接地し、制御ゲート7に正の電圧、例えば2Vを印加しておき、ソース3にソース−基板間のアバランシェブレークダウン電圧以上の電圧、例えば9Vを印加して、ソース−基板間にアバランシェブレークダウンを生ぜしめ、これに伴う高エネルギー状態にあるホール(ホットホール)を浮遊ゲート5に注入することにより行う。
次に、図20〜図23により、上記不揮発性メモリトランジスタ9と同様の制御ゲート電極と浮遊ゲート電極の2つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタTが行列状に配置されてなる、一般的な不揮発性半導体記憶装置について説明する。
図20は、マイコンチップC1の構成を示した模式図である。図20のマイコンチップC1におけるメモリマットM1,M2が、上記不揮発性半導体記憶装置に相当する部分である。メモリマットM1,M2は、以下に示すように、不揮発性メモリトランジスタ(メモリセル)が行列状に配置された領域で、半導体基板(チップ)1において略四角形状の領域をなしている。また、上記各不揮発性メモリトランジスタのデータを読み書きするための読み出し回路および書き込み回路が、メモリマットM1,M2の近くに適宜配置されている。
図21は、図中に一点鎖線で囲ったメモリマットMの内部構成を示す等価回路図である。また、図22(a)は、メモリマットMの内部構成要素のパターン例を示した模式的な平面図であり、図22(b)は、図22(a)における二点鎖線A−Aでの断面図である。
図21と図22において、図中に破線で囲った部分が、不揮発性メモリトランジスタTからなる1個のメモリセルとなっている。図22(b)に示すように、書き換え可能な不揮発性メモリトランジスタTは、制御ゲート電極gcと浮遊ゲート電極gfの2つのゲート電極を有している。各不揮発性メモリトランジスタTでは、浮遊ゲート電極gfに電荷を注入することでデータ“1”の書き込みを行い、浮遊ゲート電極gfにある電荷を除去することでデータ“1”の消去(データ“0”の書き込み)を行う。
メモリマットMは、図21に示すように、不揮発性メモリトランジスタTが行列状に配置された領域であり、各不揮発性メモリトランジスタTは、行番号mと列番号nで識別される。メモリマットM内においては、図22(a)に示すように、各行に沿った不揮発性メモリトランジスタTの制御ゲート電極gcは一体的な共通領域となっており、各行毎にワード線と呼ばれる配線に接続されてメモリマットMの外部に引き出される。また、各列に沿った不揮発性メモリトランジスタTのドレイン領域dに接続するドレイン電極は、各列毎にビット線と呼ばれる共通配線に接続されてメモリマットMの外部に引き出される。特定の不揮発性メモリトランジスタTmnは、m行のワード線とn列のビット線により選択される。尚、各行に沿った不揮発性メモリトランジスタTのソース領域sは、各行毎に互いに連結した共通領域となっており、これらがソース線と呼ばれる共通配線に接続されてメモリマットMの外部に引き出され接地される。図22(a)に示すように、メモリマットM内におけるワード線とビット線は、互いに直交するように配置されており、略四角形状のメモリマットMにおける互いに直交する二辺からそれぞれがメモリマットMの外へ引き出される。
図23は、行方向で2つに分割形成されたメモリマットMa,Mbを有する、一般的な不揮発性半導体記憶装置90の模式的な平面図である。図22(a)のメモリマットMと同様に、図23に示す不揮発性半導体記憶装置90の2つに分割形成されたメモリマットMa,Mbについても、それぞれ、ワード線とビット線が、略四角形状のメモリマットMa,Mbにおける互いに直交する二辺から外へ引き出される。
特許第2848223号明細書
特開2005−184029号公報
特開2004−186490号公報
特開平11−306772号公報
上記書き換え可能な上記不揮発性メモリトランジスタ9,Tのデータ消去には、一般的に、トンネル膜4を介した電子放出法と前述したアバランシェブレークダウンによるホットホール注入法がある。ホットホール注入法は、トンネル膜4を介した電子放出法に較べて、低電圧での消去が可能である。
一方、ホットホール注入法は、ホットホールを浮遊ゲート5に注入する際にホットホールがトンネル酸化膜4中を通過するため、トンネル酸化膜4でホールトラップ(所謂、ウィークスポット)が発生し易い。このトンネル膜4にホールトラップが発生した不揮発性メモリトランジスタ9では、書き込み過程で浮遊ゲート5に蓄積された電荷が基板1に抜けやすくなる。このため、一度書き換えした不揮発性メモリトランジスタ9は、全く書き換えしていない不揮発性メモリトランジスタ9に較べて電荷保持特性が劣化し、信頼性が低下してしまうといった問題がある。
また、上記ホットホール注入は、半導体基板1とトンネル酸化膜4との界面にトラップ準位を発生させ、SILC(Stress Induced Leak Current)と呼ばれるオフ状態でのリーク電流が増加して、サブスレッショルド特性が著しく劣化する。これによって、消去状態にある不揮発性メモリトランジスタ9のデータを読み出す際にドレインリーク電流が増加して、読み出しデータが反転し、読み出し不良が発生するといった問題がある。
図24は、発明者らの調査で判明した、上記ホットホール注入法を用いた不揮発性半導体記憶装置の従来のデータ書き換え方法における問題の一例を示す図である。図24(a)は、従来のデータ書き換え方法のフロー図であり、図24(b)は、データ書き込み後の不揮発性メモリトランジスタにおける閾値電圧Vthの時間変化を示す図である。
従来のデータ書き換え方法では、最初にデータを書き込んだ後、図24(a)に示すように、データ消去ステップS1を実行した後にデータ書き込みステップS2を実行して、不揮発性半導体記憶装置のデータ書き換えを行う。書き換えを繰り返し行う場合は、データ消去ステップS1とデータ書き込みステップS2の上記フローを繰り返す。ホットホール注入によるデータ消去ステップS1では、上述したように、ホールトラップやトラップ準位といったダメージが発生する。このため、図24(b)に示すように、第1回(データ消去無し)の書き込みでは、閾値電圧が長時間に渡って漸減する特性を示すものの、データ消去後の書き込み(第2回以降)では、上記ダメージにより発生する次にデータを書き込んだ直後の閾値電圧が短時間で急激に低下する現象が見られる。このため、データ消去後の書き込み(第2回以降)の書き込みでは、電荷保持時間も短縮して電荷保持性能が悪化してしまう。
そこで本発明は、制御ゲート電極と浮遊ゲート電極の2つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置のデータ書き換え方法であって、ホットホールによるデータ消去後においても、再書き込み後の電荷保持性能を十分に確保できると共に、消去状態の読み出し不良を抑制することのできる不揮発性半導体記憶装置のデータ書き換え方法を提供することを目的としている。
請求項1に記載の発明は、制御ゲート電極と浮遊ゲート電極の2つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置のデータ書き換え方法であって、高エネルギー状態にあるホールを前記浮遊ゲート電極に注入し、先に浮遊ゲート電極に注入されている電子を中和して消去するデータ消去ステップと、前記データ消去ステップ後、前記不揮発性半導体記憶装置を加熱処理する熱処理ステップと、前記熱処理ステップ後、高エネルギー状態にある電子を前記浮遊ゲート電極に注入するデータ書き込みステップと、を有してなることを特徴としている。
上記不揮発性半導体記憶装置のデータ書き換え方法によれば、データ消去ステップ後に発生する高エネルギー状態にあるホール(ホットホール)による以下のダメージを、後に行う熱処理ステップにおける当該不揮発性半導体記憶装置の熱処理で解消することができる。すなわち、上記不揮発性半導体記憶装置のデータ書き換え方法においては、ホットホールを浮遊ゲート電極に注入するに際して、半導体基板と浮遊ゲート電極の間のトンネル酸化膜で発生するホールトラップや、半導体基板とトンネル酸化膜の界面で発生するトラップ準位を、熱処理ステップにおける熱処理で解消する。これにより、上記ダメージにより発生する次にデータを書き込んだ直後の閾値電圧が短時間で急激に低下して電荷保持時間が短縮する現象も、熱処理ステップにおいて上記ダメージを解消することで、閾値電圧が長時間に渡って漸減する本来の特性に回復させることができる。このため、熱処理ステップ後に行うデータ書き込みステップで、浮遊ゲート電極に再び高エネルギー状態にある電子(チャネルホットエレクトロン)を注入してデータ書き込みを行っても、書き込み後の十分な電荷保持性能を確保することができる。また、上記ホールトラップやトラップ準位の解消で、これらダメージによるサブスレッショルド特性の悪化(オフ状態でのリーク電流の増加)も回復するため、消去状態にある不揮発性メモリトランジスタのデータ読み出し不良も抑制することができる。
以上のようにして、上記不揮発性半導体記憶装置のデータ書き換え方法は、制御ゲート電極と浮遊ゲート電極の2つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置のデータ書き換え方法であって、ホットホールによるデータ消去後においても、再書き込み後の電荷保持性能を十分に確保できると共に、消去状態の読み出し不良を抑制することのできる不揮発性半導体記憶装置のデータ書き換え方法とすることができる。
上記不揮発性半導体記憶装置のデータ書き換え方法においては、請求項2に記載のように、前記熱処理ステップにおける熱処理温度が、250℃以上、500℃以下であることが好ましい。
熱処理温度を250℃以上とすることで、上記ダメージの回復時間(熱処理時間)を実用的な100秒以下に限定することができ、熱処理温度を500℃以下とすることで、熱処理に伴う配線等の劣化を防止することができる。
上記不揮発性半導体記憶装置のデータ書き換え方法においては、請求項3に記載のように、前記不揮発性半導体記憶装置が、前記不揮発性メモリトランジスタが行列状に配置された半導体基板における略四角形状の領域であるメモリマットと、前記メモリマットを加熱する局部加熱手段とを有してなることが好ましい。
上記不揮発性半導体記憶装置は、メモリマットを加熱する局部加熱手段を有している。従って、上記データ書き換え方法における熱処理ステップでは、上記局部加熱手段を用いて、不揮発性メモリトランジスタが行列状に配置されたメモリマットの熱処理を行うことが可能である。
上記不揮発性半導体記憶装置における局部加熱手段は、高温槽等の高価で大型の熱処理装置ではなく、同一半導体基板(チップ)内に形成される小型で安価な加熱手段とすることができる。また、メモリマットのみを局部加熱するため、小型で簡単な加熱手段であっても、メモリマットを瞬時に高温化することができ、400℃程度の高い温度での熱処理が可能となる。これによって、上記不揮発性半導体記憶装置のデータ書き換え方法における熱処理ステップは、短時間の熱処理とすることができ、ホットホールでデータ消去する度に熱処理することが実用的に可能となる。
上記不揮発性半導体記憶装置における前記局部加熱手段は、例えば請求項4に記載のように、前記半導体基板上において前記メモリマットを取り囲むようにして配置された、多結晶シリコン層を発熱部とすることができる。この場合には、請求項5に記載のように、前記多結晶シリコン層が、前記制御ゲート電極と同時形成されてなることが好ましい。
これによれば、局部加熱手段の形成に新たな製造工程を必要としないため、局部加熱手段の形成に伴う上記不揮発性半導体記憶装置の製造コスの増大を抑制することができる。
尚、請求項6に記載のように、前記半導体基板は、単一バルクの半導体ウエハに限らず、埋め込み酸化膜を有するSOI構造の半導体基板であってよい。この場合には、埋め込み酸化膜による断熱効果が得られるため、単一バルクの半導体ウエハを用いる場合に較べて、局部加熱手段による加熱効率が向上し、メモリマットの高温加熱と熱処理時間の短縮を図ることができる。
上記不揮発性半導体記憶装置における前記局部加熱手段は、請求項7に記載のように、前記メモリマットを取り囲むようにして前記半導体基板に形成された2重の絶縁分離トレンチの間に形成された、高濃度不純物領域を発熱部としてもよい。これによれば、メモリマットを基板表面だけでなくより深い位置から加熱することができ、熱処理時におけるメモリマットの均熱性を高めることができる。また、絶縁分離トレンチは周囲の半導体基板に対して断熱効果があるため、これによっても局部加熱手段による加熱効率が向上し、メモリマットの高温加熱と熱処理時間の短縮を図ることができる。
尚、この場合には、請求項8に記載のように、前記半導体基板が、埋め込み酸化膜を有するSOI構造の半導体基板であり、前記絶縁分離トレンチが、前記埋め込み酸化膜に達する絶縁分離トレンチであることが好ましい。
これによれば、埋め込み酸化膜とに絶縁分離トレンチよる断熱効果が得られるため、局部加熱手段による加熱効率がさらに向上し、メモリマットの高温加熱と熱処理時間の短縮をより促進することができる。また、絶縁分離トレンチを埋め込み酸化膜に達するように形成することで、メモリマットと上記局部加熱手段の発熱部を確実に絶縁することができる。
上記不揮発性半導体記憶装置においては、請求項9に記載のように、前記発熱部に通電するための一対の電極が、それぞれ、前記略四角形状のメモリマットにおける互いに対向する一対の辺に沿って配置され、ワード線とビット線が、それぞれ、前記一対の辺側からメモリマット外へ引き出されてなることが好ましい。
上記不揮発性半導体記憶装置では、ワード線とビット線が、発熱部に通電するための電極が配置されている比較的温度上昇し難い略四角形状の互いに対向する辺側から、メモリマット外へ引き出されることとなる。これにより、上記局部加熱手段を用いて不揮発性半導体記憶装置の熱処理を実施するに際して、ワード線とビット線のメモリマット外への引き出し部の不要な加熱を抑制することができる。
尚、この場合には、請求項10に記載のように、層間絶縁膜を介して、前記行列状に配置された不揮発性メモリトランジスタおよび前記一対の辺と逆の互いに対向するもう一対の辺に沿って前記メモリマットを取り囲む前記発熱部の一部を覆うように、金属層が配置されてなる構成とすることができる。
これによれば、上記金属層を、メモリマット全体を覆う伝熱板として機能させることができ、局部加熱手段の発熱部で発生する熱を、効率的にメモリマット内に伝播させることができる。従って、上記金属層がない場合に較べて、熱処理時におけるメモリマットの均熱性をより高めることができると共に、加熱時間を短縮して全体的な熱処理時間を短縮することができる。
一方、上記不揮発性半導体記憶装置における前記局部加熱手段は、請求項11に記載のように、層間絶縁膜を介して前記行列状に配置された不揮発性メモリトランジスタを覆うように配置された、ジグザグ形状のパターンを有する金属配線層を発熱部とするように構成してもよい。
これによれば、上記金属配線層によりメモリマットの全体を上方から加熱することができ、電荷保持試験時におけるメモリマットの均熱性をより高めることができる。
また、上記不揮発性半導体記憶装置は、請求項12に記載のように、各ワード線に、第1スイッチが挿入され、隣り合ったワード線が、前記略四角形状のメモリマットにおける互いに対向する一対の辺の両側で、それぞれ、第2スイッチを介して互いに接続されてなるように構成し、前記局部加熱手段を、前記第1スイッチを開、前記第2スイッチを閉とした状態で、前記メモリマット内における各行の不揮発性メモリトランジスタの一体形成された制御ゲート電極を発熱部とするように構成することができる。
これによれば、メモリマット内における各行の不揮発性メモリトランジスタの一体形成された制御ゲート電極が発熱部となるため、熱処理時におけるメモリマットの均熱性をより高めることができる。
さらに、上記不揮発性半導体記憶装置は、請求項13に記載のように、前記メモリマット内における各行の不揮発性メモリトランジスタの互いに連結したソース領域が、前記略四角形状のメモリマットにおける互いに対向する一対の辺の両側で、それぞれ、第3スイッチを介して加熱電源につながる電源配線と接地される接地配線とにより連結されてなるように構成し、前記局部加熱手段を、前記第3スイッチを閉とした状態で、前記メモリマット内におけるソース領域を発熱部とするように構成してもよい。
この場合には各行の不揮発性メモリトランジスタの互いに連結したソース領域が発熱部となるため、これによっても熱処理時におけるメモリマットの均熱性をより高めることができる。
尚、請求項14に記載のように、上記不揮発性半導体記憶装置においても、前記半導体基板は、埋め込み酸化膜を有するSOI構造の半導体基板であってよい。
また、請求項15に記載のように、前記局部加熱手段によるメモリマットの加熱温度は、当該メモリマット内に形成されているPN接合の順方向電圧により測定されることが好ましい。
通常、メモリマットの外周付近には、配線接続されない不揮発性メモリトランジスタのダミーセルが配置される。このメモリマット内に形成されているダミーセルのPN接合の順方向電圧によりメモリマットの加熱温度を測定することが可能で、この場合には、安価で高精度な温度モニタが可能である。従って、信頼度の高い熱処理が可能となる。
上記不揮発性半導体記憶装置のデータ書き換え方法は、請求項16に記載のように、前記不揮発性半導体記憶装置が、低コストでかつ過酷な環境下において高い信頼性が要求される、車載用の電子装置に用いられる場合に好適である。
本発明は、図19から図23において説明したような、制御ゲート電極と浮遊ゲート電極の2つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置のデータ書き換え方法に関する。以下、本発明を実施するための最良の形態を、図に基づいて説明する。
図1(a)は、本発明の不揮発性半導体記憶装置のデータ書き換え方法を示すフロー図であり、図1(b)は、本発明の効果の一例を示す図で、データ書き込み後の不揮発性メモリトランジスタにおける閾値電圧Vthの時間変化を示す図である。
本発明の不揮発性半導体記憶装置のデータ書き換え方法では、最初にデータを書き込んだ後、図1(a)に示すように、データ消去ステップS11を実行した後で熱処理ステップ12を実行し、その後データ書き込みステップS13を実行して、不揮発性半導体記憶装置のデータ書き換えを行う。書き換えを繰り返し行う場合は、データ消去ステップS11、熱処理ステップ12、データ書き込みステップS13の上記フローを繰り返す。
データ消去ステップS11では、高エネルギー状態にあるホール(ホットホール)を該不揮発性半導体記憶装置における不揮発性メモリトランジスタの浮遊ゲート電極に注入し、先に浮遊ゲート電極に注入されている電子を中和して、書き込まれているデータを消去する。熱処理ステップS12では、上記データ消去ステップS11後、該不揮発性半導体記憶装置を加熱処理する。データ書き込みステップS13では、上記熱処理ステップ12後、高エネルギー状態にある電子(チャネルホットエレクトロン)を再び該不揮発性半導体記憶装置における不揮発性メモリトランジスタの浮遊ゲート電極に注入して、データを書き込む。
図1(a)に示す不揮発性半導体記憶装置のデータ書き換え方法では、すでに説明したように、ホットホール注入によるデータ消去ステップS11において、ホールトラップやトラップ準位といったダメージが発生する。従って、図1(b)において破線で示したように、データ消去ステップS11後に熱処理ステップS12を実施していない試料では、図24(b)と同様で、データを書き込んだ直後の閾値電圧が短時間で急激に低下する現象が見られることとなる。
一方、図1(a)に示す不揮発性半導体記憶装置のデータ書き換え方法によれば、データ消去ステップS11後に発生するホットホールによる以下のダメージを、後に行う熱処理ステップS12における当該不揮発性半導体記憶装置の熱処理で解消することができる。すなわち、図1(a)の不揮発性半導体記憶装置のデータ書き換え方法においては、ホットホールを例えば図19に示す不揮発性メモリトランジスタ9の浮遊ゲート電極5に注入するに際して、半導体基板1と浮遊ゲート電極5の間のトンネル酸化膜4で発生するホールトラップや、半導体基板1とトンネル酸化膜4の界面で発生するトラップ準位を、熱処理ステップS12における熱処理で解消する。これにより、上記ダメージにより発生する図1(b)において破線で示した次にデータを書き込んだ直後の閾値電圧が短時間で急激に低下して電荷保持時間が短縮する現象も、熱処理ステップS12において上記ダメージを解消することで、閾値電圧が長時間に渡って漸減する本来の特性に回復させることができる。このため、図1(b)において実線で示したように、熱処理ステップS12後に行うデータ書き込みステップS13で、図19の浮遊ゲート電極4に再びチャネルホットエレクトロンを注入してデータ書き込みを行っても、書き込み後の十分な電荷保持性能を確保することができる。また、上記ホールトラップやトラップ準位の解消で、これらダメージによるサブスレッショルド特性の悪化(オフ状態でのリーク電流の増加)も回復するため、消去状態にある不揮発性メモリトランジスタのデータ読み出し不良も抑制することができる。尚、以上に示した熱処理によってダメージが回復するトンネル酸化膜4は、シリコン酸化膜に限らず、その他の高誘電率酸化膜であってもよい。
以上のようにして、図1(a)に示す不揮発性半導体記憶装置のデータ書き換え方法は、制御ゲート電極と浮遊ゲート電極の2つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタが行列状に配置されてなる不揮発性半導体記憶装置のデータ書き換え方法であって、ホットホールによるデータ消去後においても、再書き込み後の電荷保持性能を十分に確保できると共に、消去状態の読み出し不良を抑制することのできる不揮発性半導体記憶装置のデータ書き換え方法とすることができる。
次に、図1(a)の不揮発性半導体記憶装置のデータ書き換え方法を実施するにあたって、図19から図23において説明した不揮発性半導体記憶装置に較べて、より好ましい
不揮発性半導体記憶装置の構成を説明する。
図2は、上記不揮発性半導体記憶装置の概略構成を示す図で、不揮発性半導体記憶装置100の模式的な平面図である。図3は、図2の不揮発性半導体記憶装置100を具体化した例で、図3(a)は、メモリマットMeを有する不揮発性半導体記憶装置100aの模式的な平面図であり、図3(b)は、図3(a)の二点鎖線B−Bでの断面図である。また、図4と図5は、図2の不揮発性半導体記憶装置100を具体化した別の例で、図4は、不揮発性半導体記憶装置100bの模式的な平面図であり、図5は、図4の不揮発性半導体記憶装置100bにおける二点鎖線C−Cでの断面図である。尚、図3(a),(b)および図4,図5に示す不揮発性半導体記憶装置100a,100bにおいて、図22(a),(b)に示したメモリマットMの内部構成要素と同様の部分については、同じ符号を付した。
図2に示す不揮発性半導体記憶装置100は、図23に示した従来の不揮発性半導体記憶装置90と同様に、行方向で2つに分割形成されたメモリマットMc,Mdを有している。メモリマットMc,Mdは、図21と図22に示したメモリマットMと同様で、制御ゲート電極gcと浮遊ゲート電極gfの2つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタTが行列状に配置された、半導体基板における略四角形状の領域である。
一方、図2に示す不揮発性半導体記憶装置100は、図23に示した従来の不揮発性半導体記憶装置90と異なり、メモリマットMc,Mdを加熱する局部加熱手段を有している。不揮発性半導体記憶装置100の局部加熱手段は、メモリマットMc,Mdを取り囲む発熱部hと略四角形状のメモリマットMc,Mdにおける互いに対向する一対の辺に沿って配置された電極eからなる。この局部加熱手段は、具体的には、後述するように幾つかの構成を採りうる。
図3(a),(b)の不揮発性半導体記憶装置100aにおいては、単一バルクの半導体ウエハからなる半導体基板(LOCOS)1上において、メモリマットMeを取り囲むようにして配置された多結晶シリコン層2hを、局部加熱手段の発熱部としている。尚、不揮発性半導体記憶装置100aでは、発熱部である多結晶シリコン層2hが、制御ゲート電極gcと同時形成されている。多結晶シリコン層2hは、制御ゲート電極gcと別の工程で形成してもよい。しかしながら、同時形成した場合には局部加熱手段の形成に新たな製造工程を必要としないため、局部加熱手段の形成に伴う不揮発性半導体記憶装置の製造コスの増大を抑制することができる。また、図3(a),(b)の不揮発性半導体記憶装置100aでは、多結晶シリコン層からなる発熱部2hに接続する電極は図示を省略しているが、この電極は、制御ゲート電極gcに接続する配線と同様にして、層間絶縁膜とコンタクトホールを介して発熱部2hに接続するように形成すればよい。
図4,図5の不揮発性半導体記憶装置100bにおいては、メモリマットMeを取り囲むようにして単一バルクの半導体ウエハからなる半導体基板1に形成された2重の絶縁分離トレンチ3の間に形成された高濃度(P+またはN+)不純物領域4hを、局部加熱手段の発熱部としている。この高濃度不純物領域4hからなる発熱部により、図4,図5の不揮発性半導体記憶装置100bでは、図3(a),(b)の不揮発性半導体記憶装置100aに較べて、メモリマットMeを基板表面だけでなくより深い位置から加熱することができ、図1(a)の熱処理ステップS12での熱処理時におけるメモリマットMeの均熱性を高めることができる。また、絶縁分離トレンチ3は周囲の半導体基板1に対して断熱効果があるため、これによって加熱効率が向上し、高温化と熱処理時間の短縮を図ることができる。
図3〜図5に示す不揮発性半導体記憶装置100a,100bのメモリマットMeと図22に示したメモリマットMとでは、半導体基板1における内部構造が同じである。すなわち、メモリマットMeは、図3(a)および図4に示すように、不揮発性メモリトランジスタTが行列状に配置された領域である。メモリマットMe内においては、各行に沿った不揮発性メモリトランジスタTの制御ゲート電極gcが、一体的な共通領域となっており、各行毎にワード線と呼ばれる配線に接続されている。また、各列に沿った不揮発性メモリトランジスタTのドレイン領域dに接続するドレイン電極は、各列毎にビット線と呼ばれる共通配線に接続されている。このメモリマットMe内におけるワード線とビット線は、互いに直交するように配置されている。尚、各行に沿った不揮発性メモリトランジスタTのソース領域sは、各行毎に互いに連結した共通領域となっており、これらがソース線と呼ばれる共通配線に接続されている。
一方、図3〜図5に示す不揮発性半導体記憶装置100a,100bのメモリマットMeと図22に示したメモリマットMとでは、ビット線およびソース線の各メモリマットN,Meからの引き出し方法が異なっている。すなわち、メモリマットMでは、図22(a)に示すように、メモリマットM内において互いに直交するように配置されているワード線とビット線(およびソース線)は、略四角形状のメモリマットMにおける互いに直交する二辺から、そのままそれぞれがメモリマットMの外へ引き出されている。これに対してメモリマットMeでは、図3(a)および図4に示すように、ワード線とビット線(およびソース線)が、それぞれ、メモリマットMeにおける互いに対向する一対の辺側からメモリマットMe外へ引き出されている。このような構成とするため、メモリマットMeにおけるワード線の引き出し方法はメモリマットMの場合と同様であるものの、ビット線(およびソース線)のメモリマットMeからの引き出しには、第2配線層が用いられている。上記不揮発性半導体記憶装置100a,100bにおいてワード線とビット線(およびソース線)が引き出されるメモリマットMeの互いに対向する一対の辺は、図4に示すように、発熱部4hに通電するための一対の電極6eが配置される一対の辺に対応している。
従って、不揮発性半導体記憶装置100a,100bでは、図2の不揮発性半導体記憶装置100で簡略化して示したように、ワード線とビット線が、発熱部hに通電するための電極eが配置されている比較的温度上昇し難い略四角形状の互いに対向する辺側から、メモリマットMc,Md(,Me)外へ引き出されることとなる。これにより、上記局部加熱手段を用いて、不揮発性半導体記憶装置100,100a,100bの図1(a)に示した熱処理ステップS12での熱処理を実施するに際して、高温となる電極間の発熱部上方でのワード線とビット線のメモリマット外への引き出しをなくしている。このため、ワード線とビット線のメモリマットMc〜Me外への引き出し部の不要な加熱を抑制することができる。
以上の図2〜図5に示した不揮発性半導体記憶装置100,100a,100bは、いずれも書き換え可能な不揮発性メモリトランジスタTが行列状に配置された不揮発性半導体記憶装置であって、それぞれメモリマットMc〜Meを加熱する局部加熱手段を有している。従って、不揮発性半導体記憶装置100,100a,100bの図1(a)に示したデータ書き換えでは、上記局部加熱手段を利用して、熱処理ステップS12での熱処理を行うことが可能である。
上記局部加熱手段による熱処理は、局部加熱手段に所定電流を通電し、発熱部h,2h,4hを発熱させてメモリマットMc〜Meの全体を所定時間加熱する。尚、局部加熱手段によるメモリマットMc〜Meの加熱温度は、メモリマッMc〜Me内に形成されているPN接合の順方向電圧(Vf)により測定されることが好ましい。通常、メモリマットMc〜Meの外周付近には、配線接続されない不揮発性メモリトランジスタTのダミーセルが配置される。このメモリマットMc〜Me内に形成されているダミーセルのPN接合の順方向電圧によりメモリマットMc〜Meの加熱温度を測定することが可能で、この場合には、安価で高精度な温度モニタが可能である。従って、信頼度の高い熱処理を実施することができる。
以上のように、図2〜図5に示した不揮発性半導体記憶装置100,100a,100bにおける局部加熱手段は、高温槽等の高価で大型の熱処理装置ではなく、同一半導体基板(チップ)1内に形成される小型で安価な加熱手段とすることができる。また、メモリマットMc〜Meのみを局部加熱するため、小型で簡単な加熱手段であっても、メモリマットMc〜Meを瞬時に高温化することができ、400℃程度の高い温度での熱処理が可能となる。これによって、図1(a)に示す不揮発性半導体記憶装置のデータ書き換え方法における熱処理ステップS12は、短時間の熱処理とすることができ、ホットホールでデータ消去する度に熱処理することが実用的に可能となる。
図6は、局部加熱手段による加熱時のメモリマット温度測定例で、局部加熱手段への供給電力とメモリマット温度の関係を示す図である。メモリマット温度は、前述した不揮発性メモリトランジスタのダミーセルにおけるソース領域とPウエルのPN接合の順方向電圧により測定し、連続モニタしている。図6に示すように、局部加熱手段を用いたメモリマットの加熱によれば、数ワットの供給電力で500℃程度までメモリマットを加熱することができる。
以上のように、局部加熱手段を用いればメモリマットを簡単に高温状態にできるため、上記不揮発性半導体記憶装置100,100a,100bは、熱処理を短時間で実施することができる。
図7は、上記局部加熱手段を用いたメモリマットの加熱実験によって得られた、熱処理温度とダメージ回復時間(熱処理時間)の関係をまとめて示した図である。実験は100回の書き換えを行った後のダメージの回復に必要な熱処理温度と熱処理時間の関係を示しており、ダメージ回復時間は1/Tで表した熱処理温度に対してほぼ直線的な関係となる。活性化エネルギーEaは1.1eVである。熱処理温度400℃ではダメージ回復時間100sec、熱処理温度300℃ではダメージ回復時間10sec、熱処理温度400℃ではダメージ回復時間0.3sec、熱処理温度500℃ではダメージ回復時間0.03secとなり、高温に加熱するほど熱処理時間を大幅に短縮できる。
図7に示す結果より、図1(a)に示す不揮発性半導体記憶装置のデータ書き換え方法においては、熱処理ステップS12における熱処理温度が、250℃以上、500℃以下であることが好ましい。熱処理温度を250℃以上とすることで、上述したようにダメージの回復時間(熱処理時間)を実用的な100秒以下に限定することができ、熱処理温度を500℃以下とすることで、熱処理に伴う配線等の劣化を防止することができる。
図8は、図3(a),(b)に示す不揮発性半導体記憶装置100aの変形例で、不揮発性半導体記憶装置100cの模式的な断面図である。図9は、図4,図5に示す不揮発性半導体記憶装置100bの変形例で、不揮発性半導体記憶装置100dの模式的な断面図である。尚、図8,図9の不揮発性半導体記憶装置100c,100dにおいて、それぞれ、図3(a),(b)の不揮発性半導体記憶装置100aおよび図4,図5の不揮発性半導体記憶装置100bと同様の部分については、同じ符号を付した。
図3(a),(b)の不揮発性半導体記憶装置100aと図4,図5の不揮発性半導体記憶装置100bでは、いずれも、単一バルクの半導体ウエハからなる半導体基板1が用いられていた。これに対して、図8と図9の不揮発性半導体記憶装置100c,100dにおいては、埋め込み酸化膜5を有するSOI構造の半導体基板1aが用いられている。図8と図9の不揮発性半導体記憶装置100c,100dにおいては、埋め込み酸化膜5による断熱効果が得られるため、単一バルクの半導体ウエハを用いる図3〜図5に示した不揮発性半導体記憶装置100a,100bに較べて、局部加熱手段による加熱効率が向上し、メモリマットMeの高温加熱と熱処理時間の短縮を図ることができる。尚、図9の不揮発性半導体記憶装置100dにおける絶縁分離トレンチ3は、埋め込み酸化膜5に達するように形成されている。これによって、メモリマットMeと局部加熱手段の発熱部4hを確実に絶縁することができる。
図10は、図3(a),(b)に示す不揮発性半導体記憶装置100aの別の変形例で、不揮発性半導体記憶装置100eの模式的な平面図である。
図10に示す不揮発性半導体記憶装置100eでは、図3(a)に示した不揮発性半導体記憶装置100aに対して、層間絶縁膜(図示省略)を介して、行列状に配置された不揮発性メモリトランジスタTおよびメモリマットMeからワード線とビット線が引き出される一対の辺と逆の互いに対向するもう一対の辺に沿ってメモリマットMeを取り囲む発熱部2hの一部を覆うように、第3の金属層7rが配置されている。
図10の不揮発性半導体記憶装置100eにおける金属層7rは、メモリマットMe全体を覆う伝熱板として機能させることができ、局部加熱手段の発熱部2hで発生する熱を、効率的にメモリマットMe内に伝播させることができる。従って、金属層7rがない図3(a)に示した不揮発性半導体記憶装置100aに較べて、熱処理時におけるメモリマットMeの均熱性をより高めることができると共に、加熱時間を短縮して熱処理時間を短縮することができる。
以上に示した不揮発性半導体記憶装置においては、いずれも、メモリマットを加熱する局部加熱手段の発熱部が、メモリマットを取り囲むようにして配置されていた。次に、メモリマットを加熱する局部加熱手段の発熱部がメモリマット上に配置されている不揮発性半導体記憶装置を示す。
図11と図12は、上記不揮発性半導体記憶装置の例で、それぞれ、不揮発性半導体記憶装置101,101aの模式的な平面図である。図11の不揮発性半導体記憶装置101では、図22(a)に示したメモリマットMに対して、層間絶縁膜(図示省略)を介して行列状に配置された不揮発性メモリトランジスタTを覆うように、ジグザグ形状のパターンを有する金属配線層8hが配置されている。また、図12の不揮発性半導体記憶装置101aでは、図3(a)に示した不揮発性半導体記憶装置101aに対して、層間絶縁膜(図示省略)を介して行列状に配置された不揮発性メモリトランジスタTを覆うように、ジグザグ形状のパターンを有する金属配線層7hが配置されている。
図11と図12に示す不揮発性半導体記憶装置101,101aでは、いずれも、メモリマットM,Meを加熱する局部加熱手段が、上記層間絶縁膜(図示省略)を介して行列状に配置された不揮発性メモリトランジスタTを覆うように配置された、ジグザグ形状のパターンを有する金属配線層8h,7hを発熱部とするように構成されている。
図11と図12に示す不揮発性半導体記憶装置101,101aにおいては、上記金属配線層8h,7hによりメモリマットM,Meの全体を上方から加熱することができ、発熱部がメモリマットを取り囲むようにして配置された不揮発性半導体記憶装置に較べて、熱処理時におけるメモリマットM,Meの均熱性をより高めることができる。
以上のように、図11と図12に示す不揮発性半導体記憶装置101,101aについても、いずれも、制御ゲート電極gcと浮遊ゲート電極gfの2つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタTが行列状に配置された不揮発性半導体記憶装置であって、データ消去後の熱処理を短時間で実施することができ、安価に製造することのできる不揮発性半導体記憶装置となっている。
尚、図12の不揮発性半導体記憶装置101aでは、図3(a)に示した不揮発性半導体記憶装置101aに対して、メモリマットMeの第2の局部加熱手段として、金属配線層7hからなる発熱部を追加する例を示した。これに限らず、図10の不揮発性半導体記憶装置100eを除く上述した他の不揮発性半導体記憶装置に対しても、メモリマットMeの第2の局部加熱手段として、金属配線層7hからなる発熱部を追加することができる。
以上に示した不揮発性半導体記憶装置では、いずれも、メモリマットの周辺に局部加熱手段の発熱部が配置されていた。次に、メモリマット内の構造の一部を局部加熱手段の発熱部とする不揮発性半導体記憶装置を示す。
図13は、上記不揮発性半導体記憶装置の一例である不揮発性半導体記憶装置102aの等価回路図で、メモリマットMf内の各不揮発性メモリトランジスタTのデータ読み出しおよびデータ書き換え時の回路状態を示した図である。図14は、不揮発性半導体記憶装置102aのデータ消去後の熱処理において、メモリマットMf加熱時の回路状態を示した図である。また、図15は、図14の不揮発性半導体記憶装置102aのメモリマットMf加熱時において、メモリマットMf内を流れる加熱電流Igcの電流経路を示した図である。
図21に示したメモリマットMの等価回路図と比較してわかるように、図13と図14に示す不揮発性半導体記憶装置102aでは、メモリマットMfの各ワード線に、第1スイッチSW1が挿入され、隣り合ったワード線が、略四角形状のメモリマットMfにおける互いに対向する一対の辺の両側で、それぞれ、第2スイッチSW2を介して互いに接続されてなるように構成されている。従って、図13に示すように、第1スイッチSW1を閉、第2スイッチSW2を開としたメモリマットMfの回路状態は、図21に示したメモリマットMと同じ回路状態であり、この状態でメモリマットMf内の各不揮発性メモリトランジスタTのデータ読み出しおよびデータ書き換えが可能である。
一方、図14に示すように、略四角形状のメモリマットMfにおける互いに対向する一対の辺の両側で第2スイッチSW2を介して互いに接続された回路をそれぞれ加熱電源とGNDに接続し、第1スイッチSW1を開、第2スイッチSW2を閉とする。これにより、図14と図15に示すように、メモリマットMf内における各行の不揮発性メモリトランジスタTの一体形成された制御ゲート電極gcに、図中太線矢印で示した電流Igcを流すことができる。すなわち、図13〜図15に示す不揮発性半導体記憶装置102aでは、メモリマットMfを加熱する局部加熱手段が、第1スイッチSW1を開、第2スイッチSW2を閉とした状態で、メモリマットMf内における各行の不揮発性メモリトランジスタTの一体形成された制御ゲート電極gcを発熱部とするように構成されている。従って、不揮発性半導体記憶装置102aにおいては、前述したメモリマットを取り囲むように局部加熱手段の発熱部が配置されてなる不揮発性半導体記憶装置に較べて、熱処理時におけるメモリマットMfの均熱性をより高めることができる。
図16は、別の例である不揮発性半導体記憶装置102bの等価回路図で、メモリマットMg内の各不揮発性メモリトランジスタTのデータ読み出しおよびデータ書き換え時の回路状態を示した図である。図17は、不揮発性半導体記憶装置102bのデータ消去後の熱処理において、メモリマットMg加熱時の回路状態を示した図である。また、図18は、図17の不揮発性半導体記憶装置102bのメモリマットMg加熱時において、メモリマットMg内を流れる加熱電流Isの電流経路を示した図である。
図21に示したメモリマットMの等価回路図と比較してわかるように、図16と図17に示す不揮発性半導体記憶装置102bでは、メモリマットMg内における各行の不揮発性メモリトランジスタTの互いに連結したソース領域Sが、略四角形状のメモリマットMgにおける互いに対向する一対の辺の両側で、それぞれ、第3スイッチSW3を介して加熱電源につながる電源配線と接地される接地配線とにより連結されてなるように構成されている。従って、図16に示すように、第3スイッチSW3を開としたメモリマットMgの回路状態は、図21に示したメモリマットMと同じ回路状態であり、この状態でメモリマットMg内の各不揮発性メモリトランジスタTのデータ読み出しおよびデータ書き換えが可能である。
一方、第3スイッチSW3を閉とした場合には、図17と図18に示すように、メモリマットM9内における各行の不揮発性メモリトランジスタTの互いに連結したソース領域sに、図中太線矢印で示した電流Isを流すことができる。すなわち、図16〜図18に示す不揮発性半導体記憶装置102bでは、メモリマットMgを加熱する局部加熱手段が、第3スイッチSW3を閉とした状態で、メモリマットMg内における各行の不揮発性メモリトランジスタTの互いに連結したソース領域sを発熱部とするように構成されている。従って、不揮発性半導体記憶装置102bにおいても、前述したメモリマットを取り囲むように局部加熱手段の発熱部が配置されてなる不揮発性半導体記憶装置に較べて、電荷保持試験時におけるメモリマットMgの均熱性をより高めることができる。
以上のように、図13〜図18に示す不揮発性半導体記憶装置102a,102bについても、いずれも、制御ゲート電極gcと浮遊ゲート電極gfの2つのゲート電極を有してなる書き換え可能な不揮発性メモリトランジスタTが行列状に配置された不揮発性半導体記憶装置であって、データ消去後の熱処理を短時間で容易に実施することができ、安価に製造することのできる不揮発性半導体記憶装置となっている。
尚、図13〜図18に示す不揮発性半導体記憶装置102a,102bは、いずれも、メモリマットMf,Mg内の構造の一部を発熱部とする局部加熱手段を有した不揮発性半導体記憶装置である。しかしながらこれに限らず、図13〜図18に示す不揮発性半導体記憶装置102a,102bにおいて、前述した不揮発性半導体記憶装置において示したメモリマットの周辺に発熱部が配置されてなる局部加熱手段を組み合わせて用いるようにしてもよい。
また、上記不揮発性半導体記憶装置における局部加熱手段は、メモリマットを加熱する局部加熱手段であれば、以上に例示した局部加熱手段に限らず、別の局部加熱手段であってもよい。
以上に示したように、上記不揮発性半導体記憶装置のデータ書き換え方法は、データ消去後の熱処理を短時間で容易に実施することができるとともに、上記不揮発性半導体記憶装置は、安価に製造することのできる不揮発性半導体記憶装置となっている。従って、上記不揮発性半導体記憶装置とそのデータ書き換え方法は、低コストでかつ過酷な環境下において高い信頼性が要求される、車載用の電子装置に用いられて好適である。具体的には、上記不揮発性半導体記憶装置とそのデータ書き換え方法は、車載用電子システムのECUや、モータ/センサ等アクチュエータ一体製品の制御用ICに搭載し、CPUのプログラム格納・変更時の記憶用メモリや、モータ/センサ個々の特性の調整用として好適である。