JP2008084402A5 - - Google Patents

Claims (11)

1. メモリ素子を、アドレスごとに複数有するメモリ部と、
   第１の負荷状態又は前記第１の負荷状態より高い負荷をかける第２の負荷状態で負荷をかけることにより、入力データを２値の記憶データとし、前記メモリ素子のアドレスを順次指定して、前記メモリ素子に書き込むデータ書き込み手段と、を有し、
   前記書き込み手段において、
   前記入力データが、指定されたアドレスの直前のアドレスのメモリ素子の入力データと等しい場合には、前記第１の負荷状態で前記入力データを記憶データとして書き込み、
   前記入力データが、前記指定されたアドレスの直前のアドレスのメモリ素子の入力データと異なる場合には、前記第２の負荷状態で前記入力データを記憶データとして書き込むよう制御するデータ書き込み制御部を有することを特徴とする記憶装置。
2. ２値の入力データが記憶データとして書き込まれたメモリ素子を、アドレスごとに複数有するメモリ部と、
   前記メモリ素子のアドレスを順次指定して、前記メモリ素子から記憶データを読み出すデータ読み出し手段と、を有し、
   前記読み出し手段において、
   前記指定されたアドレスのメモリ素子から読み出した記憶データが前記第１の負荷状態の場合には、前記指定されたアドレスの直前のアドレスのメモリ素子から出力した出力データと等しいデータを出力し、
   前記指定されたアドレスのメモリ素子から読み出した記憶データが前記第２の負荷状態の場合には、前記指定されたアドレスの直前のアドレスのメモリ素子から出力した出力データを反転して出力するデータ読み出し制御部を有することを特徴とする記憶装置。
3. メモリ素子を、アドレスごとに複数有するメモリ部と、
   第１の負荷状態又は前記第１の負荷状態より高い負荷をかける第２の負荷状態で負荷をかけることにより、入力データを２値の記憶データとし、前記メモリ素子のアドレスを順次指定して、前記メモリ素子に書き込むデータ書き込み手段と、
   前記メモリ素子のアドレスを順次指定して、前記メモリ素子から記憶データを読み出すデータ読み出し手段と、を有し、
   前記書き込み手段において、
   前記入力データが、指定されたアドレスの直前のアドレスのメモリ素子の入力データと等しい場合には、前記第１の負荷状態で前記入力データを記憶データとして書き込み、
   前記入力データが、前記指定されたアドレスの直前のアドレスのメモリ素子の入力データと異なる場合には、前記第２の負荷状態で前記入力データを記憶データとして書き込むよう制御するデータ書き込み制御部を有し、
   前記読み出し手段において、
   前記指定されたアドレスのメモリ素子から読み出した記憶データが前記第１の負荷状態の場合には、前記指定されたアドレスの直前のアドレスのメモリ素子から出力した出力データと等しいデータを出力し、
   前記指定されたアドレスのメモリ素子から読み出した記憶データが前記第２の負荷状態の場合には、前記指定されたアドレスの直前のアドレスのメモリ素子から出力した出力データを反転して出力するデータ読み出し制御部を有することを特徴とする記憶装置。
4. 請求項１または請求項３において、前記メモリ素子は、電圧を印加することによって、前記負荷がかけられることを特徴とする記憶装置。
5. 請求項１または請求項３において、前記メモリ素子は、加熱することによって、前記負荷がかけられることを特徴とする記憶装置。
6. 請求項１ないし５のいずれか一において、前記記憶装置を有する半導体装置。
7. 複数のメモリ素子に２値の入力データを記憶データとして順次書き込む記憶装置の駆動方法であって、
   第１のメモリ素子の直前の第２のメモリ素子に書き込んだ記憶データに対応する入力データと等しい入力データを前記第１のメモリ素子に書き込む場合には、第１の負荷状態で記憶データとして書き込み、
   前記第２のメモリ素子に書き込んだ記憶データに対応する入力データと異なる入力データを前記第１のメモリ素子に書き込む場合には、前記第１の負荷状態より高い負荷をかける第２の負荷状態で記憶データとして書き込むことを特徴とする記憶装置の駆動方法。
8. ２値の記憶データが書き込まれている複数のメモリ素子から、前記記憶データを順次読み出し、出力データとして出力する記憶装置の駆動方法であって、
   第１のメモリ素子から読み出した記憶データが前記第１の負荷状態の場合には、直前に読み出した第２のメモリ素子の出力データと等しいデータを前記第１のメモリ素子から出力し、
   前記第１のメモリ素子から読み出した記憶データが前記第２の負荷状態の場合には、前記第２のメモリ素子の出力データを反転して前記第１のメモリ素子から出力することを特徴とする記憶装置の駆動方法。
9. 複数のメモリ素子に２値の入力データを記憶データとして順次書き込み、前記複数のメモリ素子から、前記記憶データを順次読み出し、出力データとして出力する記憶装置の駆動方法であって、
   第１のメモリ素子の直前の第２のメモリ素子に書き込んだ記憶データに対応する入力データと等しい入力データを前記第１のメモリ素子に書き込む場合には、第１の負荷状態で記憶データとして書き込み、
   前記第２のメモリ素子に書き込んだ記憶データに対応する入力データと異なる入力データを前記第１のメモリ素子に書き込む場合には、前記第１の負荷状態より高い負荷をかける第２の負荷状態で記憶データとして書き込み、
   第３のメモリ素子から読み出した記憶データが前記第１の負荷状態の場合には、直前に読み出した第４のメモリ素子の出力データと等しいデータを前記第３のメモリ素子から出力し、
   前記第３のメモリ素子から読み出した記憶データが前記第２の負荷状態の場合には、前記第４のメモリ素子の出力データを反転して前記第３のメモリ素子から出力することを特徴とする記憶装置の駆動方法。
10. 請求項７または９において、前記複数のメモリ素子に電圧を印加することにより、前記複数のメモリ素子に前記負荷をかけることを特徴とする記憶装置の駆動方法。
11. 請求項７または９において、前記複数のメモリ素子を加熱することにより、前記複数のメモリ素子に前記負荷をかけることを特徴とする記憶装置の駆動方法。