JP4533111B2 - 送信装置および受信装置 - Google Patents

Description

本発明は、装置間で信号を送受信する技術に関し、特に、比較的近距離にある装置間で信号を送受信するシリアル通信技術に関する。

シリアル通信方式は、映像信号や制御信号などのデータ信号を１ビットずつ送受信する方式であり、シリアル通信には非同期通信と同期通信とがある。図１は、非同期通信での伝送データを例示する図である。図１を参照すると、データ信号は、一連のデータビットＤＴ₀，ＤＴ₁，…，ＤＴ_N（Ｎは２以上の整数）からなるシリアル信号に変換され、これら一連のデータビットＤＴ₀，ＤＴ₁，…，ＤＴ_Nの直前にスタートビットＳＴが付加され、一連のデータビットＤＴ₀，…，ＤＴ_Nの後にパリティビットＰＴとストップビットＳＰとが付加される。データビットＤＴ₀，…，ＤＴ_NとパリティビットＰＴの論理値はそれぞれ"０"または"１"のいずれか一方であり、図示した例ではスタートビットＳＴとストップビットＳＰの論理値はいずれも"０"である。また、スタートビットＳＴとストップビットＳＰとを確実に検出するために、スタートビットＳＴの前には論理値"１"のビットからなるオーバーヘッドＯＨが付加され、ストップビットＳＰの後には論理値"１"のビットからなるオーバーヘッドＯＨが付加されている。このように、非同期通信においては、伝送データに余分なビットが付加されるので、伝送効率が低下するという問題が知られている。非同期通信に関する技術は、たとえば、特許文献１（特開２００４−８０３２８号公報）に開示されている。

また、論理値"０"または"１"の一方のみが連続するデータが伝送されると、ＤＣバランスが変動する問題が知られている。たとえば、特許文献２（特開２００３−３１８８６５号公報）に開示される８Ｂ１０Ｂ符号化（8-bit/10-bit encoding）を用いたシリアル通信方式は、かかるＤＣバランスを改善するものである。このシリアル通信方式は、８ビットのデータ信号を１０ビット信号に符号化し、この１０ビット信号をシリアル信号に変換することによって、伝送データにおける論理値"０"のビットと論理値"１"のビットの出現頻度を略等しくし、ＤＣバランスを良好に保つことを可能にしている。しかしながら、データ信号のビット数が８ビットから１０ビットに増えるので、伝送効率が低下するという問題がある。
特開２００４−８０３２８号公報 特開２００３−３１８８６５号公報

上記に鑑みて本発明の目的は、シリアル通信において良好なＤＣバランスを実現しつつ伝送効率の向上を可能にする送信装置および受信装置を提供することである。

上記目的を達成すべく、請求項１記載の発明は、データ信号を送信する送信装置であって、前記データ信号から所定長のデータビットからなるシリアル信号を生成し前記シリアル信号にスタートビットを付加してパケットを生成するパケット生成部と、前記データビットの長さに対応する一連のビットからなるスクランブルパターンを表すスクランブル信号を生成する信号生成部と、前記スクランブル信号を用いて前記パケットの中の前記データビットの部分をスクランブル処理して符号化パケットを生成するスクランブル部と、前記符号化パケットを連続的に伝送路に送信する出力部と、を備え、前記パケット生成部は、第１の論理値を有するスクランブルビットと第２の論理値を有するスクランブルビットとを前記パケット毎に交互に前記シリアル信号に付加して前記パケットを生成し、前記信号生成部は、前記第１の論理値に対応する第１のスクランブルパターンを表す信号と前記第２の論理値に対応する第２のスクランブルパターンを表す信号とを前記スクランブル信号として生成し、前記第１のスクランブルパターンの各ビットと前記第２のスクランブルパターンの各ビットとは相補的な論理値を有し、前記スクランブル部は、前記パケットの中の前記データビットと前記スクランブル信号の各ビットとを排他的論理和演算することで前記符号化パケットを生成することを特徴としている。

請求項２記載の発明は、スタートビットと所定長の符号化ビットとを含むシリアル信号である符号化パケットを伝送路を介して受信する受信装置であって、受信された符号化パケットの中から前記スタートビットを検出する第１ビット検出部と、前記符号化ビットの長さに対応する一連のビットからなる所定のデスクランブルパターンを表すデスクランブル信号を生成する信号生成部と、前記第１ビット検出部による検出結果に基づいて、前記デスクランブル信号を用いて前記符号化パケットの中の前記符号化ビットの部分をデスクランブル処理することにより復号化して所定長のデータビットを生成するデスクランブル部と、を備え、前記第１ビット検出部は、一連の前記符号化パケットからなる入力信号を当該符号化パケットの長さ単位でサンプリングしてサンプリングパケットを生成し、前記サンプリングパケットを累積的に加算して加算パケットを生成し、前記加算パケットの中から零値を持つビットの位置を前記スタートビットの位置として検出することを特徴としている。

以下、本発明に係る種々の実施例について説明する。図２は、本発明に係る一実施例であるシリアル通信システムの構成を概略的に示すブロック図である。このシリアル通信システムは送信装置１と受信装置２とで構成される。

送信装置１は、Ｍビット（Ｍは２以上の整数）のパラレル信号である入力データ信号Ｄ１を、所定ビット長のシリアル信号である符号化パケットに変換し、さらにその符号化パケットを送信信号ＴＳに変換して伝送路に送信する。伝送路は、たとえば、電気信号または光信号を伝達するケーブル伝送路であればよい。受信装置２は、伝送路を伝搬した送信信号ＴＳを受信しこれを符号化パケットに変換し、この符号化パケットからＭビットのパラレル信号Ｄ５を生成する。送信装置１は、たとえば、地上波デジタル放送または衛星デジタル放送を通じて送信された信号を受信し当該信号から映像信号、音声信号および識別信号を生成し得るチューナに組み込むことができる。この場合、送信装置１は、それら映像信号、音声信号および識別信号をデータ信号として受信装置２に送信することができる。受信装置２は、たとえば、ＰＤＰ（プラズマディスプレイパネル）またはＦＥＤ（フィールドエミッションディスプレイ）などの表示装置に組み込まれればよい。この結果、表示装置は、チューナから伝送された映像信号を受信し表示することができる。

送信装置１は、パケット生成部１０、スクランブル部１１、信号生成部１２および出力部１３を有する。パケット生成部１０は、Ｍビットのデータ信号Ｄ１から所定長のデータビットからなるシリアル信号を生成し、このシリアル信号にスタートビットとスクランブルビットを付加して固定長のパケットＤ２を生成する。図３に例示される通り、１つのパケットは、Ｍビット長のデータビット群ＤＴを２個含み、これら２個のデータビット群ＤＴ，ＤＴの前に付加されたスタートビットＳＴとスクランブルビットＳＢとを含む。ここで、スタートビットＳＴとスクランブルビットＳＢとともにエラー訂正等のためのビットが付加されてもよい。パケットとパケットとは連続しており、パケット間にオーバーヘッドを示すビットが含められないので、高い伝送効率が可能である。

このように各パケットは２個のデータビット群ＤＴ，ＤＴを含むが、この代わりに１パケットに１個または３個以上のデータビット群ＤＴを含めてもよい。一般に、１パケットに含めるデータビット群の数が少ないとデータビットに対する付加ビットＳＴ，ＳＢの割合が増加し、これにより伝送効率が低下する。一方、１パケットに含めるデータビット群の数が多いと、データビットに対する付加ビットＳＴ，ＳＢの割合が低下し、これにより伝送効率が向上するが、受信装置２においてスタートビットＳＴの検出に要する時間が長くなる。したがって、伝送路の特性や受信装置２での処理時間などを考慮して、１パケットに含めるべきデータビット群ＤＴの数を決定するのが好ましい。

信号生成部１２は、データビット群ＤＴ，ＤＴの長さ（ビット数：２Ｍ）に対応する一連のビットからなるスクランブルパターンを表すスクランブル信号Ｓ１を生成し、この信号Ｓ１をスクランブル部１１に供給する。スクランブル部１１は、スクランブル信号Ｓ１を用いて、各パケットの中のデータビット群ＤＴ，ＤＴの部分のみをスクランブルして符号化パケットＤ３を生成する。出力部１３は、スクランブル部１１から出力された符号化パケットＤ３を送信信号ＴＳに変換して伝送路に送信する。

パケット生成部１０は、互いに異なる第１から第ｎ（ｎは２以上の整数）の論理値をそれぞれ持つスクランブルビットを周期的に発生し、これらスクランブルビットの各々を各パケット毎にシリアル信号に付加し得る。スクランブルビットのビット長は１ビットまたは２ビット以上である。信号生成部１２は、スクランブルビットの第１から第ｎの論理値にそれぞれ対応するスクランブルパターンを表すスクランブル信号を周期的に発生することができる。スクランブルパターンは、各ビットが論理値"０"または"１"のいずれか一方に対応する信号レベル（"LOW"または"HIGH"）を持つ一連のビットからなる。

本実施例では、図３に例示される通り、パケット生成部１０は、論理値"０"のスクランブルビットＳＢと論理値"１"のスクランブルビットＳＢとを周期的（交互）に発生し、信号生成部１２は、論理値"０"のスクランブルビットＳＢに対応して第１のスクランブルパターンを、論理値"１"のスクランブルビットＳＢに対応して第２のスクランブルパターンを、それぞれ持つスクランブル信号を各パケット毎に周期的（交互）に発生している。図３に例示される通り、第１のスクランブルパターンは、"１"，"０"，"１"，"０"，"１"，…のように各ビットの論理値が"０"と"１"の間を交互に切り替わる２Ｍビット長のパターンであり、第２のスクランブルパターンは、"０"，"１"，"０"，"１"，"０"，…のように各ビットの論理値が"０"と"１"の間を交互に切り替わる２Ｍビット長のパターンである。第１および第２のスクランブルパターンにおいては、論理値"０"と"１"の出現頻度は略等しい。また、一方のスクランブルパターンのｋ番目（ｋは０〜２Ｍ−１の整数）ビットの値が"０"であれば、このビットに対応する他方のスクランブルパターンのｋ番目ビットの値は"１"であり、当該一方のスクランブルパターンのｋ番目のビットの値が"１"であれば、このビットに対応する他方のスクランブルパターンのｋ番目ビットの値は"０"である。このように、第１のスクランブルパターン中のビットと、このビットに対応する第２のスクランブルパターン中のビットとは、互いに反転する値、すなわち相補的な論理値を有している。一方のスクランブルパターンは他方のスクランブルパターンに対する逆パターンを形成している。

なお、本実施例では、スクランブルパターンを各パケット毎に切り替えているが、本発明はこれに限定されない。たとえば、スクランブルパターンを所定数のパケット毎に変えてもよいし、あるいは、１パケット中に複数個のデータビット群ＤＴ，ＤＴ，…が含まれている場合は、各データビット群毎にスクランブルパターンを変えてもよい。

スクランブル部１１は、スクランブル信号Ｓ１とパケットＤ２の中のデータビット群ＤＴ，ＤＴとを各ビット毎に排他的論理和演算（ＸＯＲ演算）することでスクランブル処理する。図３に例示するように、スクランブル部１１は、データビットとスクランブル信号のビットとの論理値が"０"と"１"の組み合わせであれば、論理値"１"の符号化ビットを生成し、論理値が"０"と"０"の組み合わせ、または"１"と"１"の組み合わせであれば、論理値"０"の符号化ビットを生成する。このようにしてスクランブル部１１は一連の符号化ビットを含む符号化パケットＤ３を生成する。

上記の通り、送信装置１は、スクランブルビットＳＢの論理値に対応するパターンを表すスクランブル信号Ｓ１を用いて、パケットＤ２のデータビットの部分のみをスクランブル処理して固定長の符号化パケットＤ３を生成している。よって、符号化パケットＤ３における論理値"０"と"１"の出現頻度は略等しくなるのでＤＣバランスが改善され、しかも、８Ｂ１０Ｂ符号化の如くデータ信号のビット長が増えないため伝送効率の向上が可能になる。

次に、受信装置２の構成について説明する。受信装置２は、入力部２０、デスクランブル部２１、第１ビット検出部２２、第２ビット検出部２３および信号生成部２４を有する。入力部２０は、送信信号ＴＳを受信しこの信号から符号化パケットＤ４を構成する。符号化パケットＤ４は、デスクランブル部２１、第１ビット検出部（スタートビット検出部）２２および第２ビット検出部（スクランブルビット検出部）２３に供給される。

第１ビット検出部２２は、符号化パケットＤ４の中のスタートビットＳＴを検出するブロックであり、後述の「同期加算検出法」でスタートビットＳＴを検出する。この検出結果である第１検出信号Ｂ１は、デスクランブル部２１と第２ビット検出部２３とに供給される。第２ビット検出部２３は、第１検出信号Ｂ１に応じて、スタートビットＳＴに続くスクランブルビットＳＢを検出するブロックである。

デスクランブル部２１は、第１検出信号Ｂ１に応じて、デスクランブル信号Ｓ２を用いて符号化パケットＤ４の中の符号化ビット部分をデスクランブル処理し、これにより一連のデータビットを生成する。デスクランブル部２１は、さらに、一連のデータビットをパラレル信号であるデータ信号Ｄ５に変換する。

上記構成を有する受信装置２の動作を以下に説明する。図４は、第１ビット検出部２２における同期加算検出処理の手順を概略的に示すフローチャートである。第１ビット検出部２２には、固定長の符号化パケットＤ４，Ｄ４，…からなる入力信号が連続的に入力している。第１ビット検出部２２は、シフトレジスタ（図示せず）を有しており、このシフトレジスタは、入力信号を当該符号化パケットＤ４の長さ（２Ｍ＋２ビット）単位でサンプリングする。２Ｍ＋２ビット長の信号がシフトレジスタでサンプリングされると、そのサンプリングされた信号（サンプリングパケット）がバッファ（図示せず）に出力され保持される。その後、続く２Ｍ＋２ビット長の信号がシフトレジスタでサンプリングされると、そのサンプリングされた信号（サンプリングパケット）がバッファに出力され保持される。図５に、２Ｍ＋２ビット長のサンプリングパケットＳＰ₁，ＳＰ₂，…を例示する。各サンプリングパケットの中の同じビット位置にスタートビットＳＴが含まれている。

図４を参照すると、ステップＳ１では、１パケットのビット長（２Ｍ＋２ビット）に相当する入力信号がサンプリングされたか否かを判定する。シフトレジスタに２Ｍ＋２ビット長のサンプリングパケットＳＰ₁がサンプリングされ、バッファに出力されると、加算処理（ステップＳ２）が実行される。この加算処理では、現サンプリングパケットＳＰ₁とそれ以前にバッファに蓄積されたサンプリングパケットとが論理和演算され、これにより加算パケットが生成される。現サンプリングパケットＳＰ₁よりも以前に蓄積されたサンプリングパケットが存在しない場合は、零値のビット列からなるパケットとサンプリングパケットＳＰ₁とが論理和演算される。

次に、スタートビットの検出を試みる（ステップＳ３）。この処理は、加算パケットの中から零値を持つビットの位置をスタートビットＳＴの位置として検出するものである。零値を持つビットが複数個存在する場合は、スタートビットＳＴが検出されないと判定され（ステップＳ４）、上記ステップＳ１に処理が戻る。その後、シフトレジスタに２Ｍ＋２ビット長のサンプリングパケットＳＰ₂がサンプリングされバッファに出力されると、第１ビット検出部２２は、１パケットのビット長に相当する入力信号がサンプリングされたと判定する（ステップＳ１）。次いで、現サンプリングパケットＳＰ₂と加算パケット（サンプリングパケットＳＰ₁）とが論理和演算され、これにより加算パケットが生成される（ステップＳ２）。その後、零値を持つビットが複数個存在する場合は、スタートビットＳＴが検出されないと判定され（ステップＳ４）、上記ステップＳ１に処理が戻る。

以上のステップＳ１〜Ｓ４の処理を繰り返し実行すると、図５に例示される通り、サンプリングパケットＳＰ₁〜ＳＰ_K（Ｋは２以上の整数）が累積的に加算され、これにより、１つのビット位置のみに論理値"０"（零値）のビットが現れ、その他の全ビット位置に論理値"１"のビットが現れる加算パケットＡＰが得られる。第１ビット検出部２２は、この加算パケットＡＰの中の零値のビットをスタートビットＳＴとして検出する（Ｓ３）。スタートビットＳＴが検出された（Ｓ４）場合は、以上のスタートビット検出処理は終了する。

なお、上記スタートビット検出処理を複数回繰り返し実行し、検出された零値を持つビット位置が全て同じか否かを判定し、これら全てのビット位置が同じであれば、当該ビット位置をスタートビットＳＴの位置と判断してもよい。

上記の通り、送信装置１においては、互いに異なる複数の論理値を持つスクランブルビットＳＢが周期的に生成され、各ビットが相補的な論理値を持つ複数のスクランブルパターンが周期的に生成されているので、サンプリングパケットを累積的に加算することで、１つのビット位置のみに論理値"０"のビットが現れる加算パケットを確実に且つ短時間で得ることが可能である。したがって、情報を持たないデータ信号Ｄ１が送信装置１に与えられたとしても、２〜３回程度、サンプリングパケットを累積的に加算することで、スタートビットＳＴを位置を確実に且つ短時間で検出できる。

スタートビットＳＴの検出により、各符号化パケットに含まれるスクランブルビットＳＢの位置と符号化ビットの位置が確定する。第２ビット検出部２３は、その検出結果である第１検出信号Ｂ１に基づいて、スタートビットＳＴに続くスクランブルビットＳＢを検出し、そのスクランブルビットＳＢの論理値を示す第２検出信号Ｂ２を信号生成部２４に与える。

信号生成部２４は、スクランブルビットＳＢの論理値に対応するデスクランブルパターンを表すデスクランブル信号Ｓ２を生成し、この信号Ｓ２をデスクランブル部２１に与える。具体的には、信号生成部２４は、送信側信号生成部１２が論理値に応じて発生するスクランブルパターンと同じパターンをデスクランブルパターンとして発生する。図６に例示される通り、デスクランブル部２１は、符号化ビットとデスクランブル信号Ｓ２の各ビットとを排他的論理和演算することで一連のデータビットからなる復号化信号を生成する。デスクランブル部２１は、さらに、このシリアルな復号化信号をＭビットのパラレル信号Ｄ５に変換し出力する。

上記の如きシリアル通信システムによれば、送信装置１において、各パケットＤ２の長さは固定長であり、パケットとパケットとの間にオーバーヘッドが介在せず、各パケットＤ２中のデータビットは、論理値"０"のビットと論理値"１"のビットの出現頻度が略等しいスクランブルパターンを用いてスクランブル処理される。また、受信装置２においては、スクランブル処理された符号化ビットの中からスタートビットＳＴを短時間で且つ確実に検出することができる。したがって、データを連続的に効率良くシリアル伝送でき、しかも良好なＤＣバランスの確保が可能である。

非同期通信での伝送データを例示する図である。 本発明に係る一実施例であるシリアル通信システムの構成を概略的に示すブロック図である。 各種信号を模式的に示す図である。 同期加算検出処理の手順を概略的に示すフローチャートである。 サンプリングパケットと加算パケットとを例示する図である。 各種信号を模式的に示す図である。

符号の説明

１ 送信装置
２ 受信装置
１０ パケット生成部
１１ スクランブル部
１２ 信号生成部
１３ 出力部
２０ 入力部
２１ デスクランブル部
２２ 第１ビット検出部
２３ 第２ビット検出部
２４ 信号生成部

Claims (3)

1. データ信号を送信する送信装置であって、
   前記データ信号から所定長のデータビットからなるシリアル信号を生成し前記シリアル信号にスタートビットを付加してパケットを生成するパケット生成部と、
   前記データビットの長さに対応する一連のビットからなるスクランブルパターンを表すスクランブル信号を生成する信号生成部と、
   前記スクランブル信号を用いて前記パケットの中の前記データビットの部分をスクランブル処理して符号化パケットを生成するスクランブル部と、
   前記符号化パケットを連続的に伝送路に送信する出力部と、を備え、
   前記パケット生成部は、第１の論理値を有するスクランブルビットと第２の論理値を有するスクランブルビットとを前記パケット毎に交互に前記シリアル信号に付加して前記パケットを生成し、
   前記信号生成部は、前記第１の論理値に対応する第１のスクランブルパターンを表す信号と前記第２の論理値に対応する第２のスクランブルパターンを表す信号とを前記スクランブル信号として生成し、
   前記第１のスクランブルパターンの各ビットと前記第２のスクランブルパターンの各ビットとは相補的な論理値を有し、
   前記スクランブル部は、前記パケットの中の前記データビットと前記スクランブル信号の各ビットとを排他的論理和演算することで前記符号化パケットを生成することを特徴とする送信装置。
2. スタートビットと所定長の符号化ビットとを含むシリアル信号である符号化パケットを伝送路を介して受信する受信装置であって、
   受信された符号化パケットの中から前記スタートビットを検出する第１ビット検出部と、
   前記符号化ビットの長さに対応する一連のビットからなる所定のデスクランブルパターンを表すデスクランブル信号を生成する信号生成部と、
   前記第１ビット検出部による検出結果に基づいて、前記デスクランブル信号を用いて前記符号化パケットの中の前記符号化ビットの部分をデスクランブル処理することにより復号化して所定長のデータビットを生成するデスクランブル部と、を備え、
   前記第１ビット検出部は、一連の前記符号化パケットからなる入力信号を当該符号化パケットの長さ単位でサンプリングしてサンプリングパケットを生成し、前記サンプリングパケットを累積的に加算して加算パケットを生成し、前記加算パケットの中から零値を持つビットの位置を前記スタートビットの位置として検出することを特徴とする受信装置。
3. 前記デスクランブル部は、前記符号化ビットと前記デスクランブル信号の各ビットとを排他的論理和演算することで前記データビットを生成することを特徴とする請求項２に記載の受信装置。

Images