JP2008066381A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008066381A5 JP2008066381A5 JP2006240324A JP2006240324A JP2008066381A5 JP 2008066381 A5 JP2008066381 A5 JP 2008066381A5 JP 2006240324 A JP2006240324 A JP 2006240324A JP 2006240324 A JP2006240324 A JP 2006240324A JP 2008066381 A5 JP2008066381 A5 JP 2008066381A5
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- pattern
- formation region
- circuit formation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 31
- 230000015572 biosynthetic process Effects 0.000 claims 13
- 238000005755 formation reaction Methods 0.000 claims 13
- 239000000758 substrate Substances 0.000 claims 2
- 238000009966 trimming Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 1
Claims (6)
- 半導体集積回路が形成される半導体集積回路形成領域を複数有する半導体基板と、前記半導体集積回路形成領域に形成された前記半導体集積回路と、を備えた半導体装置であって、
前記複数の半導体集積回路形成領域のうち、所定の前記半導体集積回路形成領域の外周付近に設けられたガードリングに画像認識用のアライメントパターンを設けたことを特徴とする半導体装置。 - 前記半導体集積回路形成領域は、平面視四角形をしており、
前記アライメントパターンは、前記平面視四角形の第１の辺と平行な第１のパターンと、前記平面視四角形の第２の辺と平行な第２のパターンとを有し、
前記第１のパターンと前記第２のパターンとが成す角度が直角であることを特徴とする請求項１記載の半導体装置。 - 前記所定の半導体集積回路形成領域は、少なくとも２つの前記半導体集積回路形成領域から構成されており、
前記第２のパターンは、前記第１のパターンが設けられた前記半導体集積回路とは異なる前記半導体集積回路に設けられていることを特徴とする請求項２記載の半導体装置。 - 前記所定の半導体集積回路形成領域は、少なくとも２つの前記半導体集積回路形成領域から構成されており、
前記第１及び第２のパターンは、前記少なくとも２つの半導体集積回路形成領域のそれぞれに設けられていることを特徴とする請求項２記載の半導体装置。 - 前記アライメントパターンは、レーザトリミング装置がアライメントするときに用いるパターンであることを特徴とする請求項１ないし４のうち、いずれか一項記載の半導体装置。
- 半導体集積回路が形成される半導体集積回路形成領域を複数有する半導体基板と、前記半導体集積回路形成領域に形成された前記半導体集積回路とを有すると共に、前記半導体集積回路が該半導体集積回路の電気特性を調整するためのヒューズパターンを備えた半導体装置の製造方法であって、
レーザトリミング装置により、所定の前記半導体集積回路形成領域の外周付近に形成されたガードリングに設けられた画像認識用のアライメントパターンを用いてアライメントを行うアライメント工程と、
前記複数の半導体集積回路のうち、電気特性の調整が必要な前記半導体集積回路に設けられた前記ヒューズパターンを切断するヒューズパターン切断工程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006240324A JP5076407B2 (ja) | 2006-09-05 | 2006-09-05 | 半導体装置及びその製造方法 |
| TW096128851A TW200818292A (en) | 2006-09-05 | 2007-08-06 | Semiconductor device and method for manufacturing the same |
| US11/839,078 US7781901B2 (en) | 2006-09-05 | 2007-08-15 | Semiconductor device and processing method of the same |
| KR1020070085468A KR100904197B1 (ko) | 2006-09-05 | 2007-08-24 | 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006240324A JP5076407B2 (ja) | 2006-09-05 | 2006-09-05 | 半導体装置及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008066381A JP2008066381A (ja) | 2008-03-21 |
| JP2008066381A5 true JP2008066381A5 (ja) | 2009-04-30 |
| JP5076407B2 JP5076407B2 (ja) | 2012-11-21 |
Family
ID=39288840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006240324A Active JP5076407B2 (ja) | 2006-09-05 | 2006-09-05 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7781901B2 (ja) |
| JP (1) | JP5076407B2 (ja) |
| KR (1) | KR100904197B1 (ja) |
| TW (1) | TW200818292A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006019911A1 (en) * | 2004-07-26 | 2006-02-23 | Sun Microsystems, Inc. | Multi-chip module and single-chip module for chips and proximity connectors |
| JP5263918B2 (ja) * | 2007-07-24 | 2013-08-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP5353035B2 (ja) * | 2008-03-17 | 2013-11-27 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP5266857B2 (ja) * | 2008-04-24 | 2013-08-21 | ミツミ電機株式会社 | チップのアライメント方法 |
| JP2010074106A (ja) * | 2008-09-22 | 2010-04-02 | Nec Electronics Corp | 半導体チップ、半導体ウェーハおよびそのダイシング方法 |
| JP2013157385A (ja) * | 2012-01-27 | 2013-08-15 | Semiconductor Components Industries Llc | 半導体装置及びその自動外観検査方法 |
| WO2017027505A1 (en) * | 2015-08-10 | 2017-02-16 | Delta Design, Inc. | Ic device-in-pocket detection with angular mounted lasers and a camera |
| KR102403730B1 (ko) | 2018-01-22 | 2022-05-30 | 삼성전자주식회사 | 반도체 칩 및 이를 포함하는 반도체 패키지 |
| CN113394193B (zh) * | 2020-03-13 | 2022-03-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、激光熔丝的熔断方法 |
| KR102507592B1 (ko) * | 2021-05-24 | 2023-03-09 | 한국과학기술원 | Mems 소자의 제조 방법 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01243419A (ja) * | 1988-03-25 | 1989-09-28 | Hitachi Ltd | 位置合わせ方法 |
| JPH1012527A (ja) * | 1996-06-26 | 1998-01-16 | Hitachi Ltd | 半導体チップおよび半導体製造用レチクル |
| KR100298193B1 (ko) * | 1998-06-16 | 2001-11-15 | 박종섭 | 웨이퍼의수평정렬을위한레티클 |
| KR20000026310A (ko) * | 1998-10-20 | 2000-05-15 | 김영환 | 반도체장치 |
| JP3566133B2 (ja) | 1999-05-11 | 2004-09-15 | セイコーインスツルメンツ株式会社 | 半導体装置の製造方法 |
| US6441504B1 (en) * | 2000-04-25 | 2002-08-27 | Amkor Technology, Inc. | Precision aligned and marked structure |
| US7053495B2 (en) * | 2001-09-17 | 2006-05-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit device and method for fabricating the same |
| US6815838B2 (en) * | 2002-02-20 | 2004-11-09 | International Business Machines Corporation | Laser alignment target and method |
| KR100463047B1 (ko) | 2002-03-11 | 2004-12-23 | 삼성전자주식회사 | 반도체 장치의 퓨즈 박스 및 그 제조방법 |
| JP2005109145A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 半導体装置 |
| JP4753170B2 (ja) | 2004-03-05 | 2011-08-24 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| JP4673569B2 (ja) * | 2004-03-31 | 2011-04-20 | 株式会社リコー | 半導体装置 |
-
2006
- 2006-09-05 JP JP2006240324A patent/JP5076407B2/ja active Active
-
2007
- 2007-08-06 TW TW096128851A patent/TW200818292A/zh unknown
- 2007-08-15 US US11/839,078 patent/US7781901B2/en active Active
- 2007-08-24 KR KR1020070085468A patent/KR100904197B1/ko active IP Right Grant
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008066381A5 (ja) | ||
| US8026044B2 (en) | Method of forming fine patterns of semiconductor device | |
| JP4278645B2 (ja) | 半導体ウェハ及びそのレイアウト設定方法並びにレチクルレイアウト設定方法 | |
| JP2013247367A5 (ja) | ||
| KR20110057600A (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP2006196899A5 (ja) | ||
| JP2012164945A5 (ja) | ||
| KR101634432B1 (ko) | 전도성 라인 패터닝 | |
| SG11201808293UA (en) | Method for manufacturing semiconductor device | |
| JP2017028002A5 (ja) | ||
| US20080282218A1 (en) | Method for Designing Mask | |
| US9202787B2 (en) | Substrate member and method of manufacturing chip | |
| JP2009081219A (ja) | 半導体ウェハ、その半導体ウェハから切り出した半導体チップ及び半導体ウェハの製造方法 | |
| TW201444041A (zh) | 包含不同佈線圖案的覆晶薄膜、包含其之可撓性顯示裝置以及可撓性顯示裝置之製造方法 | |
| JP2007049067A (ja) | 半導体ウェハおよびレチクル | |
| JP2011003674A5 (ja) | 半導体装置の製造方法 | |
| US20120286402A1 (en) | Protuberant structure and method for making the same | |
| JP2013174728A5 (ja) | ||
| JP2014003201A5 (ja) | ||
| US20170098601A1 (en) | Mask and metal wiring of a semiconductor device formed using the same | |
| KR20180013018A (ko) | 인쇄회로기판 | |
| JP2010199518A (ja) | 半導体装置の製造方法 | |
| JP2015207716A5 (ja) | ||
| JP2007230223A5 (ja) | ||
| US8519423B2 (en) | Chip |