KR20000026310A - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR20000026310A KR20000026310A KR1019980043804A KR19980043804A KR20000026310A KR 20000026310 A KR20000026310 A KR 20000026310A KR 1019980043804 A KR1019980043804 A KR 1019980043804A KR 19980043804 A KR19980043804 A KR 19980043804A KR 20000026310 A KR20000026310 A KR 20000026310A
- Authority
- KR
- South Korea
- Prior art keywords
- stepper
- wafer
- chip
- alignment
- chips
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
본 발명은 웨이퍼 상에 칩 단위로 노광하는 스테퍼에 정렬키의 배열을 제어하여 웨이퍼 상의 칩의 위치 측정이 용이하고 스테퍼 사이즈 축소에 적당한 반도체장치에 관한 것으로서, 한 개의 칩영역에 대응하는 스테퍼 내의 네 모서리에 정렬키가 배치되어서, 웨이퍼 상에 정확한 정렬을 이룬 네 개의 칩이 만나는 꼭지점에서 상기 스테퍼의 네 모서리에 배치된 정렬키가 결합하여 소정 폭을 갖고 소정 간격으로 이격된 두 쌍의 줄이 열십자 모양으로 교차되는 모양의 정렬 패턴을 이루는 것을 특징으로 한다. 따라서, 본 발명에 따른 반도체장치는 정렬 패턴을 사등분하여 칩의 네 모퉁이에 각각 배치시키므로서 칩영역을 효율적으로 사용할 수 있고 웨이퍼 상에 네 개 칩이 만나는 꼭지점에서 웨이퍼에 칩의 정렬 및 회전을 용이하게 측정할 수 있는 이점이 있다.
Description
본 발명은 반도체장치에 관한 것으로서, 반도체장치 중에서 웨이퍼 상에 칩 단위로 노광하는 스테퍼에 정렬키의 배열을 제어하여 웨이퍼 상의 칩의 정렬 및 회전 등의 측정이 용이하고 칩의 영역을 효율적으로 사용하기에 적당하도록 한 반도체장치에 관한 것이다.
반도체 웨이퍼 상에 원하는 반도체 소자를 형성하기 위한 반도체 노광장치 중에 축소 투영 노광 장비에서는 1개의 칩(Chip)에 대응하는 패턴이 형성된 스테퍼(stepper)를 이용하여 반도체 웨이퍼에 다 수의 칩 패턴을 형성하게 된다.
이때, 상기 스테퍼에는 웨이퍼 상의 칩의 위치를 측정하기 위한 정렬키가 칩 패턴과 함께 소정의 영역을 차지하면서 형성되어 상기 정렬키로 웨이퍼 내의 칩의 위치를 결정한다.
도 1은 종래 기술에 따른 스테퍼 내에 형성된 정렬키의 일 예를 도시하는 평면도이고, 도 2는 도 1의 스테퍼를 이용하여 반도체 웨이퍼에 형성한 인접한 네 개 칩을 도시하는 평면도이다.
종래에는 도 1에 도시한 바와 같은 소정 폭을 갖고 소정 간격으로 이격된 두 줄이 한 쌍을 이루어 두 쌍의 줄이 수직으로 교차되어 열십자(+) 모양이 되는 정렬키(12)가 칩영역에 소정 영역을 차지하며 하나의 스테퍼(11) 내에 존재한다. 상기 스테퍼(11)를 이용하여 반도체 웨이퍼에 노광하면 상기 칩영역 내에 형성된 열십자 모양의 정렬키(12)로 웨이퍼 내에서 칩의 위치를 결정할 수 있다.
1개의 칩단위로 노광하는 축소 노광 장치의 스테퍼(11)에서는 칩 내에 정렬키(12)의 검출된 위치에 의해 좌표를 구하므로 광학 스테퍼와 같이 렌즈를 사용하는 경우에는 렌즈의 회전(rotation)과 왜곡에 의해 실제적인 웨이퍼 내의 위치가 변하게 되어 정확한 위치 결정이 어렵게 된다.
도 2는 상기의 도 1과 같은 모양의 정렬키가 형성된 스테퍼(11)를 사용하여 반도체 웨이퍼(13)에 네 개의 연속된 칩(15)을 배열한 일 예를 도시한 것으로 점선은 웨이퍼(13)에서의 정확한 정렬이 이루어진 경우의 칩(15)의 위치를 도시하는 것이고, 실선은 웨이퍼(13)에 근접한 네 개의 칩(15)이 소정의 각도를 갖고 회전하여 오정렬된 상태를 도시한다.
도 2에서 보는 바와 같이 네 개의 칩(15)들이 웨이퍼(13) 상에 회전되어 오정렬되어 있으나 하나의 칩(15)영역 내에 형성된 정렬키(12)는 정확한 모양을 하고 자리하고 있으므로, 상기와 같은 스테퍼(11)를 이용하여 반도체 웨이퍼(13)에 노광한 경우에는 스테퍼(11)의 회전으로 칩(15)이 웨이퍼(13)의 정확한 위치에 정렬되지 않았어도 이를 확인하는 것이 어려운 문제가 있다.
따라서, 본 발명의 목적은 스테퍼의 정렬키에 있어서 웨이퍼 상의 위치를 정확하고 용이하게 측정할 수 있고 칩을 효율적으로 사용할 수 있도록 형성된 반도체장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치는 한 개의 칩영역에 대응하는 스테퍼 내의 네 모서리에 정렬키가 배치되어서, 웨이퍼 상에 정확한 정렬을 이룬 네 개의 칩이 만나는 꼭지점에서 상기 스테퍼의 네 모서리에 배치된 정렬키가 결합하여 소정 폭을 갖고 소정 간격으로 이격된 두 쌍의 줄이 열십자 모양으로 교차되는 모양의 정렬 패턴을 이루는 것을 특징으로 한다.
도 1은 종래 기술에 따른 스테퍼 내에 형성된 정렬키의 일 예를 도시하는 평면도.
도 2는 종래 기술에 따른 스테퍼로 웨이퍼에 형성한 네 개 칩의 오정렬을 예시하는 평면도.
도 3은 본 발명의 실시 예에 따른 스테퍼 내에 형성된 정렬키의 일 예를 도시하는 평면도.
도 4a 및 도 4b는 본 발명에 따른 스테퍼로 웨이퍼에 형성한 오정렬된 네 개의 칩 및 정렬된 네 개의 칩을 도시하는 평면도.
<도면의 주요 부분에 대한 부호의 간단한 설명>
11, 21 : 스테퍼 22 : 정렬 패턴
12, 22-1, 22-2, 22-3, 22-4 : 정렬키
13, 23 : 웨이퍼 15, 25 : 칩
이하, 첨부한 도면을 참고하여 본 발명을 상세히 설명한다.
도 3은 본 발명의 실시 예에 따른 스테퍼 내에 형성된 정렬키의 일 예를 도시하는 평면도이고, 도 4a 및 도 4b는 본 발명에 따른 스테퍼로 웨이퍼에 형성한 오정렬된 네 개의 칩 및 정렬된 네 개의 칩을 도시하는 평면도이다.
본 방법은 도 3에 나타낸 바와 같이 한 개의 칩에 대응하는 스테퍼(21)가 있고, 상기 스테퍼(21)의 네 모퉁이에는 각각 ┌(22-1), ┐(22-2), └(22-3) 및 ┘(22-4)와 같은 모양의 정렬키(22)가 형성되어 있다.
도 4a 및 도 4b는 이러한 상기 도 3의 스테퍼(21)를 이용하여 반도체 웨이퍼(23)에 네 개의 연속된 칩(25)을 배열한 예를 도시한 것으로 도 4a는 반도체 웨이퍼(23)에 형성된 근접한 네 개의 칩(25)이 오정렬이 되었을 경우를, 도 4b는 반도체 웨이퍼(23)에 형성된 근접한 네 개의 칩(25)이 완벽한 정렬이 되었을 경우를 도시하는 평면도이다.
도 4a에 나타낸 바와 같이 웨이퍼에 형성된 다 수의 칩들이 정렬이 이루어지지 않았을 경우에는 근접하는 네 개의 칩(25)이 만나는 꼭지점(A)에 형성된 네 개의 정렬키들[(22-3)(22-1)(22-2)(22-4) : A 부분의 정렬키를 시계 방향으로 나열하였을 때]이 제 각각 위치되어 있다.
즉, 네 개의 칩(25)이 만나는 꼭지점 부분인 A영역을 살펴보면 칩(25)의 각각 모서리에 형성된 정렬키(22-3)(22-1)(22-2)(22-4)들이 정확한 정렬이 이루어지지 않았기 때문에 네 개의 칩(25)이 만나는 꼭지점 부분(A영역)에는 각각 칩(25)의 모서리에 ┌(22-1), ┐(22-2), └(22-3) 및 ┘(22-4) 모양의 정렬키들이 결합하지 못하고 모여 있다.
그리고, 도 4b는 반도체 웨이퍼(23)에 형성된 근접한 네 개의 칩(25)들이 완전한 정렬을 이룬 경우로서, 상기 네 개의 칩(25)이 만나는 꼭지점(B)에서 상기 정렬키 └(22-3), ┌(22-1), ┐(22-2) 및 ┘(22-4)(이상은 장렬키를 시계 방향으로 배열)가 결합하여서 종래의 정렬키(12)와 같은 모양인 소정 폭을 갖고 소정 간격으로 이격된 두 쌍의 줄이 열십자 모양으로 교차되는 모양의 정렬 패턴(22)을 갖추게 되어 반도체 웨이퍼(23) 상에 형성된 칩(25)들의 정렬 및 회전을 확인할 수 있도록 형성되어 있다.
그리고, 스테퍼(21)의 모퉁이 부분에 정렬키(22-1)(22-2)(22-3)(22-4)들이 형성되어 칩(25)영역 내에 상기 정렬키(22-1)(22-2)(22-3)(22-4)가 차지하는 영역을 줄임으로서 칩(25)영역을 효율적으로 형성하여 스테퍼(21)의 축소에 일조를 할 수 있다.
즉, 본 발명의 정렬키가 형성된 스테퍼로 웨이퍼에 칩영역을 형성하였을 경우에는 웨이퍼 상에 정확한 정렬을 이룬 네 개의 칩이 만나는 꼭지점(도 4a에서의 A부분 및 도 4b의 B부분) 부분을 확인하여 도 4b의 B부분과 같이 네 가지의 정렬키가 결합하여 종래와 같은 정렬 패턴이 형성되면 회전이 이루어지지 않고 완전한 정렬을 이룬 것이고, 상기와 같은 정렬 패턴이 형성되지 않은 경우에는 오정렬 또는 회전이 일어난 것으로 판단할 수 있다.
따라서, 본 발명에 따른 반도체장치는 정렬 패턴을 사등분하여 칩의 네 모퉁이에 각각 배치시키므로서 칩영역을 효율적으로 사용할 수 있고 웨이퍼 상에 네 개 칩이 만나는 꼭지점에서 웨이퍼에 칩의 정렬 및 회전을 용이하게 측정할 수 있는 이점이 있다.
Claims (1)
- 한 개의 칩영역에 대응하는 스테퍼 내의 네 모서리에 정렬키가 배치되어서,웨이퍼 상에 정확한 정렬을 이룬 네 개의 칩이 만나는 꼭지점에서 상기 스테퍼의 네 모서리에 배치된 정렬키가 결합하여 소정 폭을 갖고 소정 간격으로 이격된 두 쌍의 줄이 열십자 모양으로 교차되는 모양의 정렬 패턴을 이루는 것을 특징으로 하는 반도체장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980043804A KR20000026310A (ko) | 1998-10-20 | 1998-10-20 | 반도체장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980043804A KR20000026310A (ko) | 1998-10-20 | 1998-10-20 | 반도체장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000026310A true KR20000026310A (ko) | 2000-05-15 |
Family
ID=19554598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980043804A KR20000026310A (ko) | 1998-10-20 | 1998-10-20 | 반도체장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000026310A (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100904197B1 (ko) * | 2006-09-05 | 2009-06-23 | 미쓰미덴기가부시기가이샤 | 반도체 장치 및 그 제조 방법 |
CN111290224A (zh) * | 2020-02-20 | 2020-06-16 | 上海华力微电子有限公司 | 一种单元标记及其设计方法 |
-
1998
- 1998-10-20 KR KR1019980043804A patent/KR20000026310A/ko not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100904197B1 (ko) * | 2006-09-05 | 2009-06-23 | 미쓰미덴기가부시기가이샤 | 반도체 장치 및 그 제조 방법 |
CN111290224A (zh) * | 2020-02-20 | 2020-06-16 | 上海华力微电子有限公司 | 一种单元标记及其设计方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0466335B1 (en) | Process of manufacturing semiconductor devices | |
US5733690A (en) | Reticle for fabricating semiconductor device | |
JPH02143544A (ja) | 目合せ用バーニヤパターンを備えた半導体装置 | |
JPH0519448A (ja) | 半導体装置製造用フオトレテイクル | |
KR100242503B1 (ko) | 반도체 기판에 형성된 패턴의 오정렬 검출 마크 | |
US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
KR20000026310A (ko) | 반도체장치 | |
KR100199349B1 (ko) | 패턴간 정렬 오차 보상용 마스크들 및 이들 마스크를 이용한 패 턴간 정렬 오차 보상방법 | |
JPH0387013A (ja) | 半導体装置の製造方法 | |
KR0179148B1 (ko) | 정렬도 측정용 오버레이 패턴구조 | |
JPS59134825A (ja) | 半導体装置およびそのための半導体ウエ−ハ | |
KR100271125B1 (ko) | 정렬마크를 갖는 마스크 및 이를 이용한 마스크간 정렬도 측정방법 | |
JPH09127680A (ja) | 露光用マスク | |
KR101076776B1 (ko) | 오버레이 버니어 및 이를 이용한 오버레이 측정 방법 | |
KR100586550B1 (ko) | 반도체 장치의 정렬 마크 구조 | |
KR100298193B1 (ko) | 웨이퍼의수평정렬을위한레티클 | |
KR19990070018A (ko) | 반도체 소자의 오정렬 측정 패턴 | |
KR100242991B1 (ko) | 반도체 웨이퍼의 오버레이 얼라인 키 | |
JP2764925B2 (ja) | 半導体装置の製造方法 | |
KR200227867Y1 (ko) | 정렬 판독 패턴 | |
JPH06275695A (ja) | 目合せズレ測定パターン、目合せズレ測定方法及びそれによる目合せ方法 | |
KR20040003936A (ko) | 반도체 소자의 얼라인 마크 | |
KR0145772B1 (ko) | 고집적반도체소자의 얼라인먼트키이 배열방법 | |
KR19990034619U (ko) | 반도체 제조용 포토마스크 | |
JPH11211432A (ja) | 半導体装置及びガラスマスク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |