KR102507592B1 - Mems 소자의 제조 방법 - Google Patents

Mems 소자의 제조 방법 Download PDF

Info

Publication number
KR102507592B1
KR102507592B1 KR1020210065868A KR20210065868A KR102507592B1 KR 102507592 B1 KR102507592 B1 KR 102507592B1 KR 1020210065868 A KR1020210065868 A KR 1020210065868A KR 20210065868 A KR20210065868 A KR 20210065868A KR 102507592 B1 KR102507592 B1 KR 102507592B1
Authority
KR
South Korea
Prior art keywords
stealth dicing
alignment key
pattern
stealth
silicon substrate
Prior art date
Application number
KR1020210065868A
Other languages
English (en)
Other versions
KR20220158297A (ko
Inventor
오재섭
김광희
김태현
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020210065868A priority Critical patent/KR102507592B1/ko
Priority to PCT/KR2022/003599 priority patent/WO2022250260A1/ko
Publication of KR20220158297A publication Critical patent/KR20220158297A/ko
Application granted granted Critical
Publication of KR102507592B1 publication Critical patent/KR102507592B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00865—Multistep processes for the separation of wafers into individual elements
    • B81C1/00904—Multistep processes for the separation of wafers into individual elements not provided for in groups B81C1/00873 - B81C1/00896
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0292—Sensors not provided for in B81B2201/0207 - B81B2201/0285

Abstract

본 발명의 일 실시예에 따른 MEMS 소자의 제조 방법은, 실리콘 기판 상에 복수의 MEMS 소자들을 형성하는 단계; 스텔스 다이싱 정렬키를 포함하고 상기 스텔스 다이싱 정렬키와 연속적으로 연결되고 상기 MEMS 소자들을 서로 분리하고 상기 실리콘 기판 상에 모든 박막을 제거하는 스텔스 다이싱 패턴을 형성하는 단계; 상기 실리콘 기판의 하부면에서 상기 스텔스 다이싱 정렬키에 정렬된 백사이드 정렬키와 MEMS 소자와 정렬된 백사이드 식각 패턴을 형성하는 단계; 및 상기 스텔스 다이싱 패턴을 따라 레이저 빔을 조사하여 상기 실리콘 기판을 다이싱하는 단계;를 포함한다.

Description

MEMS 소자의 제조 방법{The Fabrication Method of MEMS Device}
본 발명은 MEMS 소자의 제조 방법에 관한 것으로, 더 구체적으로, 스텔스 다이싱 기술과 백사이드 식각을 사용하는 MEMS 소자의 제조 방법에 관한 것이다.
수소센서는 히터를 포함하는 멤브레인을 포함한다. 상기 멤브레인은 단열을 위하여 기판과 공간적으로 분리된다. 상기 멤브레인과 상기 기판을 분리하기 위하여 기판의 백사이드 에칭이 요구된다. 또한, 다양한 MEMS(Micro Electro Mechanical Systems) 소자는 다양한 용도의 멤브레인을 요구한다. 상기 멤브레인은 외부에서 주입되는 물질과 접촉하거나 외부에서 주입된 물질을 투과시키기 위하여 백사이드 에칭이 요구된다.
기판을 절단하는 방식으로는 블레이드 다이싱(Blade dicing)과 레이저 스텔스 다이싱(Laser Stealth dicing)이 있다. 일반적으로 고속으로 회전하는 블레이드 다이싱을 사용한다. 블레이드 다이싱은 웨이퍼에 접촉되는 부분에 물리적 응력을 발생시켜 기판에 치핑을 발생시킴으로 칩 또는 MEMS 소자에 손상을 유발시킬 수 있다. 블레이드 다이싱은 기판 상의 박막 구조 상관없이 쉽게 다이싱할 수 있다.
레이저 스텔스 다이싱은 박막을 투과하는 파장의 레이저 빔이 실리콘 기판 내부에 초점을 맞추어 다이싱하는 기법이다. 레이저 스텔스 다이싱은 실리콘 기판 절단시 손실을 감소시키고 칩 수율을 증가시킬 수 있다. 그러나, 레이저 스텔스 다이싱은 실리콘만 가능하며, 실리콘 웨이퍼 표면에 실리콘이외의 다른 물질이 있으면 효율을 감소시킨다. 따라서, 스텔스 다이싱 패턴이 공정이 요구된다.
MEMS 소자, 반도체 소자 및 센서 회로 등은 복수의 층으로 구성된다. 각층은 정확한 위치에서 수직으로 정렬되어야 한다. 상부층과 하부층의 오버레이(overlay) 정확도를 위해서는 정렬키(Align key)가 필요하다. 상부층과 하부층 사이의 패턴의 수직 정렬을 위해서는 정렬키가 필요하다. 즉, 하부층에 제1 정렬키를 패터닝하고, 상부층에 제2 정렬키를 중첩시키어 상부층의 패턴과 하부층의 패턴을 수직 정렬시킨다.
레이저 스텔스 다이싱을 위해서는 실리콘 기판 상의 모든 박막을 제거하여 실리콘 기판만이 있는 구조를 만들어야 한다. 따라서, 레이저 스텔스 다이싱을 위하여 스텔스 디이싱 패턴을 기판에 형성하면, 스텔스 다이싱 패턴 하부의 제1 정렬키를 포함하여 모든 패턴 및 박막이 없어진다. 통상적인 스텔스 디이싱 패턴은 선폭이 수 마이크로미터 이상으로 정렬키로 사용하기 어렵다. 기판의 하부면에서 상기 기판의 상부면에 장착된 멤브레인을 노출시키는 백사이드(backside) 에칭이 요구된다. 그러나, 백사이드(backside) 에칭을 위하여 백사이드 식각 패턴을 정렬하기 위한 정렬키는 상기 스텔스 디이싱 패턴에 의하여 소멸되어 기판 상에 형성된 정렬키와 수직 정렬할 수 없다.
본 발명은 스텔스 디이싱 패턴에 다이싱 패턴 정렬키를 포함하도록 형성하고, 백사이드 식각 패턴의 정렬키를 상기 다이싱 패턴 정렬키와 수직으로 정렬시킨다. 이에 따라, 백사이드 식각에 의하여, 원하는 위치 또는 영역에서 상기 멤브레인 또는 구조물을 노출시킬 수 있다.
본 발명의 해결하고자 하는 일 기술적 과제는 스텔스 다이싱 기술과 백사이드 식각 공정을 모두 사용하여 원하는 위치에 식각 패턴을 형성하는 MEMS 소자의 제조 방법을 제공하는 것이다.
본 발명의 해결하고자 하는 일 기술적 과제는 스텔스 다이싱 정렬키를 포함하는 스텔스 다이싱 패턴을 구비한 레티클 또는 마스크를 제공하는 것이다.
본 발명의 일 실시예에 따른 MEMS 소자의 제조 방법은, 실리콘 기판 상에 복수의 MEMS 소자들을 형성하는 단계; 스텔스 다이싱 정렬키를 포함하고 상기 스텔스 다이싱 정렬키와 연속적으로 연결되고 상기 MEMS 소자들을 서로 분리하고 상기 실리콘 기판 상에 모든 박막을 제거하는 스텔스 다이싱 패턴을 형성하는 단계; 상기 실리콘 기판의 하부면에서 상기 스텔스 다이싱 정렬키에 정렬된 백사이드 정렬키와 MEMS 소자와 정렬된 백사이드 식각 패턴을 형성하는 단계; 및 상기 스텔스 다이싱 패턴을 따라 레이저 빔을 조사하여 상기 실리콘 기판을 다이싱하는 단계;를 포함한다.
본 발명의 일 실시예에 있어서, 상기 스텔스 다이싱 정렬키는 격자 형태의 상기 스텔스 다이싱 패턴의 교점에 배치되고, 상기 스텔스 다이싱 정렬키의 선폭은 상기 스텔스 다이싱 패턴의 선폭보다 작을 수 있다.
본 발명의 일 실시예에 있어서, 상기 스텔스 다이싱 정렬키는 십자 형태이고, 상기 스텔스 다이싱 정렬키와 상기 스텔스 다이싱 패턴을 연속적으로 연결하는 테이퍼 영역을 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 스텔스 다이싱 정렬키는 격자 형태의 상기 스텔스 다이싱 패턴의 중심 위치에 배치될 수 있다.
본 발명의 일 실시예에 따른 MEMS 소자는 상술한 MEMS 소자의 제조 방법에 의하여 제조된다.
본 발명의 일 실시예에 따른 MEMS 소자용 스텔스 마스크는, 투명한 기판; 및 상기 투명한 기판 상에 스텔스 다이싱 정렬키를 포함하는 스텔스 다이싱 패턴을 포함한다. 상기 스텔스 다이싱 정렬키는 격자 형태의 상기 스텔스 다이싱 패턴의 교점에 배치되고, 상기 스텔스 다이싱 정렬키는 십자 형태이고, 상기 스텔스 다이싱 정렬키의 선폭은 상기 스텔스 다이싱 패턴의 선폭보다 작다.
본 발명의 일 실시예에 따른 MEMS 소자의 제조 방법은 MEMS 소자와 정밀하게 정렬된 백사이드 패턴을 형성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 실리콘 기판의 스텔스 다이싱 패턴을 설명하는 평면도이다.
도 2는 도 1의 스텔스 다이싱 정렬키를 나타내는 확대도이다.
도 3a는 본 발명의 일 실시예에 따른 스텔스 다이싱 정렬키를 나타내는 평면도이다.
도 3b는 본 발명의 일 실시예에 따른 백사이드 식각 패턴의 정렬키를 나타내는 평면도이다.
도 3c는 본 발명의 일 실시예에 따른 웨이퍼 상부면 스텔스 다이싱 정렬키와 백사이드 식각 패턴의 정렬키가 정렬하여 중첩된 키를 나타내는 평면도이다.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 MEMS 소자의 제조 방법을 나타내고 도 2의 A-A'선을 따라 자른 단면도들이다.
도 5는 본 발명의 일 실시예 따른 스텔스 다이싱 패턴을 형성하기 위한 MEMS 소자용 스텔스 마스크를 나타내는 평면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 구성요소는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
도 1은 본 발명의 일 실시예에 따른 실리콘 기판 상부면의 스텔스 다이싱 패턴을 설명하는 평면도이다.
도 2는 도 1의 스텔스 다이싱 정렬키를 나타내는 확대도이다.
도 1 및 도 2를 참조하면, 스테퍼는 마스크를 매개하여 기판 상에 복수의 노출 샷(exposure shot)을 형성한다. 각각의 노출 샷(exposure shot)은 복수의 MEMS 소자(101)를 형성할 수 있다. 스텔스 다이싱 패턴은 노출 샷(exposure shot) 내에서 매트릭스 형태로 배열된 MEMS 소자를 서로 분리할 수 있다. 상기 스텔스 다이싱 패턴(127)은 식각 공정을 통하여 실리콘 기판 상부의 모든 박막을 제거한다. 상기 스텔스 다이싱 패턴(127)은 예를 들어, 4 X 4 배열일 수 있다. 상기 스텔스 다이싱 패턴(127)은 그 중심에 스텔스 다이싱 정렬키(126)를 포함할 수 있다. 스텔스 다이싱 정렬키(126)는 노출 샷(exposure shot)의 중심에 배치될 수 있다.
상기 스텔스 다이싱 패턴(127)의 선폭은 d이고, 상기 스텔스 다이싱 정렬키(126)의 선폭은 a일 수 있다. 상기 스텔스 다이싱 패턴(127)의 선폭(d)은 상기 스텔스 다이싱 정렬키(126)의 선폭(a)보다 클 수 있다. 상기 스텔스 다이싱 정렬키는 상기 실리콘 기판의 백사이드 패턴을 형성하는 공정에서 기준이 되는 정렬키로 동작할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 스텔스 다이싱 정렬키를 나타내는 평면도이다.
도 3b는 본 발명의 일 실시예에 따른 백사이드 식각 패턴의 정렬키를 나타내는 평면도이다.
도 3c는 본 발명의 일 실시예에 따른 도 3a와 도 3b가 정렬하여 중첩된 정렬키를 나타내는 평면도이다.
도 3a 내지 도 3c를 참조하면, 실리콘 기판의 상부면에 스텔스 다이싱 정렬키(126) 형성된다. 스텔스 다이싱 패턴(127)은 스텔스 다이싱 정렬키(126)와 테이퍼 영역(126')을 통하여 연속적으로 연결된다. 스텔스 다이싱 정렬키(126)는 십자 형태이다. 스텔스 다이싱 패턴(127)은 격자 형태의 라인 패턴이다. 스텔스 다이싱 패턴(127)의 선폭(d)은 스텔스 다이싱 정렬키(126)의 선폭(a)보다 크다.
실리콘 기판의 하부면에 백사이드 식각 패턴의 백사이드 정렬키(138)가 형성된다. 상기 백사이드 정렬키(138)는 식각에 의하여 제거된 패턴일 수 있다. 상기 백사이드 정렬키(138)는 십자 형태의 라인 패턴이고, 십자 형태의 라인 연장 방향을 따라 배치된 보조 라인 패턴(138a)을 더 포함할 수 있다. 보조 라인 패턴(138a)은 정렬키를 쉽게 찾기 위한 표식일 수 있다.
상기 백사이드 식각 패턴의 포토리소그라피 공정에서 상기 스텔스 다이싱 정렬키를 기준으로 수직 정렬될 수 있다. 이 경우, 상기 실리콘 기판은 후면을 연마 공정을 통하여 연마한 후 사용될 수 있다.
도 4a 내지 도 4g는 본 발명의 일 실시예에 따른 MEMS 소자의 제조 방법을 나타내고 도 2의 A-A'선을 따라 자른 단면도들이다.
도 4a 내지 도 4h를 참조하면, MEMS 소자의 제조 방법은, 실리콘 기판(110) 상에 복수의 MEMS 소자들(101)을 형성하는 단계; 스텔스 다이싱 정렬키(126)를 포함하고 상기 스텔스 다이싱 정렬키(126)와 연속적으로 연결되고 상기 MEMS 소자들을 서로 분리하고 상기 실리콘 기판 상에 모든 박막을 제거하는 스텔스 다이싱 패턴(127)을 형성하는 단계; 상기 실리콘 기판(110)의 하부면에서 상기 스텔스 다이싱 정렬키(126)에 정렬된 백사이드 정렬키(138)와 MEMS 소자(101)와 정렬된 백사이드 식각 패턴(131)을 형성하는 단계; 및 상기 스텔스 다이싱 패턴(127)을 따라 레이저 빔을 조사하여 상기 실리콘 기판(110)을 다이싱하는 단계;를 포함한다.
상기 MEMS 소자(101)는 저항 센서, 적외선 센서, 온도 센서, 바이오 센서, 및 기체 감지 센서일 수 있다. 상기 MESM 소자(101)는 센서 이외에 반도체 구동회로를 더 포함할 수 있다. 상기 MEMS 소자(101)는 상기 실리콘 기판의 멤브레인(111)을 노출하는 상기 백사이드 식각 패턴(131)을 포함하는 한 다양하게 변형될 수 있다. 상기 백사이드 식각 패턴(131)은 단열 또는 외부 물체의 유입 통로로 사용될 수 있다.
상기 실리콘 기판(110)은 도핑된 기판 또는 도핑되지 않은 실리콘 기판일 수 있다.
도 4a를 참조하면, 실리콘 기판(110) 상에 복수의 MEMS 소자들을 형성한다. 우선, 실리콘 기판(110) 상에 멤브레인 형성될 수 있다. 상기 멤브레인(111)은 실리콘 질화막 또는 실리콘 산화막일 수 있다.
이어서, 상기 멤브레(111)인 상에 MEMS 소자들의 소자 패턴(113,114)이 형성될 수 있다. 상기 MEMS 소자들의 소자 패턴(113,114)은 히터와 온도 센서, 바이오센서를 포함할 수 있다. 상기 소자 패턴(113,114)의 재질은 백금(Pt), 금(Au)일 수 있다. MEMS 소자들의 소자 패턴(113,114)을 형성하는 공정에서, 증착 공정, 포토리소그리피 공정, 및 식각 공정을 사용할 수 있다. 이 경우, 소자 패턴(113,114)을 형성시 정렬키(미도시)도 동시에 형성될 수 있다. 스텔스 다이싱 패턴이 위치할 영역에는 MEMS 소자들의 패턴이 형성되지 않는다.
또는, MEMS 소자들의 소자 패턴(113,114)을 형성하는 공정에서, 포토리소그리피 공정, 증착 공정, 리프트 오프 공정을 사용할 수 있다.
도 4b를 참조하면, 실리콘 기판(110) 상에 복수의 MEMS 소자들을 형성한다. 상기 MEMS 소자들의 소자 패턴(113,114) 상에 보호막(115)이 형성되고 패터닝될 수 있다. 상기 보호막(115)은 실리콘 산화막 또는 실리콘 질화막일 수 있다. 상기 보호막의 패터닝시 정렬키(미도시)를 포함할 수 있다. 스텔스 다이싱 패턴이 위치할 영역에는 상기 보호막이 잔류할 수 있다. 상기 보호막은 실리콘 산화막 또는 실리콘 질화막일 수 있다.
도 4c를 참조하면, 상기 보호막(115)의 함몰부(115a)에 콘택 패드(116)가 형성될 수 있다. 상기 콘택 패드(116)는 상기 MEMS 소자들(101)의 전기적 연결을 제공할 수 있다. 상기 콘택 패드(116)는 금(Au)과 같은 도전체일 수 있다. 상기 콘택 패드(116) 상에 금속 배선(미도시)이 추가적으로 형성될 수 있다.
도 3a 및 도 4d를 참조하면, 스텔스 다이싱 정렬키(126)를 포함하고 상기 스텔스 다이싱 정렬키(127)와 연속적으로 연결되고 상기 MEMS 소자들(101)을 서로 분리하고 상기 실리콘 기판(110) 상에 모든 박막을 제거하는 스텔스 다이싱 패턴(127)을 형성한다.
상기 스텔스 다이싱 패턴(127)은 함몰된 구조의 패턴일 수 있다. 상기 스텔스 다이싱 패턴(127)은 상기 실리콘 기판 상에 모든 박막을 제거하여 상기 실리콘 기판(110)을 노출한다.
상기 스텔스 다이싱 정렬키(126)는 격자 형태의 상기 스텔스 다이싱 패턴(127)의 교점에 배치된다. 상기 스텔스 다이싱 정렬키(126)의 선폭은 상기 스텔스 다이싱 패턴(127)의 선폭보다 작다. 상기 스텔스 다이싱 정렬키(126)는 십자 형태이고. 상기 스텔스 다이싱 정렬키(126)와 상기 스텔스 다이싱 패턴(127)을 연속적으로 연결하는 테이퍼 영역(126')을 포함할 수 있다.
도 3b 및 도 4e를 참조하면, 상기 실리콘 기판(110)의 하부면은 연마 공정을 통하여 연마될 수 있다. 이에 따라, 상기 실리콘 기판(110)의 두께는 감소한다. 상기 실리콘 기판(110)의 두께는 수십 내지 수백 마이크로 미터일 수 있다. 바람직하게는, 상기 실리콘 기판(110)의 두께는 200 ~500 마이크로미터일 수 있다. 실리콘 기판(110)의 두께는 웨이퍼 크기에 따라 달라 질 수 있다.
이어서, 상기 실리콘 기판(110)의 하부면에서 상기 스텔스 다이싱 정렬키(126)에 정렬된 백사이드 정렬키(138)와 MEMS 소자(101)와 정렬된 백사이드 식각 패턴(131)을 형성한다. 상기 백사이드 식각 패턴(131)을 형성하기 위하여, 상기 실리콘 기판(110)의 하부면에 포토리소그라피 공정을 하여 백사이드 포토레지스트 패턴을 형성한다. 상기 백사이드 포토레지스트 패턴은 정렬키(138)를 포함하고, 상기 정렬키(138)는 상기 스텔스 다이싱 정렬키(126)에 수직 정렬될 수 있다. 상기 백사이드 포토레지스트 패턴을 식각 마스크로 상기 실리콘 기판(110)의 후면을 식각하여 상기 멤브레인(111)을 노출하는 백사이드 식각 패턴(131)을 형성한다.
도 4f를 참조하면, 우선, 상기 실리콘 기판의 하부면에 테이프(150)를 부착한다. 상기 스텔스 다이싱 패턴(127)을 따라 레이저 빔을 조사하여 상기 실리콘 기판(110)을 다이싱한다. 레이저 빔을 상기 스텔스 다이싱 패턴(127)을 따라 조사하여, 상기 실리콘 기판 내부에 스텔스 다이싱층(미도시)을 형성한다.
상기 실리콘 기판의 하부면에 테이프(150)를 부착하는 단계는, 스텔스 다이싱층(미도시)을 형성한 이후 수행되도록 변형될 수 있다.
이어서, 상기 데이프(150)를 확장하여 상기 스텔스 다이싱 패턴(127)을 따라 MEMS 소자들(101)을 분리한다.
도 5는 본 발명의 일 실시예 따른 스텔스 다이싱 패턴을 형성하기 위한 MEMS 소자용 스텔스 마스크를 나타내는 평면도이다.
도 5를 참조하면, MEMS 소자용 스텔스 마스크(10)는, 투명한 기판; 및 상기 투명한 기판 상에 스텔스 다이싱 정렬키(13)를 포함하는 스텔스 다이싱 패턴(14)을 포함한다. 상기 스텔스 다이싱 정렬키(13)는 격자 형태의 상기 스텔스 다이싱 패턴(14)의 교점에 배치된다. 상기 스텔스 다이싱 정렬키(13)는 십자 형태이고, 상기 스텔스 다이싱 정렬키의 선폭(a)은 상기 스텔스 다이싱 패턴의 선폭(d)보다 작다. MEMS 소자용 스텔스 마스크는 스테퍼를 사용하여 기판에 노출 샷(exposure shot)을 형성한다. 스텔스 다이싱 패턴(14)은 투광 패턴 또는 비투광 패턴일 수 있다. 비투광 패턴 패턴의 재질은 크롬일 수 있다. 투명한 기판은 쿼츠일 수 있다.
본 발명을 특정의 바람직한 실시예에 대하여 도시하고 설명하였으나, 본 발명은 이러한 실시예에 한정되지 않으며, 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 특허청구범위에서 청구하는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 실시할 수 있는 다양한 형태의 실시예들을 모두 포함한다.
126: 스텔스 다이싱 정렬키
127: 스텔스 다이싱 패턴

Claims (6)

  1. 실리콘 기판 상에 복수의 MEMS 소자들을 형성하는 단계;
    스텔스 다이싱 정렬키를 포함하고 상기 스텔스 다이싱 정렬키와 연속적으로 연결되고 상기 MEMS 소자들을 서로 분리하고 상기 실리콘 기판 상에 모든 박막을 제거하는 스텔스 다이싱 패턴을 형성하는 단계; 및
    상기 실리콘 기판의 하부면에서 상기 스텔스 다이싱 정렬키에 정렬된 백사이드 정렬키와 MEMS 소자와 정렬된 백사이드 식각 패턴을 형성하는 단계; 및
    상기 스텔스 다이싱 패턴을 따라 레이저 빔을 조사하여 상기 실리콘 기판을 다이싱하는 단계;를 포함하는 것을 특징으로 하는 MEMS 소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 스텔스 다이싱 정렬키는 격자 형태의 상기 스텔스 다이싱 패턴의 교점에 배치되고,
    상기 스텔스 다이싱 정렬키의 선폭은 상기 스텔스 다이싱 패턴의 선폭보다 작은 것을 특징으로 하는 MEMS 소자의 제조 방법.
  3. 제1 항에 있어서,
    상기 스텔스 다이싱 정렬키는 십자 형태이고.
    상기 스텔스 다이싱 정렬키와 상기 스텔스 다이싱 패턴을 연속적으로 연결하는 테이퍼 영역을 포함하는 것을 특징으로 하는 MEMS 소자의 제조 방법.
  4. 제2 항에 있어서,
    상기 스텔스 다이싱 정렬키는 격자 형태의 상기 스텔스 다이싱 패턴의 중심 위치에 배치되는 것을 특징으로 하는 MEMS 소자의 제조 방법.
  5. 삭제
  6. MEMS 소자용 스텔스 마스크에 있어서,
    투명한 기판; 및
    상기 투명한 기판 상에 스텔스 다이싱 정렬키를 포함하는 스텔스 다이싱 패턴을 포함하고,
    상기 스텔스 다이싱 정렬키는 격자 형태의 상기 스텔스 다이싱 패턴의 교점에 배치되고,
    상기 스텔스 다이싱 정렬키는 십자 형태이고,
    상기 스텔스 다이싱 정렬키의 선폭은 상기 스텔스 다이싱 패턴의 선폭보다 작고,
    상기 스텔스 다이싱 정렬키와 상기 스텔스 다이싱 패턴을 연속적으로 연결하는 테이퍼 영역을 포함하는 것을 특징으로 하는 MEMS 소자용 스텔스 마스크.


KR1020210065868A 2021-05-24 2021-05-24 Mems 소자의 제조 방법 KR102507592B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210065868A KR102507592B1 (ko) 2021-05-24 2021-05-24 Mems 소자의 제조 방법
PCT/KR2022/003599 WO2022250260A1 (ko) 2021-05-24 2022-03-15 Mems 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210065868A KR102507592B1 (ko) 2021-05-24 2021-05-24 Mems 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20220158297A KR20220158297A (ko) 2022-12-01
KR102507592B1 true KR102507592B1 (ko) 2023-03-09

Family

ID=84228294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210065868A KR102507592B1 (ko) 2021-05-24 2021-05-24 Mems 소자의 제조 방법

Country Status (2)

Country Link
KR (1) KR102507592B1 (ko)
WO (1) WO2022250260A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323576A (ja) * 1999-05-11 2000-11-24 Seiko Instruments Inc 半導体装置の製造方法
JP2017139091A (ja) * 2016-02-02 2017-08-10 大日本印刷株式会社 Ｓｏｉ基板、ｓｏｉ基板の加工方法、絞り装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100555650B1 (ko) * 2003-12-22 2006-03-03 삼성전자주식회사 압력, 온도 및 가속도를 동시에 측정할 수 있는 ｍｅｍｓ센서와 그 제조방법, 및 그것을 사용하는 타이어 압력모니터링 시스템
JP5076407B2 (ja) * 2006-09-05 2012-11-21 ミツミ電機株式会社 半導体装置及びその製造方法
US20200064294A1 (en) * 2018-08-22 2020-02-27 AerNos, Inc. Nano gas sensor system based on a hybrid nanostructure sensor array, electronics, algorithms, and normalized cloud data to detect, measure and optimize detection of gases to provide highly granular and actionable gas sensing information

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323576A (ja) * 1999-05-11 2000-11-24 Seiko Instruments Inc 半導体装置の製造方法
JP2017139091A (ja) * 2016-02-02 2017-08-10 大日本印刷株式会社 Ｓｏｉ基板、ｓｏｉ基板の加工方法、絞り装置及びその製造方法

Also Published As

Publication number Publication date
KR20220158297A (ko) 2022-12-01
WO2022250260A1 (ko) 2022-12-01

Similar Documents

Publication Publication Date Title
US6521513B1 (en) Silicon wafer configuration and method for forming same
US7335576B2 (en) Method for precision integrated circuit die singulation using differential etch rates
KR100855015B1 (ko) 패키징된 집적회로 및 그 제조 방법
JPH11109184A (ja) 光デバイス実装用基板及び光モジュール
WO2002091444A2 (en) Method for separating silica waveguides
US20090081566A1 (en) Wafer having scribe lanes suitable for sawing process, reticle used in manufacturing the same, and method of manufacturing the same
US6881649B2 (en) Method of making device chips collectively from common material substrate
US8030180B2 (en) Method of manufacturing a semiconductor device
KR102507592B1 (ko) Mems 소자의 제조 방법
US5406108A (en) Interconnection construction of semiconductor device
US6828217B2 (en) Dicing process for GAAS/INP and other semiconductor materials
KR20100010841A (ko) 칩 분리 영역을 갖는 반도체칩의 레이아웃 및 반도체칩
JP2007049066A (ja) 半導体ウェハ、並びに、半導体チップおよびその製造方法
EP1763075A1 (en) Method for precision integrated circuit DIE singulation using differential etch rates
CN112429699B (zh) 一种硅微悬臂梁谐振器的制备方法
US20170323855A1 (en) Laser scribe structures for a wafer
JP3500813B2 (ja) 半導体ウエハの切断方法
JPH065701A (ja) 半導体装置の製造方法
CN113745198A (zh) 晶圆结构及其制作方法
CN111268641A (zh) 晶圆键合方法以及微执行器的制作方法
US20020132490A1 (en) Microstructure having a membrane and a wedge beneath and methods for manufacture of same
KR100419054B1 (ko) 반도체메모리소자의제조방법
JPS58207652A (ja) 半導体装置の製造方法
JP5458619B2 (ja) デバイスの製造方法
CN115602625A (zh) 具有测试结构的晶片及切割晶片的方法

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)