JP2008041949A - 半導体装置及びその製造方法、並びに半導体装置の製造装置 - Google Patents
半導体装置及びその製造方法、並びに半導体装置の製造装置 Download PDFInfo
- Publication number
- JP2008041949A JP2008041949A JP2006214636A JP2006214636A JP2008041949A JP 2008041949 A JP2008041949 A JP 2008041949A JP 2006214636 A JP2006214636 A JP 2006214636A JP 2006214636 A JP2006214636 A JP 2006214636A JP 2008041949 A JP2008041949 A JP 2008041949A
- Authority
- JP
- Japan
- Prior art keywords
- tie bar
- package
- semiconductor device
- resin
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000011347 resin Substances 0.000 claims abstract description 82
- 229920005989 resin Polymers 0.000 claims abstract description 82
- 239000013067 intermediate product Substances 0.000 claims abstract description 7
- 238000007789 sealing Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 6
- 239000002699 waste material Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】半導体装置の製造装置は、パッケージ3と、複数のリード2b及び複数のリード2b間を連結するタイバー2aを備えるリードフレーム2と、樹脂バリ4と、を有する半導体装置の中間製品から、タイバー2aを切断除去して半導体装置を製造する装置であって、タイバー2aを切断するためのタイバーカットパンチ5を有し、タイバーカットパンチ5の切断部分の平面投影形状は、タイバー2aを横断し、かつパッケージ3側の端部が樹脂バリ4上にある2つの第2輪郭線5bと、2つの第2輪郭線5bのパッケージ側の端部を結ぶ第1輪郭線5aとを有し、第1輪郭線5aの一部はタイバー2a切断時にタイバー2a上に位置する。
【選択図】図4
Description
2 リードフレーム
2a タイバー
2b リード
2c 切断線
3 パッケージ
4 樹脂バリ
4a 切欠き部
5 タイバーカットパンチ
5a 第1輪郭線
5b 第2輪郭線
5c 凸部
5d 凹部
10 半導体装置の中間製品
11 半導体装置
12 リードフレーム
12a タイバー
12b リード
13 パッケージ
14 樹脂バリ
14a 切断線
15 タイバーカットパンチ
Claims (6)
- 半導体チップを樹脂封止したパッケージと、
前記パッケージから外方へ延在する複数のリードと、
前記リード間に前記パッケージの樹脂と連続して形成された樹脂バリと、を有し、
前記樹脂バリは、前記パッケージ及び前記リードに接していない開放端に、切欠き部を少なくとも2つ有することを特徴とする半導体装置。 - 前記樹脂バリは、2つの切欠き部を有し、
前記切欠き部の輪郭線は、前記リードにおけるタイバーの切断線と連続していることを特徴とする請求項1に記載の半導体装置。 - 複数のリード及び前記リード間を連結するタイバーを備えるリードフレーム上に半導体チップを搭載する搭載工程と、
前記半導体チップを樹脂封止してパッケージを作製する封止工程と、
タイバーカットパンチを用いて前記リードフレームの前記タイバーを切断除去する切断工程と、を含み、
前記タイバーカットパンチの前記パッケージに面する部分のうち、両側部分は、前記封止工程において形成された樹脂バリ上に掛かり、前記両側部分間の中間部分は、前記樹脂バリ上に掛からないようにすることを特徴とする半導体装置の製造方法。 - 前記切断工程後に、前記樹脂バリを除去する工程を含まないことを特徴とする請求項3に記載の半導体装置の製造方法。
- 半導体チップを樹脂封止したパッケージと、複数のリード及び前記複数のリード間を連結するタイバーを備えるリードフレームと、前記リード及び前記タイバーによって囲まれた領域に形成された樹脂バリと、を有する半導体装置の中間製品から、前記タイバーを切断除去して半導体装置を製造する装置であって、
前記タイバーを切断するためのタイバーカットパンチを有し、
前記タイバーカットパンチの切断部分の平面投影形状は、前記タイバーを横断し、かつ前記パッケージ側の端部が前記樹脂バリ上にある2つの第2輪郭線と、前記2つの第2輪郭線の前記パッケージ側の端部を結ぶ第1輪郭線と、を有し、
前記第1輪郭線の一部は、タイバー切断時に前記タイバー上に位置することを特徴とする半導体装置の製造装置。 - 前記平面投影形状は、前記第1輪郭線と前記第2輪郭線とが連続することによって形成された凸部及び前記凸部に挟まれることによって形成された凹部を有することを特徴とする請求項5に記載の半導体装置の製造装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214636A JP4800141B2 (ja) | 2006-08-07 | 2006-08-07 | 半導体装置の製造方法 |
US11/882,415 US8048718B2 (en) | 2006-08-07 | 2007-08-01 | Semiconductor device comprising an excess resin portion, manufacturing method thereof, and apparatus for manufacturing semiconductor device comprising a excess resin portion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214636A JP4800141B2 (ja) | 2006-08-07 | 2006-08-07 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008041949A true JP2008041949A (ja) | 2008-02-21 |
JP4800141B2 JP4800141B2 (ja) | 2011-10-26 |
Family
ID=39028337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006214636A Active JP4800141B2 (ja) | 2006-08-07 | 2006-08-07 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8048718B2 (ja) |
JP (1) | JP4800141B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5247626B2 (ja) * | 2008-08-22 | 2013-07-24 | 住友化学株式会社 | リードフレーム、樹脂パッケージ、半導体装置及び樹脂パッケージの製造方法 |
EP2677539B1 (en) * | 2011-02-15 | 2017-07-05 | Panasonic Intellectual Property Management Co., Ltd. | Process for manufacture of a semiconductor device |
US20140377915A1 (en) * | 2013-06-20 | 2014-12-25 | Infineon Technologies Ag | Pre-mold for a magnet semiconductor assembly group and method of producing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01296650A (ja) * | 1988-05-25 | 1989-11-30 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH02205060A (ja) * | 1989-02-02 | 1990-08-14 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
JPH04271151A (ja) * | 1991-02-27 | 1992-09-28 | Mitsubishi Electric Corp | 半導体装置用リードフレーム |
JP2001313360A (ja) * | 2000-04-28 | 2001-11-09 | Mitsubishi Electric Corp | 半導体icのタイバーカット治具およびタイバーカット方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0622266B2 (ja) | 1986-09-17 | 1994-03-23 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2603814B2 (ja) | 1995-04-10 | 1997-04-23 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
KR0148203B1 (ko) * | 1995-06-05 | 1998-08-01 | 이대원 | 리드 프레임의 내부 리드 설계 방법 |
KR100244966B1 (ko) * | 1997-12-30 | 2000-03-02 | 윤종용 | 공기 유입구가 형성된 절단 펀치를 포함하는 게이트 잔여물절단 장치 |
JP2938038B1 (ja) | 1998-06-11 | 1999-08-23 | 大分日本電気株式会社 | タイバー切断金型 |
-
2006
- 2006-08-07 JP JP2006214636A patent/JP4800141B2/ja active Active
-
2007
- 2007-08-01 US US11/882,415 patent/US8048718B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01296650A (ja) * | 1988-05-25 | 1989-11-30 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH02205060A (ja) * | 1989-02-02 | 1990-08-14 | Nec Kyushu Ltd | 半導体装置用リードフレーム |
JPH04271151A (ja) * | 1991-02-27 | 1992-09-28 | Mitsubishi Electric Corp | 半導体装置用リードフレーム |
JP2001313360A (ja) * | 2000-04-28 | 2001-11-09 | Mitsubishi Electric Corp | 半導体icのタイバーカット治具およびタイバーカット方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4800141B2 (ja) | 2011-10-26 |
US8048718B2 (en) | 2011-11-01 |
US20080029857A1 (en) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6143468B2 (ja) | リードフレーム | |
JP2002064114A (ja) | 半導体装置及びその製造方法 | |
JP4800141B2 (ja) | 半導体装置の製造方法 | |
JP2580740B2 (ja) | リードフレーム | |
JPS6370548A (ja) | 半導体装置用リ−ドフレ−ム | |
JP2007128998A (ja) | リードフレーム、半導体装置の製造方法および電子機器 | |
JP2008016716A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
JPH11317484A (ja) | リードフレーム及びそれを用いたパッケージ方法 | |
JP2012069563A (ja) | リードフレームとその製造方法及び製造装置 | |
JPH10154784A (ja) | リードフレームの製造方法 | |
JPS6084850A (ja) | リ−ドフレ−ム | |
JP2012182179A (ja) | Led素子用リードフレーム基板および発光素子 | |
JP2603814B2 (ja) | 半導体装置及びその製造方法 | |
JP2005150126A (ja) | リードフレームおよびそれを用いた樹脂封止半導体装置の製造方法 | |
JP6705654B2 (ja) | リードフレーム及びその製造方法 | |
JPH02202045A (ja) | リードフレームの製造方法 | |
JP4329263B2 (ja) | 半導体装置の製造方法 | |
JPH01133340A (ja) | リードフレームおよびその製造方法 | |
JPH08274236A (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
JP2013004771A (ja) | タイバー除去方法 | |
JPH05109962A (ja) | リードフレーム | |
JP2004152957A (ja) | パッケージ型半導体装置の製造方法及びその製造に使用するリードフレーム | |
JPH0722562A (ja) | 切断整形金型 | |
JP2008210989A (ja) | フレームの切断方法および半導体装置の製造方法 | |
JPH04324970A (ja) | 半導体装置のリードフレームの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090612 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110325 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110510 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110630 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110711 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110803 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4800141 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |