JP2008028126A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】基板の表面をトレンチ構造にしてエミッタ領域及びエミッタ電極を設け、デバイスサイズを小型化、高集積化することができる半導体装置及び該半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０は、Ｎ型不純物（例えばアンチモンＳｂ）が含有され、コレクタ領域ＲＣを形成している。シリコン基板１０の表面には、複数の凹部１０ａ、１０ａ、…を形成している。各凹部１０ａの底面及び側面には、エミッタ領域ＲＥを形成してあり、エミッタ領域ＲＥの下側及び各凹部１０ａを除くシリコン基板１０の表面には、ベース領域ＲＢを形成してある。エミッタ領域ＲＥにはＮ型不純物としてのリンが、ベース領域ＲＢにはＰ型不純物としてのボロンが含有されている。
【選択図】図１

Description

本発明は、半導体装置及び該半導体装置の製造方法に関し、より具体的には、表面に複数の凹部を形成した基板にトレンチ構造のトランジスタが形成された半導体装置及び該半導体装置の製造方法に関する。

バイポーラトランジスタ（以下、トランジスタ）は、平板状のシリコン基板の表面から適宜のＮ型不純物及びＰ型不純物を拡散させることによって、エミッタ領域、ベース領域及びコレクタ領域がシリコン基板に形成されている（特許文献１参照）。

図５は従来のＮＰＮ型トランジスタの構造例を示す断面図である。図中２０は、シリコン基板である。シリコン基板２０は、Ｎ型不純物が予め含有されており、コレクタ領域ＰＣを形成している。シリコン基板２０には、コレクタ領域ＰＣの上側にベース領域ＰＢ、エミッタ領域ＰＥがこの順に形成してある。エミッタ領域ＰＥにはＮ型不純物としてのリンが、ベース領域ＰＢにはＰ型不純物としてのボロンが含有されている。

シリコン基板２０の表面は、エミッタ領域ＰＥとのコンタクトホール、ベース領域ＰＢとのコンタクトホールの部分を除いてシリコン酸化膜２１が形成されている。コンタクトホールにオーバーラップする形でエミッタ領域ＰＥと接続するエミッタ電極２２Ｅ、及びベース領域ＰＢと接続するベース電極２２Ｂがそれぞれ形成され、エミッタ電極２２Ｅとベース電極２２Ｂとは、シリコン酸化膜２１により分離されている。また、シリコン基板２０の裏面には、コレクタ領域ＰＣと接続するコレクタ電極２２Ｃが形成されている。これにより、トランジスタを構成する。
特開平５−２７５６８１号公報

しかしながら、特許文献１の半導体装置の如く、従来の半導体装置にあっては、図５に示すように、ベース領域ＰＢ及びエミッタ領域ＰＥ夫々のコンタクトホール、コンタクトホールにオーバーラップして配置されるベース電極２２Ｂ及びエミッタ電極２２Ｅ、並びにベース電極２２Ｂとエミッタ電極２２Ｅとの間隔などをシリコン基板２０の表面（略二次元的）に設ける必要があり、デバイスサイズは必然的に大きくなる。

デバイスサイズを小さくするために、例えば、図５に示すエミッタ電極２２Ｅのオーバーラップ寸法Ａを小さくした場合（例えば、限りなく０に近づけた場合）、エミッタ領域ＰＥのＳｉ露出により、半導体装置の信頼性が低下する。また、エミッタ電極２２Ｅとベース電極２２Ｂとの離隔寸法Ｂを小さくした場合（例えば、限りなく０に近づけた場合）、ベース・エミッタ間が短絡する虞が増加する。さらに、ベース電極２２Ｂのオーバーラップ寸法Ｃを小さくした場合（例えば、限りなく０に近づけた場合）、ベース領域ＰＢのＳｉ露出により、半導体装置の信頼性が低下する。

上述の寸法Ａ、Ｂ、Ｃ（パラメータ）を極力小さくすることがデバイスの小型化、高集積化に有効であるものの、半導体装置の製造工程でのアラインメントのずれ、エッチング工程のばらつき等を考慮した場合、適正な余裕度を維持することが必要であり、工程能力を超えるパラメータの設定は、前述の如く素子の信頼性の低下、工程歩留の低下又はスループットの低下を招く。そこで、素子の信頼性の低下、工程歩留の低下又はスループットの低下を招くことなく、デバイスサイズを小型化、高集積化することができる半導体装置が望まれていた。

本発明は斯かる事情に鑑みてなされたものであり、基板の表面に形成された複数の凹部の底面の一部又は全部にエミッタ領域を形成し、前記凹部を除く基板の表面及び前記エミッタ領域の下側にベース領域を形成することにより、基板の表面をトレンチ構造にしてエミッタ領域を設け、デバイスサイズを小型化、高集積化することができる半導体装置及び該半導体装置の製造方法を提供することを目的とする。

また、本発明の目的は、ベース領域の下側に形成されたコレクタ領域を備えることにより、トランジスタが形成されたデバイスサイズを小型化、高集積化することができる半導体装置を提供することにある。

また、本発明の目的は、凹部の内側に設けられ、エミッタ領域に接続されたエミッタ電極を備えることにより、基板の表面をトレンチ構造にしてエミッタ電極を設け、デバイスサイズを小型化、高集積化することができる半導体装置を提供することにある。

また、本発明の目的は、凹部の側面にもエミッタ領域を形成することにより、エミッタ領域を拡大して、トランジスタ特性を向上させることができる半導体装置及び該半導体装置の製造方法を提供することにある。

また、本発明の目的は、凹部の開口部周りをオーバハング形状とすることにより、ベース電極とエミッタ電極とを分離した状態で形成して、製造工程（製造コスト）を削減することができる半導体装置及び半導体装置の製造方法の提供を目的とすることにある。

第１発明に係る半導体装置は、基板にトランジスタを備える半導体装置において、基板の表面に形成された複数の凹部と、該凹部の底面の一部又は全部に形成されたエミッタ領域と、前記凹部を除く基板の表面及び前記エミッタ領域の下側に形成されたベース領域とを備えることを特徴とする。

第２発明に係る半導体装置は、第１発明において、前記ベース領域の下側に形成されたコレクタ領域を備えることを特徴とする。

第３発明に係る半導体装置は、第１発明又は第２発明において、前記凹部の内側に設けられ、前記エミッタ領域に接続されたエミッタ電極を備えることを特徴とする。

第４発明に係る半導体装置は、第１発明乃至第３発明のいずれかにおいて、前記エミッタ領域を前記凹部の側面にさらに形成してあることを特徴とする。

第５発明に係る半導体装置は、第１発明乃至第４発明のいずれかにおいて、前記凹部の開口部周りはオーバハング形状をなすことを特徴とする。

第６発明に係る半導体装置の製造方法は、基板にトランジスタを備える半導体装置の製造方法において、基板の表面にベース領域を形成する工程と、ベース領域が形成された基板に複数の凹部を形成する工程と、前記凹部の底面及び側面にベース領域をさらに形成する工程と、ベース領域が形成された凹部の底面の一部又は全部にエミッタ領域を形成する工程とを含むことを特徴とする。

第７発明に係る半導体装置の製造方法は、第６発明において、前記エミッタ領域を形成する工程は、前記凹部の側面にもエミッタ領域を形成することを特徴とする。

第８発明に係る半導体装置の製造方法は、第６発明又は第７発明において、前記凹部を形成する工程は、等方性エッチングによって前記凹部の開口部周りをオーバハング形状に形成することを特徴とする。

第１発明及び第６発明にあっては、基板の表面にベース領域を形成し、ベース領域が形成された基板に複数の凹部を形成する。該凹部の底面及び側面にベース領域をさらに形成し、ベース領域が形成された凹部の底面の全部又は一部にエミッタ領域を形成する。これにより、基板の表面をトレンチ構造にし、トレンチ構造の凹部の底面及び側面にエミッタ領域を形成し、凹部を除く基板の表面にベース領域を形成する。

第２発明にあっては、ベース領域の下側に形成されたコレクタ領域を備える。

第３発明にあっては、エミッタ領域に接続するエミッタ電極を凹部の内側に形成する。また、凹部を除く基板の表面に形成されたベース領域に接続するベース電極を形成する。すなわち、前記凹部の内側底面にエミッタ電極を形成することにより、エミッタ電極と前記凹部を除く基板の表面に形成されたベース電極とを、基板の厚み方向に沿って分離する。これにより、基板の表面方向に沿ったエミッタ電極とベース電極との離隔寸法を設ける必要がなく、かつエミッタ電極をシリコン酸化膜上にオーバーラップさせる寸法も不要になる。

第４発明及び第７発明にあっては、凹部の側面にもエミッタ領域を形成する。エミッタ領域を前記凹部の底面及び側面に形成することにより、デバイスのサイズを大きくすることなくエミッタ領域（エミッタ領域とベース領域との境界面積、周辺長など）を拡大する。これにより、ベース領域に対して不純物濃度の高いエミッタ領域の実効的な表面積が大きくなり、キャリアである正孔及び電子の量を増大させることができ、例えば、コレクタ電流特性、コレクタ・エミッタ間飽和電圧特性などのトランジスタ特性を向上させる。

第５発明及び第８発明にあっては、例えば、等方性エッチングによって基板に設けられた各凹部の開口部周りをオーバハング形状にする。これにより、アルミニウムのような電極部材を基板表面にスパッタした場合であっても、エミッタ電極及びベース電極が基板の厚み方向に沿って分離された状態で形成される。したがって、従来必要であったベース電極とエミッタ電極とを分離するための製造工程（例えばエッチング工程）が不要となり、製造コストが削減される。

本発明にあっては、基板の表面に形成された複数の凹部の底面にエミッタ領域を形成し、前記凹部を除く基板の表面及び前記エミッタ領域の下側にベース領域を形成し、前記凹部の内側に設けられ、前記エミッタ領域に接続されたエミッタ電極と、前記ベース領域に接続されたベース電極とを備えることにより、基板の表面をトレンチ構造にしてエミッタ領域及びエミッタ電極を設け、デバイスサイズを小型化、高集積化することができる。

また、本発明にあっては、凹部の側面にもエミッタ領域を形成することにより、エミッタ領域を拡大して、トランジスタ特性を向上させることができる。

また、本発明にあっては、凹部の開口部周りをオーバハング形状とすることにより、ベース電極とエミッタ電極とを分離した状態で形成して、電極分離のための製造工程（製造コスト）を削減することができる。

以下、本発明をその実施の形態を示す図面に基づいて説明する。図１は本発明に係る半導体装置の構造を示す断面図である。図において、１０はシリコン基板である。ＮＰＮ型トランジスタの場合、シリコン基板１０は、Ｎ型不純物として、例えばアンチモンＳｂが予め含有されており、コレクタ領域ＲＣを形成している。なお、アンチモンに代えてヒ素Ａｓなどであってもよい。シリコン基板１０には、表面からの深さが、例えば、３μｍ程度の複数の凹部１０ａ、１０ａ、…を形成してある。各凹部１０ａの底面及び側面には、エミッタ領域ＲＥを形成してあり、エミッタ領域ＲＥの下側及び各凹部１０ａを除くシリコン基板１０の表面には、ベース領域ＲＢを形成してある。エミッタ領域ＲＥにはＮ型不純物としてのリンが、ベース領域ＲＢにはＰ型不純物としてのボロンが含有されている。

このエミッタ領域ＲＥ及びベース領域ＲＢを除くシリコン基板１０の領域がコレクタ領域ＲＣとなり、コレクタ領域ＲＣ及びコレクタ領域ＲＣの上側に形成されたベース領域ＲＢがシリコン基板１０を平面視した場合に、略全面に形成してあるとともに、エミッタ領域ＲＥは、各凹部１０ａの底面及び側面に孤立した状態で形成してある。

シリコン基板１０に設けた各凹部１０ａの底面及び側面にエミッタ領域ＲＥが形成され、ベース領域ＲＢの一部がエミッタ領域ＲＥ及びコレクタ領域ＲＣの間に３次元的に挟持された構造となることから、従来の平面構造（２次元的）のトランジスタと比較して、ベース領域ＲＢに対して不純物濃度が高いエミッタ領域ＲＥの実効的な表面積（例えば、境界面積、周辺長など）が大きくなり、キャリアである正孔及び電子の量を増大させることができ、トランジスタ性能（例えば、コレクタ電流特性、コレクタ・エミッタ間飽和電圧特性など）の向上を実現できる。

例えば、各凹部１０ａの径を３０μｍ程度とし、各凹部１０ａの深さを３μｍ程度としてエミッタ領域ＲＥを形成した場合、各凹部１０ａの底面のみならず側面もエミッタ領域ＲＥとなるため、約４０％程度エミッタ領域を拡大することができる。

シリコン基板１０に複数の凹部１０ａ、１０ａ、…を形成することによって、ベース領域ＲＢ及びエミッタ領域ＲＥの上面位置に高低差が生じる。したがって、シリコン基板１０の全面に電極としての導電体を設ける場合、シリコン基板１０の厚み方向に沿った高低差の存在により、ベース領域ＲＢに接続された電極（ベース電極）１２Ｂとエミッタ領域ＲＥに接続された電極（エミッタ電極）１２Ｅとの分離が行なわれる。なお、本例では、コレクタ領域ＲＣと接続する電極（コレクタ電極）１２Ｃをシリコン基板１０の裏面側に設けている。

各凹部１０ａの側面には、シリコン酸化膜１１を形成してあり、等方性エッチングによって各凹部１０ａの側面のサイドエッチングを促し、各凹部１０ａ側面上部のシリコン酸化膜１１にオーバハングを持たせ、各凹部１０ａの開口部周りをオーバハング形状にしてある。これにより、アルミニウムのような電極部材をシリコン基板１０表面にスパッタした場合であっても、エミッタ電極１２Ｅ及びベース電極１２Ｂがシリコン基板１０の厚み方向に沿って分離された状態で形成される。したがって、電極部材を分離するための製造工程（例えばエッチング工程）が不要となり、製造コストが削減される。なお、図１に示す凹部１０ａ側面の開口部周りのオーバハング形状は、一例を模式的に表したものであり、これに限定されるものではない。

図２は本発明のトレンチ構造の一例を示す断面図である。シリコン基板１０の表面に形成された各凹部１０ａの側面が、等方性エッチングによりサイドエッチされ、その結果、サイドエッチングされたエミッタ領域ＲＥの表面に形成されたシリコン酸化膜１１に対して、凹部１０ａの開口部周りのシリコン酸化膜１１がオーバハング形状に形成されており、凹部１０ａの側面同士の離隔寸法は、側面中央部よりも側面上部（すなわち、凹部１０ａの開口部周り）で小さくなるように形成してあり、凹部１０ａの開口部周りは、オーバハング部１０ｂを有している。なお、凹部１０ａの側面の形状は、一例であって、これに限定されるものではなく、エッチング処理のパラメータを適宜設定することにより、所要の形状とすることが可能である。

シリコン基板１０の表面に複数の凹部１０ａ、１０ａ、…を形成して、シリコン基板１０の表面をトレンチ構造とし、エミッタ領域ＲＥを各凹部１０ａの底面及び側面に形成するとともに、各凹部１０ａの内側にエミッタ領域ＲＥと接続されたエミッタ電極１２Ｅを形成することにより、エミッタ電極１２Ｅとベース電極１２Ｂとは、シリコン基板１０の厚み方向に沿って分離されるため、従来のバイポーラトランジスタの場合の如く、シリコン基板２０の表面方向に沿ったエミッタ電極２２Ｅとベース電極２２Ｂとの離隔寸法Ｂを設ける必要がなく、かつエミッタ電極２２Ｅをシリコン酸化膜２１上にオーバーラップさせるための寸法Ａも不要になる。これにより、同じサイズのデバイスであれば、トランジスタの集積度を上げることができる結果、コレクタ電流特性、コレクタ・エミッタ間飽和電圧特性などのトランジスタ特性の向上を図ることができる。また、同じ集積度による同じトランジスタ性能を得ようとする場合は、デバイスのサイズを小型化することができる。

次に、本発明に係る半導体装置の製造方法について説明する。図３及び図４は本発明に係る半導体装置の製造方法を示す説明図である。なお、バイポーラトランジスタとしては、ＮＰＮ型トランジスタ及びＰＮＰ型トランジスタがあるが、いずれのトランジスタであってもよく、また、シリコン基板１０上のトランジスタの個数についても限定されるものではない。

ＮＰＮ型トランジスタの場合、まず、Ｎ型不純物（例えばアンチモンＳｂ）が予め含有されたシリコン基板１０を適宜の温度で熱酸化させることによって、シリコン基板１０上にシリコン酸化膜１１を形成する（図３（ａ））。次に、第１ベース領域ＲＢ１とすべき位置のシリコン酸化膜１１をエッチングによって除去し、除去したシリコン基板１０をＰ型不純物（例えばボロン）が含有された拡散雰囲気中に放置して、エッチングされた領域のシリコン基板１０の表面からＰ型不純物を基板内部へ拡散させ、第１ベース領域ＲＢ１をシリコン基板１０の表面に形成する（図３（ｂ））。また、拡散処理を行う場合、第１ベース領域ＲＢ１の表面には、シリコン酸化膜１１が再形成される。なお、正確には、シリコン基板１０の表面上の位置によって、シリコン酸化膜１１の厚みが若干異なるが、本発明の主旨ではないことからシリコン酸化膜１１の厚みは等しいものとして説明する。

次に、第１ベース領域ＲＢ１の表面に形成されたシリコン酸化膜１１をホトレジストにより除去する（図３（ｃ））。そして、トレンチ構造のトランジスタを構成すべく、シリコン基板１０の表面に複数の凹部１０ａ、１０ａ、…を形成する（図３（ｄ））。具体的には、シリコン酸化膜１１をエッチングマスクとして、Ｃｌ₂ の塩素系又はＳＦ₆ のフッ素系ガスを用いたドライエッチングプロセスにより、シリコン基板１０をエッチングすることによって、シリコン基板１０の表面に複数の凹部１０ａ、１０ａ、…を形成する。また、等方性エッチングを用いて、各凹部１０ａの側面のサイドエッチングを促すことにより、各凹部１０ａ側面上部のシリコン酸化膜１１にオーバハングを持たせる。これにより、各凹部１０ａの開口部周りをオーバハング形状にする。

次に、各凹部１０ａが形成されたシリコン基板１０をＰ型不純物が含有された拡散雰囲気中に再度放置して、エッチングされた領域のシリコン基板１０の表面からＰ型不純物を基板内部へ拡散させ、第２ベース領域ＲＢ２を各凹部１０ａの底面及び側面に形成する（図３（ｅ））。また、拡散処理を行う場合、第２ベース領域ＲＢ２の表面には、シリコン酸化膜１１が再形成される。

次に、酸化膜（ＳｉＯ₂ ）ライトエッチングにより、エミッタ領域ＲＥとすべき各凹部１０ａの底面、及びオーバハング形状の部分を除く各凹部１０ａの側面に形成されたシリコン酸化膜１１を除去する（図４（ｆ））。なお、ライトエッチングを行う場合には、薬液によるウエットエッチングと、プラズマによるドライエッチングとを組み合わせることもできる。

次に、シリコン基板１０をＮ型不純物が含有された拡散雰囲気中に放置して、エッチングされた領域のシリコン基板１０の表面からＮ型不純物を基板内部へ拡散させ、エミッタ領域ＲＥを各凹部１０ａの底面及び側面に形成する（図４（ｇ））。また、拡散処理を行う場合、エミッタ領域ＲＥの表面には、シリコン酸化膜１１が再形成される。なお、Ｐ型不純物の拡散（図３（ｅ））の後に、Ｎ型不純物を拡散させることから、各凹部１０ａには、その表面からＮ型不純物及びＰ型不純物がこの順序で形成される。シリコン基板１０には、予めＮ型不純物が含有されているので、Ｎ型不純物、Ｐ型不純物及びＮ型不純物が積層されたＮＰＮトランジスタが形成されることになる。

次に、エミッタ領域ＲＥ及び第１ベース領域ＲＢ１に電極を接続すべく、シリコン酸化膜１１のうちのエミッタ領域ＲＥの表面の一部及び第１ベース領域ＲＢ１の表面の一部の上層に被覆されたシリコン酸化膜１１を除去する（図４（ｈ））。これにより、エミッタ領域ＲＥ及びベース領域ＲＢのコンタクトホールを形成する。ここで、エミッタ領域ＲＥのコンタクトホール形成のためのシリコン酸化膜１１の除去は、例えば、異方性エッチングにより行われる。

次に、電極材としてのアルミニウムをスパッタし、ベース電極１２Ｂ、エミッタ電極１２Ｅを形成し、その後、シリコン基板１０の裏面に、例えば、金Ａｕを蒸着してコレクタ電極１２Ｃを形成する（図４（ｉ））。シリコン基板１０に複数の凹部１０ａ、１０ａ、…が形成されていることから、アルミニウムをスパッタすることによって、第１ベース領域ＲＢ１の上方にはベース電極１２Ｂが、各凹部１０ａの底面のエミッタ領域ＲＥの上方にはエミッタ電極１２Ｅが、それぞれが他の電極と分離された状態で形成される。なお、ベース電極１２Ｂ及びエミッタ電極１２Ｅの分離幅を大きくすべく、スパッタしたアルミニウムをエッチングしてもよいが、各凹部１０ａの開口部周りをオーバハング形状とすることにより、このエッチング工程を省略して製造工程（製造コスト）を削減することができる。なお、図４に示す凹部１０ａの開口部周りのオーバハング形状は、一例を模式的に表したものであり、これに限定されるものではない。

以上説明したように、本発明にあっては、シリコン基板１０の表面をトレンチ構造にしてエミッタ領域ＲＥ及びエミッタ電極１２Ｅを設け、デバイスサイズを小型化、高集積化することができる。また、エミッタ領域ＲＥの面積及び周辺長を大きくして（エミッタ領域ＲＥを拡大して）、トランジスタ特性を向上させることができる。さらに、ベース電極１２Ｂとエミッタ電極１２Ｅとを分離するためのエッチング処理を不要にして、製造工程（製造コスト）を削減することができる。

上述の実施の形態では、Ｎ型不純物がシリコン基板に予め含有され、このシリコン基板にＰ型不純物及びＮ型不純物をこの順序で拡散することによってＮＰＮ型トランジスタを形成する形態について説明したが、不純物の極性を逆にして、Ｐ型不純物がシリコン基板に予め含有され、このシリコン基板にＮ型不純物及びＰ型不純物をこの順序で拡散してＰＮＰ型トランジスタとしてもよい。

上述の実施の形態では、電極材としてアルミニウムを用いる場合について説明したが、電極材は、これに限定されるものではない。例えば、アルミニウムにＳｉ、Ｃｕ、Ｇｅ、Ｔｉなどを少量程度添加した合金を用いることもでき、また、アルミニウムに代えてＣｕを用いることもできる。

上述の実施の形態では、凹部１０ａの深さを約３μｍとしたが、凹部１０ａの深さ寸法は、これに限定されるものではなく、デバイスの大きさ、集積度等に応じて適宜設定することが可能である。また、凹部１０ａ側面のオーバハング形状も凹部１０ａの寸法に合わせて適宜変更することができる。

本発明に係る半導体装置の構造を示す断面図である。 本発明のトレンチ構造の一例を示す断面図である。 本発明に係る半導体装置の製造方法を示す説明図である。 本発明に係る半導体装置の製造方法を示す説明図である。 従来のＮＰＮ型トランジスタの構造例を示す断面図である。

符号の説明

１０ シリコン基板
１０ａ 凹部
１０ｂ オーバハング部
１１ シリコン酸化膜
１２Ｅ エミッタ電極
１２Ｂ ベース電極
１２Ｃ コレクタ電極
ＲＥ エミッタ領域
ＲＢ ベース領域
ＲＢ１ 第１ベース領域
ＲＢ２ 第２ベース領域
ＲＣ コレクタ領域

Claims (8)

1. 基板にトランジスタを備える半導体装置において、
   基板の表面に形成された複数の凹部と、
   該凹部の底面の一部又は全部に形成されたエミッタ領域と、
   前記凹部を除く基板の表面及び前記エミッタ領域の下側に形成されたベース領域と
   を備えることを特徴とする半導体装置。
2. 前記ベース領域の下側に形成されたコレクタ領域を備えることを特徴とする請求項１に記載の半導体装置。
3. 前記凹部の内側に設けられ、前記エミッタ領域に接続されたエミッタ電極を備えることを特徴とする請求項１又は請求項２に記載の半導体装置。
4. 前記エミッタ領域を前記凹部の側面にさらに形成してあることを特徴とする請求項１乃至請求項３のいずれかに記載の半導体装置。
5. 前記凹部の開口部周りはオーバハング形状をなすことを特徴とする請求項１乃至請求項４のいずれかに記載の半導体装置。
6. 基板にトランジスタを備える半導体装置の製造方法において、
   基板の表面にベース領域を形成する工程と、
   ベース領域が形成された基板に複数の凹部を形成する工程と、
   前記凹部の底面及び側面にベース領域をさらに形成する工程と、
   ベース領域が形成された凹部の底面の一部又は全部にエミッタ領域を形成する工程と
   を含むことを特徴とする半導体装置の製造方法。
7. 前記エミッタ領域を形成する工程は、前記凹部の側面にもエミッタ領域を形成することを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記凹部を形成する工程は、等方性エッチングによって前記凹部の開口部周りをオーバハング形状に形成することを特徴とする請求項６又は請求項７に記載の半導体装置の製造方法。

Images