JP2008026988A - 画像入出力装置及び画像入出力方法 - Google Patents

画像入出力装置及び画像入出力方法 Download PDF

Info

Publication number
JP2008026988A
JP2008026988A JP2006196017A JP2006196017A JP2008026988A JP 2008026988 A JP2008026988 A JP 2008026988A JP 2006196017 A JP2006196017 A JP 2006196017A JP 2006196017 A JP2006196017 A JP 2006196017A JP 2008026988 A JP2008026988 A JP 2008026988A
Authority
JP
Japan
Prior art keywords
memory
image input
area
output method
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006196017A
Other languages
English (en)
Other versions
JP5020558B2 (ja
Inventor
Akira Takiguchi
昭 滝口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2006196017A priority Critical patent/JP5020558B2/ja
Publication of JP2008026988A publication Critical patent/JP2008026988A/ja
Application granted granted Critical
Publication of JP5020558B2 publication Critical patent/JP5020558B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

【課題】電源投入時でOSが起動する前のコントローラ内部診断(自己診断)字に、もれなくDRAM−I/Fの結線チェックが出来る画像入出力装置及び画像入出力方法を提供する。
【解決手段】機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインすることにより、電源投入時でOSが起動する前のコントローラ内部診断(自己診断)時に、もれなくDRAM−I/Fの結線チェックが出来る画像入出力装置及び画像入出力方法の提供を実現することができる。
【選択図】図1

Description

本発明は、画像入出力装置及び画像入出力方法に関する。
図11は、画像読取装置(もしくは画像形成装置)が装備するコントローラを示すブロック図の従来例である。
ハードウェアは、CPU1、ASIC2、DRAM3、DRAM-DIMM4、ROM5が、ASIC2を中心として接続され、電源投入時等に、コントローラの内部診断(自己診断)を各デバイス、I/Fごとに実施するのが一般的である。また、この自己診断、DRAMに対しても実施され、CPUのキャッシュ、TLB等のチェックと区別するため、TLBマッピングなしキャッシュ不可の領域でアクセスし、メモリチェックを実施するのが通例である。
画像読取装置や画像形成装置等の画像入出力装置を含む情報処理装置においては電源投入時にコントローラのメモリチェックを行っている。
すなわち、メモリチェックを行う間隔を時間で設定し、設定された時間に達したか否かを判定し、設定された時間に達した後の最初の電源投入時にメモリチェックを行うものである(例えば、特許文献1参照)。
特開平6−119256号公報
ところで、最近のメモリ容量の増大にともない、KSEG1領域(仮想アドレス0xA000 0000から始まる512Mバイトのセグメントの非キャッシュ領域)での診断ができない領域が発生している。
また、図12に示すように最近のメモリ容量の増加に伴い、TLBマッピングなし・キャッシュ不可領域(KSEG1)、TLBマッピングなし・キャッシュ可領域(KSEG0)のメモリ空間では、すべてのメモリにアクセスできない状況が発生しており、十分な電源投入時のメモリチェック・結線チェックができない状況になってきている。なお、図12は、図11に示したコントローラのメモリマップを示す図である。
そこで、本発明の目的は、電源投入時でOSが起動する前のコントローラ内部診断(自己診断)字に、もれなくDRAM−I/Fの結線チェックが出来る画像入出力装置及び画像入出力方法を提供することにある。
上記課題を解決するために、請求項1記載の発明は、CPUによりTLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有する制御ボードを備えた画像入出力装置において、前記CPUは、機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインするようにしたことを特徴とする。
請求項1記載の発明によれば、機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインすることにより、KSEG0(仮想アドレス0x8000 0000から始まる512Mバイトのセグメントのキャッシュ可能領域)またはKSEG1領域から、すべてのDRAMデバイスにアクセスさせることができる。
請求項2記載の発明は、請求項1記載の画像入出力装置において、前記CPUは、搭載メモリ容量にあわせて、各CS領域に最適なメモリ空間をアサインするようにしたことを特徴とする。
請求項2記載の発明によれば、搭載メモリ容量にあわせて、各CS領域に最適なメモリ空間をアサインすることにより、製品機能、市場拡張機能に合わせたDRAM容量に対して、最適に結線チェックを行うことができる。
請求項3記載の発明は、請求項2記載の画像入出力装置において、前記CPUは、使用アドレス信号本数に合わせて、各CS領域に最適なメモリ空間をアサインするようにしたことを特徴とする。
請求項3記載の発明によれば、使用アドレス信号本数に合わせて、各CS領域に最適なメモリ空間をアサインすることにより、最適な結線チェックを行うことができる。
請求項4記載の発明は、請求項3記載の画像入出力装置において、前記CPUは、RAM-DIMMで接続されるCS領域を優先してメモリ空間をアサインし、結線チェックするようにしたことを特徴とする。
請求項4記載の発明によれば、RAM-DIMMで接続されるCS領域を優先してメモリ空間をアサイン、結線チェックすることにより、RAM-DIMM部の結線状況を漏れなく検出することができる。
請求項5記載の発明は、請求項4記載の画像入出力装置において、前記CPUは、少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を少なくとも2組並列接続し、少なくとも2つのCS信号でイネーブル制御するRAM-DIMM装着時は、いずれかのCS領域のチェックを省略するようにしたことを特徴とする。
請求項5記載の発明によれば、RAM-DIMM装着時は、いずれかのCS領域のチェックを省略することにより、効率良くメモリのチェックを実施することができる。
請求項6記載の発明は、請求項4記載の画像入出力装置において、前記CPUは、少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を少なくとも2組並列接続し、少なくとも2つのCS信号でイネーブル制御するRAM-DIMM装着時は、いずれかのCS領域のチェックを微小領域のみのチェックとするようにしたことを特徴とする。
請求項6記載の発明によれば、RAM-DIMM装着時は、いずれかのCS領域のチェックを微小領域のみのチェックとすることにより、いずれかのCS領域のチェックを省略する場合に比べて精度よく結線チェックすることができる。
請求項7記載の発明は、TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有するCPUと、メモリデータバス幅と異なるバス幅のメモリDIMMとを備えた画像入出力装置において、前記CPUは、メモリ結線チェックを最大バス幅に合わせてチェックするようにしたことを特徴とする。
請求項7記載の発明によれば、メモリ結線チェックを最大バス幅に合わせてチェックすることにより、漏れなくDRAMの結線チェックを実施することができる。
請求項8記載の発明は、TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有するCPUと、メモリデータバス幅と異なるバス幅のメモリDIMMとを備えた画像入出力装置において、前記CPUは、メモリ結線チェックをアクセスデバイスの切り替わるエリアに合わせてチェックするようにしたことを特徴とする。
請求項8記載の発明によれば、メモリ結線チェックをアクセスデバイスの切り替わるエリアに合わせてチェックすることにより、漏れなくDRAMの結線チェックを実施することができる。
請求項9記載の発明は、TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有する制御ボードの画像入出力方法において、機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインすることを特徴とする。
請求項9記載の発明によれば、機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインすることにより、KSEG0またはKSEG1領域から、すべてのDRAMデバイスにアクセスさせることができる。
請求項10記載の発明は、請求項9記載の画像入出力方法において、搭載メモリ容量にあわせて、各CS領域に最適なメモリ空間をアサインすることを特徴とする。
請求項10記載の発明によれば、搭載メモリ容量にあわせて、各CS領域に最適なメモリ空間をアサインすることにより、製品機能、市場拡張機能に合わせたDRAM容量に対して、最適に結線チェックを行うことができる。
請求項11記載の発明は、請求項10記載の画像入出力方法において、使用アドレス信号本数に合わせて、各CS領域に最適なメモリ空間をアサインすることを特徴とする。
請求項11記載の発明によれば、使用アドレス信号本数に合わせて、各CS領域に最適なメモリ空間をアサインすることにより、最適な結線チェックを行うことができる。
請求項12記載の発明は、請求項11記載の画像入出力方法において、RAM-DIMMで接続されるCS領域を優先してメモリ空間をアサインし、結線チェックすることを特徴とする。
請求項12記載の発明によれば、RAM-DIMMで接続されるCS領域を優先してメモリ空間をアサイン、結線チェックすることにより、RAM-DIMM部の結線状況を漏れなく検出することができる。
請求項13記載の発明は、請求項12記載の発明において、少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を少なくとも2組並列接続し、少なくとも2つのCS信号でイネーブル制御するメモリのRAM-DIMM装着時は、いずれかのCS領域のチェックを省略することを特徴とする。
請求項13記載の発明によれば、RAM-DIMM装着時は、いずれかのCS領域のチェックを省略することにより、請求項4を効率良く実施することができる。
請求項14記載の発明は、請求項13記載の発明において、少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を少なくとも2組並列接続し、少なくとも2つのCS信号でイネーブル制御するメモリのRAM-DIMM装着時は、いずれかのCS領域のチェックを微小領域のみのチェックとすることを特徴とする。
請求項14記載の発明によれば、RAM-DIMM装着時は、どちらかのCS領域のチェックを微小領域のみのチェックとすることにより、いずれかのCS領域のチェックを省略する場合に比べて精度よく結線チェックすることができる。
請求項15記載の発明は、TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有するCPUと、メモリデータバス幅と異なるバス幅のメモリDIMMとを有する制御ボードの画像入出力方法において、メモリ結線チェックを最大バス幅に合わせてチェックすることを特徴とする。
請求項15記載の発明によれば、メモリ結線チェックを最大バス幅に合わせてチェックすることにより、漏れなくDRAMの結線チェックを実施することができる。
請求項16記載の発明は、TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有するCPUと、メモリデータバス幅と異なるバス幅のメモリDIMMとを有する制御ボードの画像入出力方法において、メモリ結線チェックをアクセスデバイスの切り替わるエリアに合わせてチェックすることを特徴とする。
請求項16記載の発明によれば、メモリ結線チェックをアクセスデバイスの切り替わるエリアに合わせてチェックすることにより、漏れなくDRAMの結線チェックを実施することができる。
本発明によれば、機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインすることにより、電源投入時でOSが起動する前のコントローラ内部診断(自己診断)時に、もれなくDRAM−I/Fの結線チェックが出来る画像入出力装置及び画像入出力方法の提供を実現することができる。
〔第1実施形態〕
本発明に係る画像入出力装置の一実施の形態について述べる。
図1は、本発明に係る画像入出力方法の一実施の形態を示す概念図である。図2は、図1に示したメモリマップにおける連続アクセスを示す図である。
本実施形態は、KSEG0またはKSEG1領域から、すべてのDRAMデバイスにアクセスさせることができるようにすることを目的とする。
本実施形態の説明の前に、DRAMのメモリマップに関して簡単に説明する。
図2に示すように、通常、RAM(ランダムアクセスメモリ)のメモリ空間、各CS(チップセレクトCS0〜CS3)ごとに最大接続容量がASIC2仕様(CS0:最大256MB, CS1:最大256MG,CS2:最大256MB,CS3:最大256MB)として決まっているが、実際に接続するメモリ容量は、その製品仕様、コスト等から個々に最適化される。この最適化されたメモリ容量に対して、ソフトウェア上では連続アクセスするため、通常、ASIC2のレジスタ設定により未使用部分を切り捨て、CS0(64MG)からCS3(256MB)まで連続でアクセス可能なマッピングに切り替える構成となっている。すなわち、CPUは、使用部分の全てのCS領域のメモリ空間をアサインする構成となっている。
図の上側にはASIC2、DRAM3(CS0領域)、DRAM4(CS1領域)、及び2つのソケットがバスラインで接続されている。各ソケットにはDRAM-DIMM5,6が差し込むことができるようになっている。
本実施形態では、図1に示すように、このASIC2の機能を利用して、各CS(CS0〜CS3領域)空間のメモリマップ領域を小さくし、KSEG1領域でアクセス可能なメモリ空間にアサインしている。
すなわち、TLBマッピング有り領域、TLBマッピングなしキャッシュ不可領域、TLBマッピングなしキャッシュ可領域、及びTLBマッピング有り領域からなるメモリマップを、ROM領域、I/O領域、及びRAM領域(CS0領域〜CS3領域:各最大256MB)からなるメモリマップに縮小し、その縮小されたメモリマップのうちのCS0〜CS3領域のみ例えば、64MBずつアサインしている。
本実施形態によれば、機能限定されたメモリマップ領域内に、すべてのCS領域(CS0領域〜CS3領域)のメモリ空間をアサインすることにより、KSEG0またはKSEG1領域から、すべてのDRAMデバイスにアクセスさせることができる。
〔第2実施形態〕
すべてのDRAMを、ある一定領域に入れ込んだだけでは、最適なDRAMの結線チェックができない。
これは、TLBレス、ノンキャッシュでアクセスすることのできる、限られた領域でDRAM空間を全てアサインできたいため、実質上一部しかチェックできないことを意味する。ただ、DRAM容量は、システム構成により異なるため、システムに合わせることで最適なチェックを行うことができる。
そこで、本実施形態は、すべて同じような診断方法ではなく、機種機能、市場拡張機能に合わせたDRAM容量に対して、最適に結線チェックを行うことを目的とする。
図3は、本発明に係る画像入出力方法の第2の実施の形態を示す概念図である。
図の上側に示すようにASIC2、DRAM3(CS0領域)、DRAM4(CS1領域)、及び2つのソケットがバスラインで接続されている(以下、CPU1は省略されている)。各ソケットには斜線で示すDRAM-DIMM5(CS2領域),DRAM-DIMM6(CS3領域)を差し込むことができるようになっている。
DRAMの構成は、製品仕様、拡張機能仕様等により差異があるのが一般的である。この差異に合わせて各CS空間のメモリ割り振りを決める。例えば、斜線で示すDRAM-DIMM5、6がソケットにそれぞれ差し込まれている場合(図のメモリマップの右側)は、各領域CS0〜CS3のチェックを実施するため、CS0〜CS3領域をそれぞれ64MBとする。
すなわち、図の下側に示したROM領域、I/O領域、及びRAM領域(CS0〜C3領域)からなるメモリマップのうちのCS0〜CS3領域について64MBずつチェックを実施する。
これに対して、DRAM-DIMM5、6がソケットに差し込まれていない場合(図のメモリマップの左側)は、CS0、CS1領域を256MBに割り振り、漏れなくチェックできるメモリ空間をアサインする。
つまり、ROM領域、I/O領域、及びRAM領域(CS0〜C3領域)からなるメモリマップのうちのCS0,CS1領域について256MBずつチェックを実施する。
本実施形態によれば、搭載メモリ容量にあわせて、各CS領域に最適なメモリ空間をアサインすることにより、製品機能、市場拡張機能に合わせたDRAM容量に対して、最適に結線チェックを行うことができる。
〔第3実施形態〕
データ線の結線チェックは、アドレスに関係なく実施できるが、アドレス線のチェックに関しては、ある程度、アクセスするアドレスに関連する。
そこで、本実施形態では、アクセスするメモリ空間・領域、デバイスを加味して、最適な結線チェックを行うことを目的とする。
図4は、本発明に係る画像入出力方法の第3の実施の形態を示す概念図である。
図の上側に示すようにASIC2、128MB以上もしくは256MB以上のDRAMデバイス(CS0領域)、DRAM(CS1領域)、及び2つのソケットがバスラインで接続されている。各ソケットにはDRAM-DIMM5(CS2領域),DRAM-DIMM6(CS3領域)を差し込むことができるようになっている。
デバイス容量が128MBのときは使用アドレス線はA0〜A11となり、デバイス容量が256MBのときは使用アドレス線はA0〜A12となり、デバイス容量が512MBのときは使用アドレス線はA0〜A12となる。
すなわち、デバイスにより使用するアドレス本数に差異があり、128Mbit品以下はA0-A11まで使用し、256Mbit品以上はA0-A12まで使用する。
そこで、CS0領域が128Mbit×4個の構成のシステム(図のメモリマップの左側)では、CS0領域:32MBにアサインする。
すなわち、図の下側に示したROM領域、I/O領域、及びRAM領域(CS0〜C3領域)からなるメモリマップのうちのCS0(32MB),CS1(***MB),CS2(***MB),及びCS3(***MB)についてチェックする。
これに対して、CS0領域が256Mbit×2個の構成のシステムでは、CS0領域に64MBアサインする。
つまり、ROM領域、I/O領域、及びRAM領域(CS0〜C3領域)からなるメモリマップのうちのCS0(64MB),CS1(***MB),CS2(***MB),及びCS3(***MB)についてチェックする。
本実施形態によれば、使用アドレス信号本数に合わせて、各CS領域に最適なメモリ空間をアサインすることにより、最適な結線チェックを行うことができる。
〔第4実施形態〕
DRAM周りの経時での不具合としては、RAM-DIMM部のコネクタ接触不良が多くあげられる。
そこで、本実施形態は、RAM-DIMM部の結線状況を漏れなく検出することを目的とする。
図5は、本発明に係る画像入出力方法の第4の実施の形態を示す概念図である。
図の上側に示すようにASIC2、256MBのDRAMデバイス(CS0領域)、256MBのDRAM(CS1領域)、及び2つのソケットがバスラインで接続されている。各ソケットには256MBのDRAM-DIMM5(CS2領域),DRAM-DIMM6(CS3領域)を差し込むことができるようになっている。ソケットは、コンタクトの接触圧の変化、振動によるDRAM-DIMM5,6の装着位置ズレ等、経時で接触問題の高い箇所である。また、DRAM-DIMM5,6は、機種機能、市場拡張の機能により、「有り」及び「無し」の状態がある。
DRAMは、ASICと同じボードに実装されるデバイスと、DRAM-DIMM5、6のように別のDIMMボードに実装されデバイスの2パターンがある。DRAMの結線チェックで、一番、不具合の発生する可能性が高いポイントとして、ソケットを介したDRAMまでの結線があげられる。
そこで、本実施形態では、CS0、CS1のオンボードデバイス領域を64MBに設定し、CS2/CS3のDIMMデバイス領域を256MBに設定し、DIMMデバイス領域のチェックをメインにする。
すなわち、図の下側に示したROM領域、I/O領域、及びRAM領域(CS0〜C3領域)からなるメモリマップのうちのCS0(64MB),CS1(64MB),CS2(256MB),及びCS3(256MB)についてチェックする(DRAM-DIMM5,6が有りの場合)。
本実施形態によれば、RAM-DIMMで接続されるCS領域を優先してメモリ空間をアサイン、結線チェックすることにより、RAM-DIMM部の結線状況を漏れなく検出することができる。
〔第5実施形態〕
CS0、CS1のオンボードデバイス領域を64MBに設定、CS2/CS3のDIMMデバイス領域を256MBに設定し、DIMMデバイス領域のチェックを効率的に実施することを目的とする。
図6は、本発明に係る画像入出力方法の第5の実施の形態を示す概念図である。
図の上側に示すようにASIC2、DRAM3(CS0領域)、DRAM4(CS1領域)、及びソケット群がバスラインで接続されている。各ソケットには16個のDRAM(CS2領域)及び16個のDRAM-DIMM6(CS3領域)が4組ずつ差し込まれている。
DRAM-DIMM5で、高容量(ここでは512MB)のDIMMは、2CS品が一般的である。
ここで、2CS品とは、少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を2組並列接続し、2つのCS信号でイネーブル制御するRAM-DIMM製品を言う(通常、コンピュータ製造業界では、2CS品は、同じアドレスバス、データバスを共有し、チップセレクト信号「S0,S1」のみ異なる2種類のデバイスが挙げられる。)。
この場合、ソケット接続部に対しては、アドレス線、データ線が共通であることから、片方のCS2領域のみ256MB空間をアサインし、CS3領域はアサインしないか、または、アサインはするがチェックを省略する。
すなわち、図の下側に示したROM領域、I/O領域、及びRAM領域(CS0〜C3領域:各最大256MB)からなるメモリマップのうちのCS0(64MB)、CS1(64MB)、及びCS2(256MB)についてチェックする。
本実施形態によれば、2CS品のRAM-DIMM装着時は、どちらかのCS領域のチェックを省略することにより、CS0、CS1のオンボードデバイス領域を64MBに設定、CS2/CS3のDIMMデバイス領域を256MBに設定し、DIMMデバイス領域のチェックを効率良く実施することができる。
〔第6実施形態〕
CS0、CS1のオンボードデバイス領域を64MBに設定、CS2/CS3のDIMMデバイス領域を256MBに設定し、DIMMデバイス領域のチェックをさらに効率的に精度良く実施することを目的とする。
図7は、本発明に係る画像入出力方法の第6の実施の形態を示す概念図である。
第5実施形態では、CS3固有の信号線に対してのチェックができなかった。
ブロック図については図6と同様のため、説明を省略する。
そこで、本実施形態では、CS3領域に微小空間をアサインする、または、アサインは256MBでチェックは数byteの微小エリアのみ実施する。
ここで、いずれかのCS領域のチェックを微小エリアのみ実施するのは、データ・アドレスバスは、各CS領域、共通の信号を使用するため、1つのCS信号で共有信号の結線チェックができているのであれば、他のCS信号ではCS信号そのもののチェックのみでよくなるため、微小エリアのみ実施するのである。
すなわち、図の下側に示したROM領域、I/O領域、及びRAM領域(CS0〜C3領域:各最大256MB)からなるメモリマップのうちのCS0(64MB)、CS1(64MB)、CS2(256MB)、及びCS3(数バイト)についてチェックする。
本実施形態によれば、2CS品のRAM-DIMM装着時は、どちらかのCS領域のチェックを微小領域のみのチェックとすることにより、第5実施形態より精度よく結線チェックすることができる。
〔第7実施形態〕
コストダウン、品種低減、他機種共通化等から、ASICにおいて、バス幅と異なるDRAM、DRAM-DIMMを採用するケースがあるが、本実施形態ではこのような場合でも、漏れなくDRAMの結線チェックを実施することを目的とする。
図8は、本発明に係る画像入出力方法の第7の実施の形態を示す概念図である。
図の上側に示すようにASIC2、DRAM3、DRAM16、及びソケット群がバスラインで接続されている。各ソケットには16個のDRAMが4組ずつ差し込まれている。
ASIC2からのデータバス幅32bitのシステムで、コストダウン、他機種共通等のため、バス幅:64bitのDIMMに上位32bit、下位32bit各々を接続する場合がある。この場合、AデバイスとBデバイスのメモリマップは、交互に割り振られることから、データバス幅にあわせたエリア(ここではA80000000〜A8000007)をすべてメモリチェックに使用する。
すなわち、図の下側に示したROM領域、I/O領域、及びRAM領域(CS0〜C3領域:各64MB)からなるメモリマップのうちのアドレスA8000000,A8000001,A8000002,A8000003,A8000004,A8000005,A8000006,A8000007について最大データバスをカバーできる単位でチェックする。
本実施形態によれば、メモリ結線チェックを最大バス幅に合わせてチェックすることにより、漏れなくDRAMの結線チェックを実施することができる。
〔第8実施形態〕
第7実施形態では、ある領域ごとでアクセスするデバイスが異なる場合(デバイスを切り替えるアドレス線が最下位bitでない場合)、チェック領域が大きくなるか、チェックできない状況に陥ることがある。
そこで、本実施形態ではそのような場合でも、漏れなくDRAMの結線チェックを実施することを目的とする。
図9は、本発明に係る画像入出力方法の第8の実施の形態を示す概念図である。
図の上側に示すようにASIC2、DRAM3、DRAM16、及びソケット群がバスラインで接続されている。各ソケットには16個のDRAMが4組ずつ差し込まれている。
ASIC2からのデータバス幅32bitのシステムで、コストダウン、他機種共通等のため、バス幅:64bitのDIMMに上位32bit、下位32bit各々を接続する場合がある。ここで、本実施形態は第7実施形態とは異なり、アドレスの下位bitでAデバイスとBデバイスが切り替わるシステムとなっていない場合は、Aデバイスのあるエリア(ここではA8000000〜A8000003)とBデバイスのあるエリア(ここではA8200000〜A8200003)の両方をメモリチェックに使用する。
すなわち、図の下側に示したROM領域、I/O領域、及びRAM領域(CS0〜C3領域:各64MB)からなるメモリマップのうちのAデバイスとBデバイスについてチェックする。
ここで、図の下側のAデバイス領域については本実施形態ではチェックしないものとする。これは、優先順位の問題であり、全ての領域でチェックできるのであればよいが、チェックできない場合は、一部を代表としてチェックすることになる。本実施形態では、AデバイスまたはBデバイスのみとならないように、代表エリアを選ぶこととしており、場合によっては、図の下側はチェックしないことを選択することになる。
本実施形態によれば、メモリ結線チェックをアクセスデバイスの切り替わるエリアに合わせてチェックすることにより、漏れなくDRAMの結線チェックを実施することができる。
〔第9実施形態〕
図10は、本発明に係る画像入出力方法の第9の実施の形態としての画像形成装置の構成図である。
まず、画像読取装置260としてのスキャナ本体に関する構成について説明する。
原稿台ガラス8上に置かれた原稿は、第1ミラー103及び照明ランプ102により光照射される。第1ミラー103及び照明ランプ102は第1キャリッジ31に搭載されており、原稿台下部を移動しながら走査を行う。原稿からの反射光は、第1ミラー103及び第2キャリッジ32上の第2ミラー103及び第3ミラー104で走査され、レンズ106により集束され、CCDが搭載されたSBU110に照射されることにより電気信号に光電変換される。
第1ミラー103、照明ランプ102、第2ミラー104、及び第3ミラー105をそれぞれ搭載する第1、2キャリッジ31,32は、走行体モーター9を駆動源として、キャリッジホーム位置から最大走査領域方向(図左右方向)に移動可能となっている。
次に、ARDF(自動両面原稿搬送装置)部に関しての構成の説明を行う。
原稿台11の原稿ガイド12に沿って積載された原稿は、片面原稿読み取りを選択した場合には呼び出しコロ14、給紙ベルト16により搬送コロ15、分離コロ17、第1搬送ローラ18によりDF用原稿ガラス106と反射ガイド板20との間の読取位置を経て、第2搬送ローラ21及び排紙ローラ23へ送り込まれ、原稿が排出される。
DF用原稿ガラス前にはレジストセンサー19が配置されており、読取部への紙の進入(先端)や後端部のタイミングを検知できる。
一方、両面原稿読み取りを選択した場合には、まず原稿の表面の読み取りを上記、片面原稿読み取りを選択した場合と同様に実施する。
原稿の表面の読み取りに関して説明を行う。
呼び出しコロ14、給紙ベルト16、搬送コロ15、分離コロ17、及び第1搬送ローラ18により、DF用原稿ガラス8と反射ガイド板20との間の読取位置を経て、第2搬送ローラ21及び排紙ローラ23へ送り込まれ、原稿を排出せずに、分岐爪24が下方へ切り換えられて反転ローラ25により反転テーブル26上へ移送される。
原稿の後端が排紙ローラ23を抜けた後に分岐爪24が上方へ切り換えられて一旦、反転ローラ25が停止する。尚、22は排紙トレイセンサである。
次に原稿の裏面の読み取りに関して説明を行う。
原稿の裏面の読み取りを実施するためには、一旦、停止していた反転ローラ25を上記とは逆方向へ回転させることにより原稿が反転テーブル26から第1搬送ローラ18の方向へ搬送され、更に第1搬送ローラ18を経て表面と同様にDF用原稿ガラス8と反射ガイド板20との間の読取位置を経て、第2搬送ローラ21及び排紙ローラ23へ送り込まれ、その後、原稿が排出される。
原稿は、表面及び裏面の読み取り共にDF用原稿ガラス106と反射ガイド板20との間の読取位置を通過する際に、読取位置の近傍に停止されている照明ランプ102により照射され、その反射光は、第1ミラー103及び一体に構成された第2ミラー104、第3ミラー105で走査される。
以下、原稿台の場合と同様に光電変換される。
ARDFの呼び出しコロ14、給紙ベルト16、搬送コロ15、及び分離コロ17の給紙機構は給紙モーター(図示せず)により駆動される。
又、第1搬送ローラ18、第2搬送ローラ21、排紙ローラ23、及び反転ローラ25の搬送機構は搬送モーター(図示せず)により駆動されている。更に、ARDFには原稿を検知するために原稿台11へ原稿がセットされているか否かを検知するセットセンサ13、原稿サイズを検知するための幅サイズ検知基板28、第1原稿長さセンサ29、第2原稿長さセンサ30、及び原稿の後端を検知するための原稿後端センサ27が搭載されている。
次にプリンタ部について説明する。
回転可能に支持されて図の矢印方向に回転する感光体201の外周部には、除電装置Lと、クリーニング装置202と、帯電装置203と、現像装置205とが配設されている。感光体201の外周部における帯電装置203と現像装置205との間には、露光装置204から発せられる光情報を入射させるスペースが確保されている。
図に示す構成では感光体201が4個(201a,201b,201c,201d)あるが、現像装置205が扱う色材(トナー)の色が異なるのみであり、それぞれの外周部に設けられる画像形成用の上述した部品構成は同じである。
感光体201は、直径が30mm〜100mm程度のアルミニウム円筒表面に、光導電性物質である有機半導体の層を設けて構成され、その一部が中間転写ベルト(第1の顕像担持手段)210に接している。
中間転写ベルト210は、回転するローラ211,212,213,214により支持され、図の矢印方向に移動可能に張架されている。この中間転写ベルト210の裏側(ループの内側)には、第1の転写手段220が感光体201の近傍に配備され、感光体201上の顕像を中間転写ベルト210に転写させる。
中間転写ベルト210のベルトループの外側における、中間転写ベルト210から顕像を記録媒体または裏面用中間転写ベルト(第2の顕像担持手段)200に転写する位置の下流に、中間転写ベルト用クリーニング装置225が配設されている。このクリーニング装置225は、中間転写ベルト210から顕像が他に転写された後でベルト表面に残留する不要のトナーを拭い去る。
露光装置204は公知のレーザ方式によるもので、フルカラー画像形成に対応した光情報を、一様に帯電された感光体201表面に潜像として照射する。この露光装置204としては、LD(Laser Diode)が用いられるがLEDアレイと結像手段とから成る露光装置を用いてもよい。
このように、上述した感光体201と、クリーニング装置202と、帯電装置203と、露光装置204と、現像装置205と、除電装置Lと、第1の転写手段220とが、中間転写ベルト210に転写する顕像(トナーによる像)を生成する作像手段として機能する。
中間転写ベルト210は、基体の厚みが50μm〜600μmの樹脂フィルムあるいはゴムを基体にしたベルトであり、感光体201からトナーを転写可能とする抵抗値を備える。
この中間転写ベルト210に対して図の右方には、ベルト状の裏面用中間転写ベルト(第2の顕像担持手段)200が配設されている。この裏面用中間転写ベルト200は、回転ローラ211,212,213により支持され、図の矢印方向に移動可能に張架されており、裏側(ループの内側)には、第2の転写手段221が配設されている。裏面用中間転写ベルト200によるベルトループの外側に、この裏面用中間転写ベルト用クリーニング装置250、チャージャCH、などが配設されている。
クリーニング装置250は、用紙にトナーを転写した後、裏面用中間転写ベルト200上に残留する不要のトナーを拭い去る。
上述した第2の転写手段221と、ローラ221と、中間転写ベルト210を支持するローラ213とにより、中間転写ベルト210と裏面用中間転写ベルト200とが接触し、あらかじめ定められた転写ニップを形成する。
裏面用中間転写ベルト200は、基体の厚みが50μm〜600μmの樹脂フィルムあるいはゴムを基体にしたベルトで、中間転写ベルト210からトナーを転写可能とする抵抗値を備えるベルトである。
記録媒体(用紙)Pは図の下方の給紙装置(給紙カセット)226-1,226-2に収納されており、最上にある用紙が給紙ローラ227で1枚づつ、複数のガイド229を経てレジストローラ対228に搬送される。
記録媒体Pが搬送されるさらに下流には、定着用加熱手段230、排紙ガイド対231、排紙ローラ対232、排紙スタック部240が配設されている。
図における中間転写ベルト210の上方で排紙スタック部240の下方には、補給用のトナーが収納できる収納部TSが設けてある。トナーの色はマゼンタ、シアン、イエロー、ブラックの四色があり、カートリッジTCの形態にされている。このカートリッジTCからは、粉体ポンプ等により対応する色の現像装置に適宜補給される。
こうした装置本体の一部であるフレーム250は、開閉支軸250Aを中心として、回動・開放が可能な構造にされている。このため、ユーザはこのフレーム250を開いた状態とすることにより記録媒体の搬送路を大きく開くことができ、ジャムが発生した場合の記録媒体(用紙)の処理を容易にしている。
また、上述した記録媒体Pへの画像形成を行う装置本体の上部に画像読み取り手段260が支持部266を介して連設され、この画像読み取り手段260により読み取られた画像データを上述した装置本体が記録媒体Pに印刷することで、コピー動作を可能にするよう構成されている。
画像読み取り手段260の外周部には、操作・表示部(表示手段、かつ入力手段:図示せず)が設けられている。この操作・表示部は、ユーザに各種の操作情報を表示により通知すると共に操作入力を受けるタッチパネルや、テンキーなど各種のボタンを備える。
ユーザは、この操作・入力部により、コピーの片面/両面切り替え、コピー動作の開始、コピー枚数の設定、コピー機能とプリンタ機能との切り替えなどの各種操作を行う。
次に、本実施形態としての画像形成装置による両面印刷を行う場合の動作について説明する。
まずスキャナで読み取られた原稿のデータに基づいて作像手段による作像が行われる。
露光装置204の動作により、LD光源からの光は、不図示の光学部品を経て、帯電装置203により一様に帯電された感光体201のうち、まず感光体201a上に至り、書き込み情報(色に応じた情報)に対応した潜像を形成する。
感光体201aの潜像は現像装置205で現像され、トナーによる顕像が感光体201aの表面に形成・保持される。このトナー像は、第1の転写手段211により、感光体201aと同期して移動する中間転写ベルト210の表面に転写される。
感光体201aの表面は、残存するトナーがクリーニング装置202でクリーニングされ、除電装置Lで除電され次の作像サイクルに備える。
中間転写ベルト210は、表面に転写されたトナー像を坦持し、図の矢印の方向に移動する。上述した感光体201aの場合と同様の動作により、感光体201bには別の色に対応する潜像が書き込まれ、その対応する色のトナーで現像され顕像が形成される。この顕像は、すでに中間転写ベルト210に転写されている前の色の顕像に重ねられ、最終的に感光体201aから201dにより形成された4色の顕像が重ねられる。
このとき同期して裏面用中間転写ベルト200は矢印方向に移動していて、中間転写ベルト210表面に転写された顕像が、第2の転写手段220の作用により裏面用中間転写ベルト200の表面に転写される。
このように、本実施形態としての画像形成装置は、いわゆるタンデム形式である4個の感光体201上で顕像が形成されながら、中間転写ベルト210および裏面用中間転写ベルト200が移動し、作像が進められるので、感光体201上に顕像を形成して中間転写ベルト210、裏面用中間転写ベルト200まで転写していく工程に要する時間が短縮できる構成となっている。
中間転写ベルト210が所定のところまで移動すると、記録媒体Pのもう一方の面(表面)に転写されるべきトナー画像が、上述した工程で再度作像手段Gにより作像され、給紙が開始される。
給紙ローラ227が反時計方向に回転すると、給紙装置(給紙カセット)226-1(226-2)内の最上部にある記録媒体Pが引き出され、レジストローラ対228に搬送される。
レジストローラ対228を経て、中間転写ベルト210と裏面用中間転写ベルト200の間に搬送された記録媒体Pの片側の面(表面)に、中間転写ベルト210表面のトナー像が第2の転写手段220により転写される。
更に記録媒体Pは図における上方に搬送され、裏面用中間転写ベルト200表面のトナー像が、チャージャCHにより記録媒体Pのもう一方の面(裏面)に転写される。転写に際して、記録媒体Pは画像の位置が正規のものとなるよう、例えば図3の上側に示した装置によりタイミングがとられて搬送される。
本実施形態では、感光体201上に作像されるトナーの極性はマイナスである。第1の転写手段211にプラスの電荷を与えることで、感光体201に作像された顕像(トナー)は中間転写ベルト210に転写される。さらに、第2の転写手段220にプラスの電荷を与えることで、中間転写ベルト210に作像されたトナーは裏面用中間転写ベルト200に転写される。
こうして、上述のように中間転写ベルト210表面のトナーが記録媒体Pの片側の面(表面)に転写された後、チャージャCHからプラス極性の電荷与えることで、裏面用中間転写ベルト200表面のマイナス極性のトナーは吸引されて、記録媒体Pの他の面(裏面)に転写される。
上述した動作により両面にトナー像が転写された記録媒体Pは、定着手段230に送られ、記録媒体P上の両面のトナー像が一度に溶融、定着され、ガイド対231を経て排紙ローラ対232により本体フレーム上部の排紙スタック部240に排出される。
図に示すように排紙スタック部240を構成した場合、両面印刷される各面の画像のうち後から作像手段により作像されて記録媒体Pに転写される面(頁)、すなわち中間転写ベルト210から記録媒体Pに直接転写される面(表面)が下面となって排紙スタック部240に載置されるから、頁揃えをしておくには2頁目の画像を作像手段により先に作成して裏面用中間転写ベルト200にそのトナー像(顕像)を保持し、1頁目の画像を中間転写ベルト210から記録媒体Pに直接転写するようにすればよい。
中間転写ベルト210から記録媒体Pの表面に転写される画像は、感光体201表面で正像になるよう露光されて形成され、裏面用中間転写ベルト200から記録媒体の裏面に転写されるトナー像は、感光体201表面で逆像(鏡像)になるよう露光されて形成される。
このような頁揃えのための作像手順は、画像データを記憶手段(メモリ)に貯蔵する公知の技術を用いることで実現でき、また形成する画像を正像、逆像(鏡像)に切り換えるよう露光することは、公知の画像処理技術を用いることにより実現可能である。
裏面用中間転写ベルト200から記録媒体Pに転写した後、内部に公知のブラシローラ、回収ローラ、ブレード等を備えたクリーニング装置250は、裏面用中間転写ベルト200表面に残留する不要のトナーや紙粉を除去する。
図ではブラシローラ251が裏面用中間転写ベルト200の表面から離れた状態にある。このブラシローラ251は支点250Aを中心として揺動可能に設けられ、裏面用中間転写ベルト200表面に接離可能な構造になっている。
中間転写ベルト210から転写されたトナー像を記録媒体Pに転写する以前、すなわち裏面用中間転写ベルト200がトナー像を担持しているときは離れた状態とし、記録媒体Pへの転写が行われてクリーニングが必要となったとき、図3に示した装置はブラシローラ251を図での反時計方向に揺動し接触させる。
除去された不要トナーはトナー収納部250Bに集められる。
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
本発明は、スキャナ、プリンタ、ファクシミリ装置等に利用することができる。
本発明に係る画像入出力方法の一実施の形態を示す概念図である。 図1に示したメモリマップにおける連続アクセスを示す図である。 本発明に係る画像入出力方法の第2の実施の形態を示す概念図である。 本発明に係る画像入出力方法の第3の実施の形態を示す概念図である。 本発明に係る画像入出力方法の第4の実施の形態を示す概念図である。 本発明に係る画像入出力方法の第5の実施の形態を示す概念図である。 本発明に係る画像入出力方法の第6の実施の形態を示す概念図である。 本発明に係る画像入出力方法の第7の実施の形態を示す概念図である。 本発明に係る画像入出力方法の第8の実施の形態を示す概念図である。 本発明に係る画像入出力方法の第9の実施の形態としての画像形成装置の構成図である。 画像読取装置(もしくは画像形成装置)が装備するコントローラを示すブロック図の従来例である。 図10に示したコントローラのメモリマップを示す図である。
符号の説明
1 CPU
2 ASIC
3 DRAM
4 DRAM−DIMM
5 ROM

Claims (16)

  1. CPUによりTLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有する制御ボードを備えた画像入出力装置において、
    前記CPUは、機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインするようにしたことを特徴とする画像入出力装置。
  2. 請求項1記載の画像入出力装置において、
    前記CPUは、搭載メモリ容量にあわせて、各CS領域に最適なメモリ空間をアサインするようにしたことを特徴とする画像入出力装置。
  3. 請求項2記載の画像入出力装置において、
    前記CPUは、使用アドレス信号本数に合わせて、各CS領域に最適なメモリ空間をアサインするようにしたことを特徴とする画像入出力装置。
  4. 請求項3記載の画像入出力装置において、
    前記CPUは、RAM-DIMMで接続されるCS領域を優先してメモリ空間をアサインし、結線チェックするようにしたことを特徴とする画像入出力装置。
  5. 請求項4記載の画像入出力装置において、
    前記CPUは、少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を少なくとも2組並列接続し、少なくとも2つのCS信号でイネーブル制御するRAM-DIMMの装着時は、いずれかのCS領域のチェックを省略するようにしたことを特徴とする画像入出力装置。
  6. 請求項4記載の画像入出力装置において、
    前記CPUは、少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を少なくとも2組並列接続し、少なくとも2つのCS信号でイネーブル制御するRAM-DIMMの装着時は、いずれかのCS領域のチェックを微小領域のみのチェックとするようにしたことを特徴とする画像入出力装置。
  7. TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有するCPUと、メモリデータバス幅と異なるバス幅のメモリDIMMとを備えた画像入出力装置において、
    前記CPUは、メモリ結線チェックを最大バス幅に合わせてチェックするようにしたことを特徴とする画像入出力装置。
  8. TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有するCPUと、メモリデータバス幅と異なるバス幅のメモリDIMMとを備えた画像入出力装置において、
    前記CPUは、メモリ結線チェックをアクセスデバイスの切り替わるエリアに合わせてチェックするようにしたことを特徴とする画像入出力装置。
  9. TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有する制御ボードの画像入出力方法において、
    機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインすることを特徴とする画像入出力方法。
  10. 請求項9記載の画像入出力方法において、
    搭載メモリ容量にあわせて、各CS領域に最適なメモリ空間をアサインすることを特徴とする画像入出力方法。
  11. 請求項10記載の画像入出力方法において、
    使用アドレス信号本数に合わせて、各CS領域に最適なメモリ空間をアサインすることを特徴とする画像入出力方法。
  12. 請求項11記載の画像入出力方法において、
    RAM-DIMMで接続されるCS領域を優先してメモリ空間をアサインし、結線チェックすることを特徴とする画像入出力方法。
  13. 請求項12記載の画像入出力方法において、
    少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を少なくとも2組並列接続し、少なくとも2つのCS信号でイネーブル制御するRAM-DIMMの装着時は、いずれかのCS領域のチェックを省略することを特徴とする画像入出力方法。
  14. 請求項13記載の画像入出力方法において、
    少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を少なくとも2組並列接続し、少なくとも2つのCS信号でイネーブル制御するRAM-DIMMの装着時は、いずれかのCS領域のチェックを微小領域のみのチェックとすることを特徴とする画像入出力方法。
  15. TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有するCPUと、メモリデータバス幅と異なるバス幅のメモリDIMMとを有する制御ボードの画像入出力方法において、
    メモリ結線チェックを最大バス幅に合わせてチェックすることを特徴とする画像入出力方法。
  16. TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有するCPUと、メモリデータバス幅と異なるバス幅のメモリDIMMとを有する制御ボードの画像入出力方法において、
    メモリ結線チェックをアクセスデバイスの切り替わるエリアに合わせてチェックすることを特徴とする画像入出力方法。
JP2006196017A 2006-07-18 2006-07-18 画像入出力装置及び画像入出力方法 Expired - Fee Related JP5020558B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006196017A JP5020558B2 (ja) 2006-07-18 2006-07-18 画像入出力装置及び画像入出力方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006196017A JP5020558B2 (ja) 2006-07-18 2006-07-18 画像入出力装置及び画像入出力方法

Publications (2)

Publication Number Publication Date
JP2008026988A true JP2008026988A (ja) 2008-02-07
JP5020558B2 JP5020558B2 (ja) 2012-09-05

Family

ID=39117584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006196017A Expired - Fee Related JP5020558B2 (ja) 2006-07-18 2006-07-18 画像入出力装置及び画像入出力方法

Country Status (1)

Country Link
JP (1) JP5020558B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1331034C (zh) * 2004-06-01 2007-08-08 日本电气株式会社 数据处理设备、数据处理方法和电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324493A (ja) * 1992-05-20 1993-12-07 Nec Corp メモリ診断方法
JP2000215110A (ja) * 1999-01-25 2000-08-04 Nec Commun Syst Ltd メモリアドレスバス試験方式
JP2000298999A (ja) * 1999-04-07 2000-10-24 Mitsubishi Electric Inf Technol Center America Inc 多機能ランダムアクセスメモリ
JP2003015961A (ja) * 2001-06-28 2003-01-17 Ricoh Co Ltd 記録媒体接続チェック装置、および、制御プログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05324493A (ja) * 1992-05-20 1993-12-07 Nec Corp メモリ診断方法
JP2000215110A (ja) * 1999-01-25 2000-08-04 Nec Commun Syst Ltd メモリアドレスバス試験方式
JP2000298999A (ja) * 1999-04-07 2000-10-24 Mitsubishi Electric Inf Technol Center America Inc 多機能ランダムアクセスメモリ
JP2003015961A (ja) * 2001-06-28 2003-01-17 Ricoh Co Ltd 記録媒体接続チェック装置、および、制御プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1331034C (zh) * 2004-06-01 2007-08-08 日本电气株式会社 数据处理设备、数据处理方法和电子设备

Also Published As

Publication number Publication date
JP5020558B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
US9426318B2 (en) Image reader unit and image forming apparatus including same
CN1265249C (zh) 图像形成装置及方法
JP5020558B2 (ja) 画像入出力装置及び画像入出力方法
JP3866055B2 (ja) 画像形成装置
JP2005173237A (ja) 画像形成装置
JP2014138301A (ja) 原稿読取方法、原稿読取装置、及び画像形成装置
CN102833441B (zh) 图像形成装置
JPH02150869A (ja) 画像形成装置
JPH11277851A (ja) 画像形成装置
US20090074433A1 (en) Image forming apparatus
JP4211302B2 (ja) 画像形成装置
JP6701561B2 (ja) シート搬送装置及び画像形成システム
JP6882925B2 (ja) 画像形成装置、制御プログラムおよび制御方法
JP3989156B2 (ja) 画像形成装置
JP3707958B2 (ja) 画像処理装置および画像形成装置
US20120050768A1 (en) Color image forming apparatus and control board included in the same
JP2002341705A (ja) 画像形成装置
JPH09261384A (ja) 画像形成装置
JP3576956B2 (ja) 画像形成装置
JP6554941B2 (ja) 画像形成装置
US8681395B2 (en) Image reading apparatus and image reading method
JP4214724B2 (ja) 画像形成装置
JP2007108587A (ja) 画像形成装置
JP2001125439A (ja) 画像形成装置
JPH05127443A (ja) 画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120613

R150 Certificate of patent or registration of utility model

Ref document number: 5020558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees