JP2008026988A - 画像入出力装置及び画像入出力方法 - Google Patents
画像入出力装置及び画像入出力方法 Download PDFInfo
- Publication number
- JP2008026988A JP2008026988A JP2006196017A JP2006196017A JP2008026988A JP 2008026988 A JP2008026988 A JP 2008026988A JP 2006196017 A JP2006196017 A JP 2006196017A JP 2006196017 A JP2006196017 A JP 2006196017A JP 2008026988 A JP2008026988 A JP 2008026988A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- image input
- area
- output method
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
【解決手段】機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインすることにより、電源投入時でOSが起動する前のコントローラ内部診断(自己診断)時に、もれなくDRAM−I/Fの結線チェックが出来る画像入出力装置及び画像入出力方法の提供を実現することができる。
【選択図】図1
Description
ハードウェアは、CPU1、ASIC2、DRAM3、DRAM-DIMM4、ROM5が、ASIC2を中心として接続され、電源投入時等に、コントローラの内部診断(自己診断)を各デバイス、I/Fごとに実施するのが一般的である。また、この自己診断、DRAMに対しても実施され、CPUのキャッシュ、TLB等のチェックと区別するため、TLBマッピングなしキャッシュ不可の領域でアクセスし、メモリチェックを実施するのが通例である。
すなわち、メモリチェックを行う間隔を時間で設定し、設定された時間に達したか否かを判定し、設定された時間に達した後の最初の電源投入時にメモリチェックを行うものである(例えば、特許文献1参照)。
また、図12に示すように最近のメモリ容量の増加に伴い、TLBマッピングなし・キャッシュ不可領域(KSEG1)、TLBマッピングなし・キャッシュ可領域(KSEG0)のメモリ空間では、すべてのメモリにアクセスできない状況が発生しており、十分な電源投入時のメモリチェック・結線チェックができない状況になってきている。なお、図12は、図11に示したコントローラのメモリマップを示す図である。
本発明に係る画像入出力装置の一実施の形態について述べる。
図1は、本発明に係る画像入出力方法の一実施の形態を示す概念図である。図2は、図1に示したメモリマップにおける連続アクセスを示す図である。
本実施形態は、KSEG0またはKSEG1領域から、すべてのDRAMデバイスにアクセスさせることができるようにすることを目的とする。
図2に示すように、通常、RAM(ランダムアクセスメモリ)のメモリ空間、各CS(チップセレクトCS0〜CS3)ごとに最大接続容量がASIC2仕様(CS0:最大256MB, CS1:最大256MG,CS2:最大256MB,CS3:最大256MB)として決まっているが、実際に接続するメモリ容量は、その製品仕様、コスト等から個々に最適化される。この最適化されたメモリ容量に対して、ソフトウェア上では連続アクセスするため、通常、ASIC2のレジスタ設定により未使用部分を切り捨て、CS0(64MG)からCS3(256MB)まで連続でアクセス可能なマッピングに切り替える構成となっている。すなわち、CPUは、使用部分の全てのCS領域のメモリ空間をアサインする構成となっている。
本実施形態では、図1に示すように、このASIC2の機能を利用して、各CS(CS0〜CS3領域)空間のメモリマップ領域を小さくし、KSEG1領域でアクセス可能なメモリ空間にアサインしている。
すべてのDRAMを、ある一定領域に入れ込んだだけでは、最適なDRAMの結線チェックができない。
これは、TLBレス、ノンキャッシュでアクセスすることのできる、限られた領域でDRAM空間を全てアサインできたいため、実質上一部しかチェックできないことを意味する。ただ、DRAM容量は、システム構成により異なるため、システムに合わせることで最適なチェックを行うことができる。
そこで、本実施形態は、すべて同じような診断方法ではなく、機種機能、市場拡張機能に合わせたDRAM容量に対して、最適に結線チェックを行うことを目的とする。
図の上側に示すようにASIC2、DRAM3(CS0領域)、DRAM4(CS1領域)、及び2つのソケットがバスラインで接続されている(以下、CPU1は省略されている)。各ソケットには斜線で示すDRAM-DIMM5(CS2領域),DRAM-DIMM6(CS3領域)を差し込むことができるようになっている。
DRAMの構成は、製品仕様、拡張機能仕様等により差異があるのが一般的である。この差異に合わせて各CS空間のメモリ割り振りを決める。例えば、斜線で示すDRAM-DIMM5、6がソケットにそれぞれ差し込まれている場合(図のメモリマップの右側)は、各領域CS0〜CS3のチェックを実施するため、CS0〜CS3領域をそれぞれ64MBとする。
これに対して、DRAM-DIMM5、6がソケットに差し込まれていない場合(図のメモリマップの左側)は、CS0、CS1領域を256MBに割り振り、漏れなくチェックできるメモリ空間をアサインする。
つまり、ROM領域、I/O領域、及びRAM領域(CS0〜C3領域)からなるメモリマップのうちのCS0,CS1領域について256MBずつチェックを実施する。
データ線の結線チェックは、アドレスに関係なく実施できるが、アドレス線のチェックに関しては、ある程度、アクセスするアドレスに関連する。
そこで、本実施形態では、アクセスするメモリ空間・領域、デバイスを加味して、最適な結線チェックを行うことを目的とする。
図の上側に示すようにASIC2、128MB以上もしくは256MB以上のDRAMデバイス(CS0領域)、DRAM(CS1領域)、及び2つのソケットがバスラインで接続されている。各ソケットにはDRAM-DIMM5(CS2領域),DRAM-DIMM6(CS3領域)を差し込むことができるようになっている。
デバイス容量が128MBのときは使用アドレス線はA0〜A11となり、デバイス容量が256MBのときは使用アドレス線はA0〜A12となり、デバイス容量が512MBのときは使用アドレス線はA0〜A12となる。
すなわち、デバイスにより使用するアドレス本数に差異があり、128Mbit品以下はA0-A11まで使用し、256Mbit品以上はA0-A12まで使用する。
そこで、CS0領域が128Mbit×4個の構成のシステム(図のメモリマップの左側)では、CS0領域:32MBにアサインする。
これに対して、CS0領域が256Mbit×2個の構成のシステムでは、CS0領域に64MBアサインする。
つまり、ROM領域、I/O領域、及びRAM領域(CS0〜C3領域)からなるメモリマップのうちのCS0(64MB),CS1(***MB),CS2(***MB),及びCS3(***MB)についてチェックする。
DRAM周りの経時での不具合としては、RAM-DIMM部のコネクタ接触不良が多くあげられる。
そこで、本実施形態は、RAM-DIMM部の結線状況を漏れなく検出することを目的とする。
図の上側に示すようにASIC2、256MBのDRAMデバイス(CS0領域)、256MBのDRAM(CS1領域)、及び2つのソケットがバスラインで接続されている。各ソケットには256MBのDRAM-DIMM5(CS2領域),DRAM-DIMM6(CS3領域)を差し込むことができるようになっている。ソケットは、コンタクトの接触圧の変化、振動によるDRAM-DIMM5,6の装着位置ズレ等、経時で接触問題の高い箇所である。また、DRAM-DIMM5,6は、機種機能、市場拡張の機能により、「有り」及び「無し」の状態がある。
DRAMは、ASICと同じボードに実装されるデバイスと、DRAM-DIMM5、6のように別のDIMMボードに実装されデバイスの2パターンがある。DRAMの結線チェックで、一番、不具合の発生する可能性が高いポイントとして、ソケットを介したDRAMまでの結線があげられる。
そこで、本実施形態では、CS0、CS1のオンボードデバイス領域を64MBに設定し、CS2/CS3のDIMMデバイス領域を256MBに設定し、DIMMデバイス領域のチェックをメインにする。
CS0、CS1のオンボードデバイス領域を64MBに設定、CS2/CS3のDIMMデバイス領域を256MBに設定し、DIMMデバイス領域のチェックを効率的に実施することを目的とする。
図の上側に示すようにASIC2、DRAM3(CS0領域)、DRAM4(CS1領域)、及びソケット群がバスラインで接続されている。各ソケットには16個のDRAM(CS2領域)及び16個のDRAM-DIMM6(CS3領域)が4組ずつ差し込まれている。
DRAM-DIMM5で、高容量(ここでは512MB)のDIMMは、2CS品が一般的である。
この場合、ソケット接続部に対しては、アドレス線、データ線が共通であることから、片方のCS2領域のみ256MB空間をアサインし、CS3領域はアサインしないか、または、アサインはするがチェックを省略する。
すなわち、図の下側に示したROM領域、I/O領域、及びRAM領域(CS0〜C3領域:各最大256MB)からなるメモリマップのうちのCS0(64MB)、CS1(64MB)、及びCS2(256MB)についてチェックする。
CS0、CS1のオンボードデバイス領域を64MBに設定、CS2/CS3のDIMMデバイス領域を256MBに設定し、DIMMデバイス領域のチェックをさらに効率的に精度良く実施することを目的とする。
第5実施形態では、CS3固有の信号線に対してのチェックができなかった。
ブロック図については図6と同様のため、説明を省略する。
そこで、本実施形態では、CS3領域に微小空間をアサインする、または、アサインは256MBでチェックは数byteの微小エリアのみ実施する。
すなわち、図の下側に示したROM領域、I/O領域、及びRAM領域(CS0〜C3領域:各最大256MB)からなるメモリマップのうちのCS0(64MB)、CS1(64MB)、CS2(256MB)、及びCS3(数バイト)についてチェックする。
コストダウン、品種低減、他機種共通化等から、ASICにおいて、バス幅と異なるDRAM、DRAM-DIMMを採用するケースがあるが、本実施形態ではこのような場合でも、漏れなくDRAMの結線チェックを実施することを目的とする。
図の上側に示すようにASIC2、DRAM3、DRAM16、及びソケット群がバスラインで接続されている。各ソケットには16個のDRAMが4組ずつ差し込まれている。
ASIC2からのデータバス幅32bitのシステムで、コストダウン、他機種共通等のため、バス幅:64bitのDIMMに上位32bit、下位32bit各々を接続する場合がある。この場合、AデバイスとBデバイスのメモリマップは、交互に割り振られることから、データバス幅にあわせたエリア(ここではA80000000〜A8000007)をすべてメモリチェックに使用する。
すなわち、図の下側に示したROM領域、I/O領域、及びRAM領域(CS0〜C3領域:各64MB)からなるメモリマップのうちのアドレスA8000000,A8000001,A8000002,A8000003,A8000004,A8000005,A8000006,A8000007について最大データバスをカバーできる単位でチェックする。
第7実施形態では、ある領域ごとでアクセスするデバイスが異なる場合(デバイスを切り替えるアドレス線が最下位bitでない場合)、チェック領域が大きくなるか、チェックできない状況に陥ることがある。
そこで、本実施形態ではそのような場合でも、漏れなくDRAMの結線チェックを実施することを目的とする。
図の上側に示すようにASIC2、DRAM3、DRAM16、及びソケット群がバスラインで接続されている。各ソケットには16個のDRAMが4組ずつ差し込まれている。
ASIC2からのデータバス幅32bitのシステムで、コストダウン、他機種共通等のため、バス幅:64bitのDIMMに上位32bit、下位32bit各々を接続する場合がある。ここで、本実施形態は第7実施形態とは異なり、アドレスの下位bitでAデバイスとBデバイスが切り替わるシステムとなっていない場合は、Aデバイスのあるエリア(ここではA8000000〜A8000003)とBデバイスのあるエリア(ここではA8200000〜A8200003)の両方をメモリチェックに使用する。
すなわち、図の下側に示したROM領域、I/O領域、及びRAM領域(CS0〜C3領域:各64MB)からなるメモリマップのうちのAデバイスとBデバイスについてチェックする。
図10は、本発明に係る画像入出力方法の第9の実施の形態としての画像形成装置の構成図である。
まず、画像読取装置260としてのスキャナ本体に関する構成について説明する。
原稿台ガラス8上に置かれた原稿は、第1ミラー103及び照明ランプ102により光照射される。第1ミラー103及び照明ランプ102は第1キャリッジ31に搭載されており、原稿台下部を移動しながら走査を行う。原稿からの反射光は、第1ミラー103及び第2キャリッジ32上の第2ミラー103及び第3ミラー104で走査され、レンズ106により集束され、CCDが搭載されたSBU110に照射されることにより電気信号に光電変換される。
第1ミラー103、照明ランプ102、第2ミラー104、及び第3ミラー105をそれぞれ搭載する第1、2キャリッジ31,32は、走行体モーター9を駆動源として、キャリッジホーム位置から最大走査領域方向(図左右方向)に移動可能となっている。
原稿台11の原稿ガイド12に沿って積載された原稿は、片面原稿読み取りを選択した場合には呼び出しコロ14、給紙ベルト16により搬送コロ15、分離コロ17、第1搬送ローラ18によりDF用原稿ガラス106と反射ガイド板20との間の読取位置を経て、第2搬送ローラ21及び排紙ローラ23へ送り込まれ、原稿が排出される。
DF用原稿ガラス前にはレジストセンサー19が配置されており、読取部への紙の進入(先端)や後端部のタイミングを検知できる。
原稿の表面の読み取りに関して説明を行う。
呼び出しコロ14、給紙ベルト16、搬送コロ15、分離コロ17、及び第1搬送ローラ18により、DF用原稿ガラス8と反射ガイド板20との間の読取位置を経て、第2搬送ローラ21及び排紙ローラ23へ送り込まれ、原稿を排出せずに、分岐爪24が下方へ切り換えられて反転ローラ25により反転テーブル26上へ移送される。
原稿の裏面の読み取りを実施するためには、一旦、停止していた反転ローラ25を上記とは逆方向へ回転させることにより原稿が反転テーブル26から第1搬送ローラ18の方向へ搬送され、更に第1搬送ローラ18を経て表面と同様にDF用原稿ガラス8と反射ガイド板20との間の読取位置を経て、第2搬送ローラ21及び排紙ローラ23へ送り込まれ、その後、原稿が排出される。
ARDFの呼び出しコロ14、給紙ベルト16、搬送コロ15、及び分離コロ17の給紙機構は給紙モーター(図示せず)により駆動される。
又、第1搬送ローラ18、第2搬送ローラ21、排紙ローラ23、及び反転ローラ25の搬送機構は搬送モーター(図示せず)により駆動されている。更に、ARDFには原稿を検知するために原稿台11へ原稿がセットされているか否かを検知するセットセンサ13、原稿サイズを検知するための幅サイズ検知基板28、第1原稿長さセンサ29、第2原稿長さセンサ30、及び原稿の後端を検知するための原稿後端センサ27が搭載されている。
回転可能に支持されて図の矢印方向に回転する感光体201の外周部には、除電装置Lと、クリーニング装置202と、帯電装置203と、現像装置205とが配設されている。感光体201の外周部における帯電装置203と現像装置205との間には、露光装置204から発せられる光情報を入射させるスペースが確保されている。
図に示す構成では感光体201が4個(201a,201b,201c,201d)あるが、現像装置205が扱う色材(トナー)の色が異なるのみであり、それぞれの外周部に設けられる画像形成用の上述した部品構成は同じである。
中間転写ベルト210のベルトループの外側における、中間転写ベルト210から顕像を記録媒体または裏面用中間転写ベルト(第2の顕像担持手段)200に転写する位置の下流に、中間転写ベルト用クリーニング装置225が配設されている。このクリーニング装置225は、中間転写ベルト210から顕像が他に転写された後でベルト表面に残留する不要のトナーを拭い去る。
この中間転写ベルト210に対して図の右方には、ベルト状の裏面用中間転写ベルト(第2の顕像担持手段)200が配設されている。この裏面用中間転写ベルト200は、回転ローラ211,212,213により支持され、図の矢印方向に移動可能に張架されており、裏側(ループの内側)には、第2の転写手段221が配設されている。裏面用中間転写ベルト200によるベルトループの外側に、この裏面用中間転写ベルト用クリーニング装置250、チャージャCH、などが配設されている。
クリーニング装置250は、用紙にトナーを転写した後、裏面用中間転写ベルト200上に残留する不要のトナーを拭い去る。
記録媒体Pが搬送されるさらに下流には、定着用加熱手段230、排紙ガイド対231、排紙ローラ対232、排紙スタック部240が配設されている。
ユーザは、この操作・入力部により、コピーの片面/両面切り替え、コピー動作の開始、コピー枚数の設定、コピー機能とプリンタ機能との切り替えなどの各種操作を行う。
まずスキャナで読み取られた原稿のデータに基づいて作像手段による作像が行われる。
露光装置204の動作により、LD光源からの光は、不図示の光学部品を経て、帯電装置203により一様に帯電された感光体201のうち、まず感光体201a上に至り、書き込み情報(色に応じた情報)に対応した潜像を形成する。
感光体201aの表面は、残存するトナーがクリーニング装置202でクリーニングされ、除電装置Lで除電され次の作像サイクルに備える。
このように、本実施形態としての画像形成装置は、いわゆるタンデム形式である4個の感光体201上で顕像が形成されながら、中間転写ベルト210および裏面用中間転写ベルト200が移動し、作像が進められるので、感光体201上に顕像を形成して中間転写ベルト210、裏面用中間転写ベルト200まで転写していく工程に要する時間が短縮できる構成となっている。
給紙ローラ227が反時計方向に回転すると、給紙装置(給紙カセット)226-1(226-2)内の最上部にある記録媒体Pが引き出され、レジストローラ対228に搬送される。
更に記録媒体Pは図における上方に搬送され、裏面用中間転写ベルト200表面のトナー像が、チャージャCHにより記録媒体Pのもう一方の面(裏面)に転写される。転写に際して、記録媒体Pは画像の位置が正規のものとなるよう、例えば図3の上側に示した装置によりタイミングがとられて搬送される。
こうして、上述のように中間転写ベルト210表面のトナーが記録媒体Pの片側の面(表面)に転写された後、チャージャCHからプラス極性の電荷与えることで、裏面用中間転写ベルト200表面のマイナス極性のトナーは吸引されて、記録媒体Pの他の面(裏面)に転写される。
このような頁揃えのための作像手順は、画像データを記憶手段(メモリ)に貯蔵する公知の技術を用いることで実現でき、また形成する画像を正像、逆像(鏡像)に切り換えるよう露光することは、公知の画像処理技術を用いることにより実現可能である。
中間転写ベルト210から転写されたトナー像を記録媒体Pに転写する以前、すなわち裏面用中間転写ベルト200がトナー像を担持しているときは離れた状態とし、記録媒体Pへの転写が行われてクリーニングが必要となったとき、図3に示した装置はブラシローラ251を図での反時計方向に揺動し接触させる。
除去された不要トナーはトナー収納部250Bに集められる。
2 ASIC
3 DRAM
4 DRAM−DIMM
5 ROM
Claims (16)
- CPUによりTLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有する制御ボードを備えた画像入出力装置において、
前記CPUは、機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインするようにしたことを特徴とする画像入出力装置。 - 請求項1記載の画像入出力装置において、
前記CPUは、搭載メモリ容量にあわせて、各CS領域に最適なメモリ空間をアサインするようにしたことを特徴とする画像入出力装置。 - 請求項2記載の画像入出力装置において、
前記CPUは、使用アドレス信号本数に合わせて、各CS領域に最適なメモリ空間をアサインするようにしたことを特徴とする画像入出力装置。 - 請求項3記載の画像入出力装置において、
前記CPUは、RAM-DIMMで接続されるCS領域を優先してメモリ空間をアサインし、結線チェックするようにしたことを特徴とする画像入出力装置。 - 請求項4記載の画像入出力装置において、
前記CPUは、少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を少なくとも2組並列接続し、少なくとも2つのCS信号でイネーブル制御するRAM-DIMMの装着時は、いずれかのCS領域のチェックを省略するようにしたことを特徴とする画像入出力装置。 - 請求項4記載の画像入出力装置において、
前記CPUは、少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を少なくとも2組並列接続し、少なくとも2つのCS信号でイネーブル制御するRAM-DIMMの装着時は、いずれかのCS領域のチェックを微小領域のみのチェックとするようにしたことを特徴とする画像入出力装置。 - TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有するCPUと、メモリデータバス幅と異なるバス幅のメモリDIMMとを備えた画像入出力装置において、
前記CPUは、メモリ結線チェックを最大バス幅に合わせてチェックするようにしたことを特徴とする画像入出力装置。 - TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有するCPUと、メモリデータバス幅と異なるバス幅のメモリDIMMとを備えた画像入出力装置において、
前記CPUは、メモリ結線チェックをアクセスデバイスの切り替わるエリアに合わせてチェックするようにしたことを特徴とする画像入出力装置。 - TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有する制御ボードの画像入出力方法において、
機能限定されたメモリマップ領域内に、すべてのCS領域のメモリ空間をアサインすることを特徴とする画像入出力方法。 - 請求項9記載の画像入出力方法において、
搭載メモリ容量にあわせて、各CS領域に最適なメモリ空間をアサインすることを特徴とする画像入出力方法。 - 請求項10記載の画像入出力方法において、
使用アドレス信号本数に合わせて、各CS領域に最適なメモリ空間をアサインすることを特徴とする画像入出力方法。 - 請求項11記載の画像入出力方法において、
RAM-DIMMで接続されるCS領域を優先してメモリ空間をアサインし、結線チェックすることを特徴とする画像入出力方法。 - 請求項12記載の画像入出力方法において、
少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を少なくとも2組並列接続し、少なくとも2つのCS信号でイネーブル制御するRAM-DIMMの装着時は、いずれかのCS領域のチェックを省略することを特徴とする画像入出力方法。 - 請求項13記載の画像入出力方法において、
少なくとも2つのメモリデバイスを直列接続したメモリデバイス組を少なくとも2組並列接続し、少なくとも2つのCS信号でイネーブル制御するRAM-DIMMの装着時は、いずれかのCS領域のチェックを微小領域のみのチェックとすることを特徴とする画像入出力方法。 - TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有するCPUと、メモリデータバス幅と異なるバス幅のメモリDIMMとを有する制御ボードの画像入出力方法において、
メモリ結線チェックを最大バス幅に合わせてチェックすることを特徴とする画像入出力方法。 - TLBマッピング機能及びキャッシュ機能を限定するメモリマップエリアを有し、メモリへのアクセスを連続とさせるためのメモリマッピング機能を有するCPUと、メモリデータバス幅と異なるバス幅のメモリDIMMとを有する制御ボードの画像入出力方法において、
メモリ結線チェックをアクセスデバイスの切り替わるエリアに合わせてチェックすることを特徴とする画像入出力方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006196017A JP5020558B2 (ja) | 2006-07-18 | 2006-07-18 | 画像入出力装置及び画像入出力方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006196017A JP5020558B2 (ja) | 2006-07-18 | 2006-07-18 | 画像入出力装置及び画像入出力方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008026988A true JP2008026988A (ja) | 2008-02-07 |
JP5020558B2 JP5020558B2 (ja) | 2012-09-05 |
Family
ID=39117584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006196017A Expired - Fee Related JP5020558B2 (ja) | 2006-07-18 | 2006-07-18 | 画像入出力装置及び画像入出力方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5020558B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1331034C (zh) * | 2004-06-01 | 2007-08-08 | 日本电气株式会社 | 数据处理设备、数据处理方法和电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05324493A (ja) * | 1992-05-20 | 1993-12-07 | Nec Corp | メモリ診断方法 |
JP2000215110A (ja) * | 1999-01-25 | 2000-08-04 | Nec Commun Syst Ltd | メモリアドレスバス試験方式 |
JP2000298999A (ja) * | 1999-04-07 | 2000-10-24 | Mitsubishi Electric Inf Technol Center America Inc | 多機能ランダムアクセスメモリ |
JP2003015961A (ja) * | 2001-06-28 | 2003-01-17 | Ricoh Co Ltd | 記録媒体接続チェック装置、および、制御プログラム |
-
2006
- 2006-07-18 JP JP2006196017A patent/JP5020558B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05324493A (ja) * | 1992-05-20 | 1993-12-07 | Nec Corp | メモリ診断方法 |
JP2000215110A (ja) * | 1999-01-25 | 2000-08-04 | Nec Commun Syst Ltd | メモリアドレスバス試験方式 |
JP2000298999A (ja) * | 1999-04-07 | 2000-10-24 | Mitsubishi Electric Inf Technol Center America Inc | 多機能ランダムアクセスメモリ |
JP2003015961A (ja) * | 2001-06-28 | 2003-01-17 | Ricoh Co Ltd | 記録媒体接続チェック装置、および、制御プログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1331034C (zh) * | 2004-06-01 | 2007-08-08 | 日本电气株式会社 | 数据处理设备、数据处理方法和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP5020558B2 (ja) | 2012-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9426318B2 (en) | Image reader unit and image forming apparatus including same | |
CN1265249C (zh) | 图像形成装置及方法 | |
JP5020558B2 (ja) | 画像入出力装置及び画像入出力方法 | |
JP3866055B2 (ja) | 画像形成装置 | |
JP2005173237A (ja) | 画像形成装置 | |
JP2014138301A (ja) | 原稿読取方法、原稿読取装置、及び画像形成装置 | |
CN102833441B (zh) | 图像形成装置 | |
JPH02150869A (ja) | 画像形成装置 | |
JPH11277851A (ja) | 画像形成装置 | |
US20090074433A1 (en) | Image forming apparatus | |
JP4211302B2 (ja) | 画像形成装置 | |
JP6701561B2 (ja) | シート搬送装置及び画像形成システム | |
JP6882925B2 (ja) | 画像形成装置、制御プログラムおよび制御方法 | |
JP3989156B2 (ja) | 画像形成装置 | |
JP3707958B2 (ja) | 画像処理装置および画像形成装置 | |
US20120050768A1 (en) | Color image forming apparatus and control board included in the same | |
JP2002341705A (ja) | 画像形成装置 | |
JPH09261384A (ja) | 画像形成装置 | |
JP3576956B2 (ja) | 画像形成装置 | |
JP6554941B2 (ja) | 画像形成装置 | |
US8681395B2 (en) | Image reading apparatus and image reading method | |
JP4214724B2 (ja) | 画像形成装置 | |
JP2007108587A (ja) | 画像形成装置 | |
JP2001125439A (ja) | 画像形成装置 | |
JPH05127443A (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090528 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120613 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5020558 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |