JP2008016705A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008016705A JP2008016705A JP2006187779A JP2006187779A JP2008016705A JP 2008016705 A JP2008016705 A JP 2008016705A JP 2006187779 A JP2006187779 A JP 2006187779A JP 2006187779 A JP2006187779 A JP 2006187779A JP 2008016705 A JP2008016705 A JP 2008016705A
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- forming
- silicon
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/50—Peripheral circuit region structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Abstract
【解決手段】半導体装置の製造方法は、メモリアレイ領域10Aのシリコン基板11内に不純物を注入し、メモリアレイ領域10Aのゲート電極14に対応してソース・ドレイン拡散層を形成する第1拡散層形成工程と、メモリアレイ領域10Aのソース・ドレイン拡散層内の不純物を拡散する熱処理工程と、周辺回路領域10B,10Cのシリコン基板11内に不純物を注入し、周辺回路領域10B,10Cのゲート電極14に対応してソース・ドレイン拡散層を形成する第2拡散層形成工程とをこの順に有する。
【選択図】図1
Description
半導体基板の第1領域のシリコン層をパターニングして、ゲート電極に形成する第1パターニング工程と、
前記第1領域の半導体基板内に不純物を注入し、前記第1領域のゲート電極に対応してソース・ドレイン拡散層を形成する第1拡散層形成工程と、
半導体基板の相互に隣接する第2領域及び第3領域の前記シリコン層をパターニングして、ゲート電極に形成する第2パターニング工程と、
前記第2及び第3領域の半導体基板内に不純物を注入し、前記第2及び第3領域のゲート電極に対応してソース・ドレイン拡散層を形成する第2拡散層形成工程と、
前記第1領域のソース・ドレイン拡散層内の不純物を拡散する熱処理工程とを有し、
前記熱処理工程を、前記第1拡散層形成工程と前記第2拡散層形成工程との間に行うことを特徴とする。
10A:メモリアレイ領域
10B:NMOSFET領域
10C:PMOSFET領域
11:シリコン基板
12:素子分離構造
13:ゲート絶縁膜
14:ゲート電極
15:シリコン電極層
16:金属電極層
17:電極保護膜
17a:窒化膜
18:側壁保護膜
19:コンタクトパッド
19a:ポリシリコン膜
20:パッド保護膜
20a:酸化膜
21:層間絶縁膜
21a:酸化膜
22:ダミーのゲート電極
23:側壁
24:上部電極保護膜
25:側壁保護膜
26:分離構造
27:部分
28:構造
29:層間絶縁膜
30:コンタクトホール
31:コンタクトプラグ
32:コンタクトホール
33:コンタクトプラグ
34:上層配線
35:配線保護膜
36:層間絶縁膜
37:スルーホール
38:プラグ
39:層間絶縁膜
40:シリンダ孔
41:キャパシタ
42:下部電極
43:容量絶縁膜
44:上部電極
45:層間絶縁膜
46:スルーホール
47:プラグ
48:スルーホール
49:プラグ
50:表層配線
51:レジストパターン
52:N型不純物
53:レジストパターン
54:P型不純物
55:開口
56:分離溝
57:ダミーのコンタクトパッド
Claims (6)
- 半導体基板上に不純物がドープされたシリコン層を形成するシリコン層形成工程と、
半導体基板の第1領域のシリコン層をパターニングして、ゲート電極に形成する第1パターニング工程と、
前記第1領域の半導体基板内に不純物を注入し、前記第1領域のゲート電極に対応してソース・ドレイン拡散層を形成する第1拡散層形成工程と、
半導体基板の相互に隣接する第2領域及び第3領域の前記シリコン層をパターニングして、ゲート電極に形成する第2パターニング工程と、
前記第2及び第3領域の半導体基板内に不純物を注入し、前記第2及び第3領域のゲート電極に対応してソース・ドレイン拡散層を形成する第2拡散層形成工程と、
前記第1領域のソース・ドレイン拡散層内の不純物を拡散する熱処理工程とを有し、
前記熱処理工程を、前記第1拡散層形成工程と前記第2拡散層形成工程との間に行うことを特徴とする半導体装置の製造方法。 - 前記シリコン層形成工程は、ノンドープシリコン層を堆積する工程と、前記第1領域及び第2領域のシリコン層に第1導電型の不純物を注入し、前記第3領域のシリコン層に第2導電型の不純物を注入する注入工程とを有する、請求項1に記載の半導体装置の製造方法。
- 前記シリコン層形成工程と前記第1パターニング工程との間に、前記シリコン層上に金属層を堆積する工程を更に有し、前記ゲート電極が前記シリコン層及び金属層で構成される、請求項1又は2に記載の半導体装置の製造方法。
- 前記第1パターニング工程は、前記シリコン層を前記第2領域と前記第3領域の境界部分で分離する分離溝を前記シリコン層内に形成する、請求項1〜3の何れか一に記載の半導体装置の製造方法。
- 前記第1パターニング工程と前記第2パターニング工程との間に、前記第1領域のゲート電極の側壁及び前記分離溝の側壁に側壁保護膜を形成する工程を更に有する、請求項4に記載の半導体装置の製造方法。
- 前記側壁保護膜を形成する工程と前記第2パターニング工程との間に、前記第1領域のゲート電極間と、前記分離溝内とに、前記半導体基板に接するコンタクト電極を形成する工程を更に有する、請求項5に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006187779A JP4322897B2 (ja) | 2006-07-07 | 2006-07-07 | 半導体装置の製造方法 |
US11/773,666 US7879702B2 (en) | 2006-07-07 | 2007-07-05 | Method for manufacturing a semiconductor device including a memory cell array area and peripheral circuit area |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006187779A JP4322897B2 (ja) | 2006-07-07 | 2006-07-07 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008016705A true JP2008016705A (ja) | 2008-01-24 |
JP4322897B2 JP4322897B2 (ja) | 2009-09-02 |
Family
ID=38949774
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006187779A Expired - Fee Related JP4322897B2 (ja) | 2006-07-07 | 2006-07-07 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7879702B2 (ja) |
JP (1) | JP4322897B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10032779B2 (en) | 2012-12-26 | 2018-07-24 | Renesas Electronics Corporation | Semiconductor device with plasma damage protecting elements |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5111980B2 (ja) | 2006-09-06 | 2013-01-09 | 株式会社東芝 | 半導体装置 |
JP2021044399A (ja) * | 2019-09-11 | 2021-03-18 | キオクシア株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4398010B2 (ja) | 1999-06-16 | 2010-01-13 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
JP3904781B2 (ja) | 1999-11-17 | 2007-04-11 | パイオニア株式会社 | 番組送受信システム及び方法 |
JP2001284467A (ja) | 2000-03-30 | 2001-10-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
KR100331568B1 (ko) * | 2000-05-26 | 2002-04-06 | 윤종용 | 반도체 메모리 소자 및 그 제조방법 |
JP2003006530A (ja) | 2001-06-25 | 2003-01-10 | Sony Corp | 情報処理システム、情報処理装置および方法、情報処理端末および方法、記録媒体、並びにプログラム |
JP2003152071A (ja) | 2001-11-13 | 2003-05-23 | Sony Corp | 素子形成領域の形成方法、半導体装置の製造方法、及び半導体装置 |
JP2003186905A (ja) | 2001-12-18 | 2003-07-04 | Toshisato Nakamura | コンテンツシステム、方法、プログラム、および記憶媒体 |
KR100533959B1 (ko) * | 2004-06-30 | 2005-12-06 | 삼성전자주식회사 | 반도체 장치 제조 방법 |
JP2006120832A (ja) | 2004-10-21 | 2006-05-11 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2006
- 2006-07-07 JP JP2006187779A patent/JP4322897B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-05 US US11/773,666 patent/US7879702B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10032779B2 (en) | 2012-12-26 | 2018-07-24 | Renesas Electronics Corporation | Semiconductor device with plasma damage protecting elements |
Also Published As
Publication number | Publication date |
---|---|
JP4322897B2 (ja) | 2009-09-02 |
US7879702B2 (en) | 2011-02-01 |
US20080014727A1 (en) | 2008-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4773169B2 (ja) | 半導体装置の製造方法 | |
US9330978B2 (en) | Semiconductor device | |
US20070296031A1 (en) | Semiconductor device and manufacture method thereof | |
US20090101968A1 (en) | Structure of semiconductor device and manufacturing method of the same | |
JP2008244093A (ja) | 半導体装置の製造方法 | |
US6432774B2 (en) | Method of fabricating memory cell with trench capacitor and vertical transistor | |
JP2004214413A (ja) | 半導体装置 | |
JP2012156451A (ja) | 半導体装置及びその製造方法 | |
JP2004214379A (ja) | 半導体装置、ダイナミック型半導体記憶装置及び半導体装置の製造方法 | |
JP2011129566A (ja) | 半導体装置の製造方法 | |
US7633117B2 (en) | Capacitorless DRAM with cylindrical auxiliary gate and fabrication method thereof | |
JP2013074189A (ja) | 半導体装置及びその製造方法 | |
JP2006203128A (ja) | 半導体記憶装置及びその製造方法 | |
JP2011192800A (ja) | 半導体装置及びその製造方法 | |
JP2011129762A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009094275A (ja) | 半導体装置およびその製造方法 | |
JP4322897B2 (ja) | 半導体装置の製造方法 | |
US6642093B2 (en) | Method for manufacturing a semiconductor device | |
US20080230838A1 (en) | Semiconductor memory device and manufacturing process therefore | |
JP2006032574A (ja) | 半導体装置及びその製造方法 | |
JP4199782B2 (ja) | 半導体装置の製造方法 | |
JP2011171507A (ja) | 半導体装置の製造方法 | |
JP2011129761A (ja) | 半導体装置の製造方法 | |
US8349719B2 (en) | Semiconductor device and method for fabricating the same | |
KR100732303B1 (ko) | 반도체 소자 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090514 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |