JP4199782B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4199782B2 JP4199782B2 JP2006169765A JP2006169765A JP4199782B2 JP 4199782 B2 JP4199782 B2 JP 4199782B2 JP 2006169765 A JP2006169765 A JP 2006169765A JP 2006169765 A JP2006169765 A JP 2006169765A JP 4199782 B2 JP4199782 B2 JP 4199782B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- region
- layer
- electrode layer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 140
- 229910052710 silicon Inorganic materials 0.000 claims description 140
- 239000010703 silicon Substances 0.000 claims description 140
- 239000012535 impurity Substances 0.000 claims description 75
- 239000000758 substrate Substances 0.000 claims description 41
- 238000000151 deposition Methods 0.000 claims description 16
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 118
- 238000000034 method Methods 0.000 description 27
- 229910052698 phosphorus Inorganic materials 0.000 description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 13
- 230000002093 peripheral effect Effects 0.000 description 13
- 239000011574 phosphorus Substances 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- -1 BF 2 Chemical compound 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置の製造方法に関し、特に、半導体基板上に溝型ＭＯＳＦＥＴを有する半導体装置の製造に好適な半導体装置の製造方法に関する。
ＤＲＡＭ（Dynamic Random Access Memory）は、メモリセルがアレイ状に配設されたメモリアレイ領域と、メモリアレイ領域の周辺に配設されると共に、各メモリセルを駆動する周辺回路が配設された周辺回路領域とを備えている。メモリセルは、シリコン基板の表面部分に形成されたＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）と、このＭＯＳＦＥＴに接続されたキャパシタとから構成され、ＭＯＳＦＥＴを介してキャパシタに電荷を蓄積することによって、情報の記憶が行われる。キャパシタに蓄積された電荷は、ＭＯＳＦＥＴの接合リーク電流により、時間の経過に伴って減少する。従って、蓄積された電荷を読出し可能な時間内に、その電荷を読み出すと共に蓄積し直すリフレッシュ動作を行っている。
ＤＲＡＭでは、特に携帯式の電子機器への搭載に際しては、消費電力を少なくして電子機器のバッテリ駆動時間を確保する要請が強い。この目的のためには、装置の電源電圧を下げると共に、ＤＲＡＭのメモリセルの電荷保持能力を向上させて、多くの電力を必要とするリフレッシュ動作の周期を長くすることが望ましい。
メモリセルの電荷保持能力を向上する方法の一つとして、非特許文献１は、溝型ＭＯＳＦＥＴ（ＲＣＡＴ：Recessed Channel Array Transistor）を提案している。溝型ＭＯＳＦＥＴは、ゲート電極を構成するシリコン層（シリコン電極層）が、シリコン基板の表面部分に形成されたトレンチに収容される特徴を有している。
溝型ＭＯＳＦＥＴでは、トレンチの表面に沿って略Ｕ字状のチャネルが形成されるので、近年の配線ピッチの小さな半導体装置であってもチャネル長を確保できる。溝型ＭＯＳＦＥＴでは、プレーナ型ＭＯＳＦＥＴに比して、所要のしきい値電圧を得るための不純物濃度を低くできるので、ＰＮ接合部における電界強度を低減して、接合リーク電流を抑制し、メモリセルの電荷保持能力を向上させることが出来る。
溝型ＭＯＳＦＥＴの製造に際しては、シリコン基板の表面部分にトレンチを形成した後、トレンチ内部を含むシリコン基板上にシリコン電極層を堆積する。イオン注入によってシリコン電極層に不純物を注入した後、シリコン電極層をゲート電極形状にパターニングする。更に、熱処理によってシリコン電極層に注入した不純物を拡散、活性化させ、導電性を有するゲート電極に形成する。
一方、周辺回路領域に配設されるＭＯＳＦＥＴは、メモリセルのＭＯＳＦＥＴと異なり、チャネル長を短くして高速動作を確保することが好ましく、プレーナ型ＭＯＳＦＥＴが採用される。溝型ＭＯＳＦＥＴ及びその製造方法については、例えば非特許文献１に記載されている。
Symposium on VLSI Technology, p.11-12, 2003
Symposium on VLSI Technology, p.11-12, 2003
ところで、ＤＲＡＭの製造に際しては、スループットを向上させるために、メモリアレイ領域のシリコン電極層へのイオン注入と、周辺回路領域のシリコン電極層であって、メモリアレイ領域のシリコン電極層と同じ導電型を有する層へのイオン注入とを一つの工程で行うことが望ましい。
ところが、上記製造方法では、イオン注入の加速エネルギーが周辺回路領域のシリコン電極層の厚みに合わせて小さく設定されるので、熱処理条件の制約と相まって、図５、６に示すように、メモリアレイ領域１０Ａでは、注入した不純物をトレンチ１４の底部付近まで充分に拡散させることが出来ない問題がある。図５中、記号Ｐはシリコン電極層１６に導入された不純物がリンである旨を示し、表示したＰの数によってリンの濃度を示している。図６は、図５のVI−VI線に沿った断面におけるリンの濃度プロファイルを示している。
トレンチ１４の底部付近でシリコン電極層１６中の不純物濃度が不足すると、ＭＯＳＦＥＴの動作に際して上記底部付近でシリコン電極層１６が空乏化することによって、ＭＯＳＦＥＴのオン電流が低下し、ＤＲＡＭの動作速度が低下する。
上記トレンチ１４の底部付近での不純物濃度の不足を抑制するために、シリコン電極層１６の堆積に際して、in-situでシリコン電極層１６内に一方の導電型の不純物を導入する方法も考えられる。この方法では、例えばＮ型のシリコン電極層１６を堆積した場合には、ＰＭＯＳＦＥＴを形成するＰＭＯＳＦＥＴ領域に対して、Ｐ型不純物をイオン注入し、導電型をＰ型に反転させる工程が必要である。
しかし、導電型の反転に際しては、シリコン電極層１６の空乏化を防止するために、シリコン電極層１６に既に導入されたＮ型不純物の総原子数を充分に上回る総原子数のＰ型不純物を注入する必要がある。この場合、多量のＰ型不純物がシリコン電極層１６に導入されることによって、図７の符号３３に示すように、シリコン電極層１６中のＰ型不純物がシリコン基板１１内へ拡散する問題が生じる。シリコン電極層１６中の不純物がシリコン基板１１内へ拡散すると、ＭＯＳＦＥＴのしきい値電圧が変動する。同図中、記号Ｐ、Ｂは、リン、ホウ素をそれぞれ示している。
本発明は、上記に鑑み、半導体基板上に溝型ＭＯＳＦＥＴを有する半導体装置の製造に好適な半導体装置の製造方法であって、シリコン電極層から半導体基板内への不純物の拡散を抑制しつつ、トレンチの底部付近におけるシリコン電極層の不純物濃度の低下を抑制可能な半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板上に第１導電型の不純物ドープシリコン層及びノンドープシリコン層を順次に堆積して、シリコン積層を形成する工程と、
前記半導体基板上の第１領域内のシリコン積層に第１導電型の不純物を注入する工程と、
前記半導体基板上の第２領域内のシリコン積層に第２導電型の不純物を注入する工程と、
前記第１導電型及び第２導電型の不純物注入工程に後続して前記シリコン積層を熱処理し、前記第１領域内のシリコン積層を第１導電型のシリコン層に、前記第２領域内のシリコン積層を第２導電型シリコン層に形成する工程とを有することを特徴とする。
前記半導体基板上の第１領域内のシリコン積層に第１導電型の不純物を注入する工程と、
前記半導体基板上の第２領域内のシリコン積層に第２導電型の不純物を注入する工程と、
前記第１導電型及び第２導電型の不純物注入工程に後続して前記シリコン積層を熱処理し、前記第１領域内のシリコン積層を第１導電型のシリコン層に、前記第２領域内のシリコン積層を第２導電型シリコン層に形成する工程とを有することを特徴とする。
本発明によれば、シリコン積層の下部を第１導電型の不純物ドープシリコン層で堆積するので、シリコン積層の底部付近における、不純物濃度の低下を抑制できる。また、第１導電型の不純物ドープシリコン層上にノンドープシリコン層を堆積するので、第２領域では、第２導電型のシリコン積層に含まれる第１導電型の不純物の総原子数を制限できる。従って、第２領域でシリコン積層の導電型の反転に必要な第２導電型の不純物の総原子数を適度な範囲に制限できるので、第２領域において、シリコン積層の空乏化を抑制しつつも、第２導電型の不純物のシリコン基板内への拡散を抑制できる。
本発明では、不純物ドープシリコン層の堆積及びノンドープシリコン層の堆積は、連続して行ってもよく、或いは、別個に行ってもよい。また、第１導電型はＮ型であってもよく、或いは、Ｐ型であってもよい。Ｎ型不純物には、例えばリン、ヒ素、又は、ガリウムを用いてもよく、Ｐ型不純物には、例えばホウ素、又は、インジウムを用いてもよい。ホウ素の注入に際しては、ＢＦ２を注入してもよい。
本発明では、前記シリコン積層を形成する工程に先立って、前記第１領域内の半導体基板上にトレンチを形成する工程を有し、前記不純物ドープシリコン層及びノンドープシリコン層は前記トレンチ内を含む半導体基板の表面に堆積され、前記ノンドープシリコン層の表面は実質的に平坦であってもよい。トレンチの底部付近が不純物ドープシリコン層で堆積されることによって、トレンチの底部付近における不純物濃度を向上できる。
不純物ドープシリコン層をトレンチ内に堆積する場合には、前記不純物ドープシリコン層の厚みが、前記トレンチの最小幅の１／２よりも大きいことが好ましい。不純物ドープシリコン層を充分な厚みで堆積することによって、トレンチの内部での不純物濃度の不足を抑制できる。
本発明の好適な態様では、前記熱処理する工程に先だって又は後続して、前記シリコン積層の上に金属層を堆積する工程を更に有する。電気抵抗の小さな金属層を堆積することによって、信号の伝達速度を向上できる。この場合、前記シリコン積層及び金属層をパターニングして、ＭＯＳＦＥＴのゲート電極に加工する工程を更に有してもよい。
以下に、図面を参照し、本発明の実施形態を詳細に説明する。図１、２は、本発明の一実施形態に係る半導体装置の製造方法について、各製造段階を順次に示す断面図である。シリコン基板１１上には、メモリセルがアレイ状に配設されるメモリアレイ領域１０Ａと、メモリアレイ領域１０Ａの周辺に配設されると共に、メモリセルを駆動する周辺回路が配設される周辺回路領域とが設定されている。同図中、メモリアレイ領域１０Ａでは、ソース拡散層を共有する２つのメモリセルが形成される領域を、周辺回路領域では、ＣＭＯＳＦＥＴのうちのＮＭＯＳＦＥＴが配設されるＮＭＯＳＦＥＴ領域１０Ｂ、及び、ＰＭＯＳＦＥＴが配設されるＰＭＯＳＦＥＴ領域１０Ｃをそれぞれ示している。
先ず、公知の方法で、シリコン基板１１の表面部分にＳＴＩ（Shallow Trench Isolation）型の素子分離構造１２を形成し、ＭＯＳＦＥＴが形成される素子形成領域を区画する。次いで、公知のイオン注入技術を用いて、各素子形成領域に不純物を注入し、ウェル１３を形成する。ウェル１３の不純物濃度を調節することによって、ＭＯＳＦＥＴのしきい値電圧を制御できる。
引き続き、公知のドライエッチング技術を用いて、メモリアレイ領域１０Ａのシリコン基板１１をエッチングし、１５０ｎｍ程度の深さを有するトレンチ１４を形成する。トレンチ１４の幅は設計ルールに依存するが、本実施形態では例えば６０ｎｍに設定する。次いで、公知の酸化技術等を用いて、６ｎｍ程度の厚みを有するゲート絶縁膜１５を形成する。
引き続き、ＣＶＤ（Chemical Vapor Deposition）法を用いて、シリコン電極層の下層膜１６ａを例えば３０ｎｍの厚みで堆積し、トレンチ１４を完全に埋め込む（図１（ａ））。下層膜１６ａの堆積に際しては、in-situで高濃度のＮ型不純物を導入する。Ｎ型不純物として、例えばリンを導入する。次いで、下層膜１６ａ上に、ＣＶＤ法を用いて、シリコン電極層の上層膜１６ｂを例えば４０ｎｍの厚みで堆積する。これによって、シリコン基板１１表面から見た厚みが７０ｎｍで、且つ、表面が略平坦なシリコン電極層１６を形成する（図１（ｂ））。上層膜１６ｂの堆積に際しては、不純物を導入しない。
下層膜１６ａ及び上層膜１６ｂの堆積に際しては、同じ炉内で連続的に行ってもよく、或いは、下層膜１６ａの堆積後にウエハを一旦出炉させて、同一又は別の炉内で上層膜１６ｂを堆積してもよい。本実施形態では、シリコン電極層１６の堆積に際してポリシリコンを堆積するが、アモルファスシリコンを堆積してもよい。
次いで、公知のリソグラフィ技術及びイオン注入技術を用いて、図１（ｃ）の符号３１に示すように、メモリアレイ領域１０Ａ及びＮＭＯＳＦＥＴ領域１０Ｂのシリコン電極層１６に、Ｎ型不純物としてリンを注入する。注入するＮ型不純物の濃度は、例えば５×１０１５ｃｍ−２とする。Ｎ型不純物の注入に際しては、ＮＭＯＳＦＥＴ領域１０Ｂにおいて、シリコン電極層１６に注入されたＮ型不純物がシリコン基板１１のチャネルに到達しないように、加速エネルギーを設定する。Ｎ型不純物がリンで、シリコン電極層１６の厚みが７０ｎｍである場合には、加速エネルギーは１０ｋｅＶ以下が望ましい。なお、リンに代えてヒ素を注入してもよい。
引き続き、公知のリソグラフィ技術及びイオン注入技術を用い、図２（ｄ）の符号３２に示すように、ＰＭＯＳＦＥＴ領域１０Ｃのシリコン電極層１６に、Ｐ型不純物としてホウ素を注入する。注入するＰ型不純物の濃度は、注入するＰ型不純物の総原子数が、ＰＭＯＳＦＥＴ領域１０Ｃのシリコン電極層の下層膜１６ａに導入されたＮ型不純物の総原子数を充分に上回る濃度とし、例えば２×１０１５ｃｍ−２とする。Ｐ型不純物の注入に際しては、ＰＭＯＳＦＥＴ領域１０Ｃにおいて、シリコン電極層１６に注入されたＰ型不純物がシリコン基板１１のチャネルに到達しないように、加速エネルギーを設定する。Ｐ型不純物がホウ素で、シリコン電極層１６の厚みが７０ｎｍである場合には、加速エネルギーは５ｋｅＶ以下が望ましい。なお、ホウ素に代えてＢＦ２やインジウムを注入してもよい。
次いで、シリコン電極層１６上に例えばタングステン層１７を堆積する。タングステン層１７上に例えば窒化シリコン層を堆積した後、公知のリソグラフィ技術及びドライエッチング技術を用いて、この窒化シリコン層をパターンニングし、電極保護膜１８に形成する。引き続き、電極保護膜１８をハードマスクとして用いて、タングステン層１７、シリコン電極層１６、及び、ゲート絶縁膜１５をゲート電極１９の形状にパターニングする。
次いで、公知のリソグラフィ技術及びイオン注入技術を用いて、メモリアレイ領域１０Ａ及びＮＭＯＳＦＥＴ領域１０Ｂで、電極保護膜１８から露出するシリコン基板１１の表面付近にＮ型不純物を注入する。引き続き、ＰＭＯＳＦＥＴ領域１０Ｃで、電極保護膜１８から露出するシリコン基板１１の表面付近にＰ型不純物を注入する。更に、熱処理によって、シリコン電極層１６又はシリコン基板１１の表面付近に注入した不純物を拡散させる。シリコン基板１１の表面付近では、シリコン基板１１の表面付近に注入された不純物が熱処理工程で拡散し、ソース・ドレイン拡散層２０が形成される。
メモリアレイ領域１０Ａ及びＮＭＯＳＦＥＴ領域１０Ｂのシリコン電極層１６では、注入されたＮ型不純物が熱処理工程で拡散する。これによって、図３（ａ）、（ｂ）に示すように、上層膜１６ｂを含めて、略一様なＮ型不純物の濃度を有するシリコン電極層１６が形成される。図３（ａ）は、メモリアレイ領域１０Ａの一部を、図３（ｂ）は、ＮＭＯＳＦＥＴ領域１０Ｂの一部をそれぞれ示し、記号Ｐはリンを、その表示数がリンの濃度を示している。
ＰＭＯＳＦＥＴ領域１０Ｃのシリコン電極層１６では、下層膜１６ａにＮ型不純物が導入されているものの、下層膜１６ａに導入されたＮ型不純物の総原子数を充分に上回る総原子数のＰ型不純物が注入されている。従って、注入されたＰ型不純物が熱処理工程で拡散することによって、図４に示すように、下層膜１６ａを含めて全体としてＰ型に形成される。本実施形態では、ＰＭＯＳＦＥＴ領域１０Ｃにおいてシリコン電極層１６に注入するＰ型不純物の総原子数が適度な範囲に制限されているので、同図に示すように、シリコン電極層１６内のＰ型不純物がシリコン基板１１内へ拡散することが抑制される。同図は、ＰＭＯＳＦＥＴ領域１０Ｃの一部を示し、記号Ｐ、Ｂはリン、ホウ素をそれぞれ示している。
シリコン電極層１６は、熱処理によって再結晶化する。これによって、下層が不純物ドープ・ポリシリコンからなるシリコン電極層１６で、上層がタングステン層１７で構成される、ポリメタル構造のゲート電極１９が形成される。ゲート電極１９と、その両脇のシリコン基板１１の表面部分に形成されたソース・ドレイン拡散層２０とがＭＯＳＦＥＴを構成する。メモリアレイ領域１０Ａでは、シリコン電極層１６がトレンチ１４内に収容された溝型ＭＯＳＦＥＴが、周辺回路領域では、シリコン電極層１６が略平らなシリコン基板１１上に形成されたプレーナ型ＭＯＳＦＥＴが形成される（図２（ｅ））。
更に、ゲート電極１９の側壁を覆う側壁保護膜を形成した後、電極保護膜１８及び側壁保護膜を覆ってシリコン基板１１上に層間絶縁膜を堆積する。層間絶縁膜及びゲート絶縁膜１５を貫通して、ソース・ドレイン拡散層２０に接続するプラグを形成した後、層間絶縁膜上にプラグに接続する上層配線やキャパシタを形成する。これらの工程を経ることによって、半導体装置を製造できる。
本実施形態の製造方法によれば、シリコン電極層の下層膜１６ａの堆積に際して、Ｎ型不純物をin-situで導入することによって、トレンチ１４の底部付近におけるシリコン電極層１６の不純物濃度の低下を抑制できる。また、ＮＭＯＳＦＥＴ領域１０Ｂにおいても同様に、シリコン電極層１６の底部付近の不純物濃度の低下を抑制できる。従って、シリコン電極層１６の空乏化を抑制し、ＭＯＳＦＥＴのオン電流低下を抑制できる。
また、シリコン電極層の下層膜１６ａ上に不純物を導入しない上層膜１６ｂを堆積することによって、ＰＭＯＳＦＥＴ領域１０Ｃにおいて、シリコン電極層１６中に含まれるＮ型不純物の総原子数を低減し、これによって、シリコン電極層１６に注入するＰ型不純物の総原子数を減らすことが出来る。従って、ＰＭＯＳＦＥＴ領域１０Ｃのシリコン電極層１６の空乏化を抑制しつつも、シリコン電極層１６中のＰ型不純物がシリコン基板１１内へ拡散することを抑制し、しきい値電圧の変動を抑制できる。
なお、上記実施形態では、シリコン電極層１６に導入するＮ型不純物としてリンを用いたが、ヒ素やガリウム等を用いても同様の効果を得ることが出来る。また、ＰＭＯＳＦＥＴ領域１０Ｃのシリコン電極層１６に注入するＰ型不純物をホウ素としたが、ＢＦ２やインジウム等を注入することも出来る。更に、メモリアレイ領域１０Ａのシリコン電極層１６の導電型をＰ型とし、上記製造方法における不純物の導電型を逆にしても同様の効果を得ることが出来る。
ところで、従来の半導体装置では、上記実施形態とは異なり、周辺回路領域のＰＭＯＳＦＥＴにおけるシリコン電極層１６をＮ型にすると共に、シリコン基板１１表面よりやや下方にチャネルを形成した埋込みチャネル型が採用されていた。しかし、このＰＭＯＳＦＥＴでは、シリコン基板１１とシリコン電極層１６との間の仕事関数差によって、しきい値電圧を充分に低減できない問題があった。埋込みチャネル型のＰＭＯＳＦＥＴにおけるしきい値電圧は、例えば〜０．７Ｖである。
上記に対して、本実施形態の半導体装置では、周辺回路領域のＰＭＯＳＦＥＴにおけるシリコン電極層１６をＰ型にすると共に、シリコン基板１１の直下にチャネルを形成した表面チャネル型を採用することによって、上記仕事関数差を低減し、しきい値電圧を０．３Ｖ程度に下げることが出来る。ＰＭＯＳＦＥＴのシリコン電極層１６をＰ型に、ＮＭＯＳＦＥＴのシリコン電極層１６をＮ型にしたトランジスタ構造はＰＮデュアルゲート構造と、また、その製造プロセスはＰＮデュアルゲートプロセスと呼ばれ、最新のロジック半導体装置等で採用されている。
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置の製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置の製造方法も、本発明の範囲に含まれる。
１０Ａ：メモリアレイ領域
１０Ｂ：周辺回路領域のＮＭＯＳＦＥＴ領域
１０Ｃ：周辺回路領域のＰＭＯＳＦＥＴ領域
１１：シリコン基板
１２：素子分離構造
１３：ウェル
１４：トレンチ
１５：ゲート絶縁膜
１６：シリコン電極層
１６ａ：シリコン電極層の下層膜
１６ｂ：シリコン電極層の上層膜
１７：タングステン層
１８：電極保護膜
１９：ゲート電極
２０：ソース・ドレイン拡散層
３１：Ｎ型不純物
３２：Ｐ型不純物
３３：シリコン基板へ拡散したＰ型不純物
１０Ｂ：周辺回路領域のＮＭＯＳＦＥＴ領域
１０Ｃ：周辺回路領域のＰＭＯＳＦＥＴ領域
１１：シリコン基板
１２：素子分離構造
１３：ウェル
１４：トレンチ
１５：ゲート絶縁膜
１６：シリコン電極層
１６ａ：シリコン電極層の下層膜
１６ｂ：シリコン電極層の上層膜
１７：タングステン層
１８：電極保護膜
１９：ゲート電極
２０：ソース・ドレイン拡散層
３１：Ｎ型不純物
３２：Ｐ型不純物
３３：シリコン基板へ拡散したＰ型不純物
Claims (4)
- 半導体基板上にゲート絶縁膜を介して第１導電型の不純物ドープシリコン層及びノンドープシリコン層を順次に堆積して、シリコン積層を形成する工程と、
前記半導体基板上の第１領域内のシリコン積層に第１導電型の不純物を注入する工程と、
前記半導体基板上の第２領域内のシリコン積層に第２導電型の不純物を注入する工程と、
前記第１導電型及び第２導電型の不純物注入工程に後続して前記シリコン積層を熱処理し、前記第１領域内のシリコン積層を第１導電型のシリコン層に、前記第２領域内のシリコン積層を第２導電型シリコン層に形成する工程と、
前記シリコン積層を形成する工程に先立って、前記第１領域内の半導体基板上にトレンチを形成する工程とを有し、前記不純物ドープシリコン層及びノンドープシリコン層は前記トレンチ内を含む半導体基板の表面に堆積されることを特徴とする半導体装置の製造方法。 - 前記不純物ドープシリコン層の厚みが、前記トレンチの最小幅の１／２よりも大きい、請求項１に記載の半導体装置の製造方法。
- 前記熱処理する工程に先だって又は後続して、前記シリコン積層の上に金属層を堆積する工程を更に有する、請求項１又は２に記載の半導体装置の製造方法。
- 前記不純物注入工程の後に、前記シリコン積層及び金属層をパターニングして、ＭＯＳＦＥＴのゲート電極に加工する工程を更に有する、請求項３に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006169765A JP4199782B2 (ja) | 2006-06-20 | 2006-06-20 | 半導体装置の製造方法 |
| US11/765,145 US7772099B2 (en) | 2006-06-20 | 2007-06-19 | Method for manufacturing a semiconductor device having a doped silicon film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006169765A JP4199782B2 (ja) | 2006-06-20 | 2006-06-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008004593A JP2008004593A (ja) | 2008-01-10 |
| JP4199782B2 true JP4199782B2 (ja) | 2008-12-17 |
Family
ID=38874049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006169765A Active JP4199782B2 (ja) | 2006-06-20 | 2006-06-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7772099B2 (ja) |
| JP (1) | JP4199782B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009231772A (ja) * | 2008-03-25 | 2009-10-08 | Nec Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP5515434B2 (ja) * | 2009-06-03 | 2014-06-11 | ソニー株式会社 | 半導体装置及びその製造方法、固体撮像素子 |
| EP2508011B1 (en) | 2009-11-30 | 2014-07-30 | Nokia Corporation | Audio zooming process within an audio scene |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2751909B2 (ja) * | 1996-02-26 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2910836B2 (ja) | 1996-04-10 | 1999-06-23 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH11307765A (ja) | 1998-04-20 | 1999-11-05 | Nec Corp | 半導体装置及びその製造方法 |
| TW395055B (en) * | 1998-06-22 | 2000-06-21 | United Microelectronics Corp | Structure of read-only memory and the manufacturing method thereof |
| JP2000208640A (ja) | 1999-01-08 | 2000-07-28 | Sony Corp | 半導体装置の製造方法 |
| US6281050B1 (en) * | 1999-03-15 | 2001-08-28 | Kabushiki Kaisha Toshiba | Manufacturing method of a semiconductor device and a nonvolatile semiconductor storage device |
-
2006
- 2006-06-20 JP JP2006169765A patent/JP4199782B2/ja active Active
-
2007
- 2007-06-19 US US11/765,145 patent/US7772099B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7772099B2 (en) | 2010-08-10 |
| JP2008004593A (ja) | 2008-01-10 |
| US20070298597A1 (en) | 2007-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8969943B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP4773169B2 (ja) | 半導体装置の製造方法 | |
| JP4469677B2 (ja) | 半導体装置およびその製造方法 | |
| US7563677B2 (en) | Recessed gate electrode and method of forming the same and semiconductor device having the recessed gate electrode and method of manufacturing the same | |
| JP2012174866A (ja) | 半導体装置およびその製造方法 | |
| US8329539B2 (en) | Semiconductor device having recessed gate electrode and method of fabricating the same | |
| US7326986B2 (en) | Trench memory | |
| TW495967B (en) | Semiconductor integrated circuit device and the manufacturing method thereof | |
| JP2013026382A (ja) | 半導体装置の製造方法 | |
| JP2010147392A (ja) | 半導体装置およびその製造方法 | |
| JP2009021502A (ja) | 半導体装置およびその製造方法 | |
| JP2013074189A (ja) | 半導体装置及びその製造方法 | |
| US7829418B2 (en) | Semiconductor apparatus and method for fabricating the same | |
| JP2011192800A (ja) | 半導体装置及びその製造方法 | |
| US20040207024A1 (en) | Semiconductor device with an STI structure which is capable of suppressing inverse narrow channel effect, and method of manufacturing the same | |
| US20070080397A1 (en) | Semiconductor device including field effect transistor having asymmetric structure and method of manufacturing the same | |
| JP4199782B2 (ja) | 半導体装置の製造方法 | |
| JP4560820B2 (ja) | 半導体装置の製造方法 | |
| US7790588B2 (en) | Dual gate of semiconductor device capable of forming a layer doped in high concentration over a recessed portion of substrate for forming dual gate with recess channel structure and method for manufacturing the same | |
| JP2011049366A (ja) | 半導体装置の製造方法 | |
| JP4322897B2 (ja) | 半導体装置の製造方法 | |
| JP3403312B2 (ja) | 半導体装置およびその製造方法 | |
| JP5324849B2 (ja) | 半導体装置およびその製造方法 | |
| KR20100074503A (ko) | 트렌치 게이트형 모스트랜지스터의 제조방법 | |
| KR20010048974A (ko) | 반도체소자의 모스 트랜지스터 형성방법 및 그에 의해제조된 모스 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080602 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080922 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081003 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4199782 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |