JP2008016631A - 配線基板および配線基板の設計方法 - Google Patents

配線基板および配線基板の設計方法 Download PDF

Info

Publication number
JP2008016631A
JP2008016631A JP2006186153A JP2006186153A JP2008016631A JP 2008016631 A JP2008016631 A JP 2008016631A JP 2006186153 A JP2006186153 A JP 2006186153A JP 2006186153 A JP2006186153 A JP 2006186153A JP 2008016631 A JP2008016631 A JP 2008016631A
Authority
JP
Japan
Prior art keywords
bonding
wiring board
pad
mark
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006186153A
Other languages
English (en)
Inventor
Noriyuki Kaino
憲幸 戒能
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006186153A priority Critical patent/JP2008016631A/ja
Publication of JP2008016631A publication Critical patent/JP2008016631A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体チップの搭載位置がシフトしても、隣接するワイヤー同士の接触を防止することを目的とする。
【解決手段】所定の位置に配置された１または複数のボンディングパッドに対して、電極パッドがずれる許容範囲から求めた面積の拡大を行うことにより、半導体チップの搭載位置がシフトしても、大きくなった面積の範囲でボンディングパッドのボンディング位置をずらすことができ、隣接するワイヤー同士の接触を防止することが可能となる。
【選択図】図１

Description

本発明は、半導体チップを搭載し、ワイヤーボンディングして半導体装置を形成する配線基板および配線基板の設計方法に関する。
従来の配線基板およびそれを用いる半導体装置について図７，図８を参照しながら説明する。
図７は従来の配線基板の構造を示す図であり、図７（ａ）は配線基板の平面図を示し、図７（ｂ）は図７（ａ）の配線基板のボンディングパッド部を拡大したものである。図８は従来の配線基板を用いた半導体装置の構造を示す図であり、図８（ａ）は図７に示す配線基板を用いた半導体装置の平面図を示し、図８（ｂ）は、図８（ａ）の半導体装置におけるＢ−Ｂ´断面図を示している。
図７，図８に示すように、配線基板１０１は半導体チップ８０１を搭載して、半導体チップ８０１の端子を配線基板１０１の外部端子８０４（図８の半田ボール等）に引き出している。その構造は、絶縁性樹脂で形成された絶縁材１０８に、絶縁層と配線層を順次積み重ねた多層構造であり、配線基板１０１の上面には、半導体チップ８０１と配線基板上のボンディングパッドとがボンディングワイヤー８０２で接続され、ボンディングパッドと外部端子８０４との間を接続するように配線パターン１０４が形成されている。
半導体装置は、前記配線基板１０１と、前記配線基板１０１の底面に配置された外部端子８０４と、前記配線基板１０１の上面に接着して搭載された半導体チップ８０１と、前記配線基板１０１の配線パターン１０４と半導体チップ８０１とを電気的に接続したワイヤー８０２と、半導体チップ８０１を含んだ配線基板１０１の上面を封止した絶縁性の封止樹脂８０３とにより構成されている。
配線基板１０１，半導体チップ８０１とも、全体として直方体形状であり、４辺の側面は上面，底面に対して垂直方向に配置されている。配線基板１０１には、配線パターン１０４と基板内部で電気的に接続した外部パッド１０９が底面に形成され、その外部パッド１０９上に外部端子８０４としての半田ボールが形成されている。半田ボールは、実装基板への二次実装の際に高接続信頼性を確保するために付設されるものであり、配線基板１０１の底面に碁盤の目状に配置されている。
ここで、半導体装置の製造方法を簡単に説明する。
まず、複数個の半導体チップ８０１を搭載可能な大型の基板を用い、半導体チップ８０１単位に区分された個々の配線基板１０１の上面に形成された配線パターンで包囲された中央領域に設定された半導体チップの搭載位置に、半導体チップ８０１を接着剤により接着固定して搭載する。次に、搭載された半導体チップ８０１の電極パッドと配線基板１０１上面におけるボンディングパッドとをワイヤー８０２により電気的に接続する。そして、半導体チップ８０１を含んだ配線基板１０１の上面全面を封止樹脂８０３により封止する。この上面封止はトランスファーモールドにより行うもので、配線基板１０１の搬送等に用いるマージン領域を除いた実質上、全面を封止する。その後に、回転ブレードで大型基板を一括切断することによって半導体装置の個片に分離し、後工程で外部端子８０４を形成する。外部端子８０４は一括切断に先立って形成する方法もある（例えば、特許文献１参照）。
このような半導体装置を製造する際には、各工程で製造ばらつきが生じる。ワイヤーボンディングするワイヤーボンドの工程では、半導体チップ８０１のピン数の大幅な増大により、パッド間隔がますます狭ピッチとなり、ワイヤー間の距離もより狭まってきているため、チップを搭載する際に生じる製造ばらつきにより、ワイヤー８０２の接触危険性がますます高くなっている。
そこで、このようにボンディングパッドが２列以上に配置されたＢＧＡ基板を用いる場合、ワイヤーボンディングにおいて、ワイヤーショートが発生しないように、列ごとにワイヤーループの高さを変えた多段打ちを行う方法があるが、これは精密にショートしていないことを確認するために３次元モデルを作成し、３次元的に確認する必要がある。基板表面に平行な平面上でワイヤーが接触しないボンディングであれば、ワイヤーループの高さを変える必要もないため、図面上の設計でワイヤーの接触や交差が無いことは、ワイヤーショート防止のために最初に求められる要件となる。
特開２００３−３１６１０号公報
従来のワイヤーボンディングタイプの半導体装置を搭載するための配線基板１０１では、近年、半導体チップ８０１のピン数が大幅に増大しており、パッド間隔がますます狭ピッチとなっているため、その隣接するワイヤー同士の接触が危惧されている。
例えば、実際のチップ搭載時では、製造ばらつきとなる半導体チップの搭載位置のずれ量が平行移動で５０μｍ程度であり、回転移動で０．５°程度である。この製造ばらつきを考慮した場合、通常の基板であればワイヤー８０２の接触の可能性は小さいが、半導体チップのずれ量が上記の値より大きい場合には、隣接するワイヤー同士が接触する可能性が高くなる。また、ワイヤー１本分の直径は約２５μｍであり、隣接するワイヤー間の距離が２５μｍ以下となる場合には、ワイヤー８０２の接触の可能性が極めて高いと判断できる。しかし、狭ピッチ化に伴い、隣接するワイヤー間隔も最近接していることから、半導体チップのずれ量が５０μｍであっても隣接するワイヤー同士の接触する危険性は高くなる。隣接するワイヤー同士が接触しないようにするためには、ワイヤー８０２のボンディング位置を本来の狙い位置から隣接ワイヤー同士が接触しないような位置に修正変更できることが必要である。
設計段階での理想的なワイヤリング状態は、半導体チップ上のパッドから放射状に張られた状態である。実際には、組立工程において製造ばらつきを持っているため、組立時に半導体チップの搭載位置がずれた場合を考慮する必要がある。このように半導体チップの搭載位置がシフトすると、隣接するワイヤー同士の接触の可能性が高くなるという問題点があった。所定の位置に確実に接続するだけを目的としたものだけでは、製造ばらつきによって半導体チップが本来搭載されるべき位置に対して、数μｍ〜数十μｍずれた場合、隣接するワイヤー同士がねじれるため、そのようなワイヤー同士の接触する可能性が極めて高くなるという問題点があった。
本発明は、上記問題点を解決するために、半導体チップの搭載位置がシフトしても、隣接するワイヤー同士の接触を防止することを目的とする。
上記目的を達成するために、請求項１記載の配線基板の設計方法は、搭載された半導体チップの電極パッドをボンディングワイヤーを介して外部端子に引き出す配線基板に複数列にわたり形成された各ボンディングパッド形状を設計するに際し、前記ボンディングパッドが最も低密度に形成された列を前記ボンディングパッドの面積を拡大する前記ボンディングパッドの列として選択する工程と、残りの列から１つを選択してその列の前記ボンディングパッドのボンディング位置を結んでなる線分を基準線と想定する工程と、前記基準線上の任意の点を面積拡大の対象となる各ボンディングパッドの目印と想定する工程と、前記各ボンディングパッドに対応する前記目印と面積拡大の対象となる前記各ボンディングパッドがワイヤーボンディングされる前記電極パッドのずれ許容範囲とで形成される領域を想定する工程と、前記目印を通り前記領域の外縁部となる２直線上の任意の各点を結ぶ１つの線分を補正線とする工程と、前記補正線を構成する各点がボンディング位置となるボンディングパッドの集合を拡大後のボンディングパッドとする工程とを有し、前記半導体チップの配置がずれた場合には、前記電極パッドから前記目印の方向に前記ボンディングワイヤーを引き出して前記拡大後のボンディングパッドに接続することを特徴とする。
請求項２記載の配線基板の設計方法は、請求項１記載の配線基板の設計方法において、前記目印として前記基準線上２つのボンディングパッド間を面積拡大の対象となる前記ボンディングパッドの数だけ分割点ができるように等間隔に分割した点とすることを特徴とする。
請求項３記載の配線基板の設計方法は、請求項１記載の配線基板の設計方法において、前記補正線が面積拡大前のボンディング位置を通ることを特徴とする。
請求項４記載の配線基板の設計方法は、請求項３記載の配線基板の設計方法において、前記補正線が前記面積拡大前のボンディング位置と前記目印を結ぶ線に直交することを特徴とする。
請求項５記載の配線基板は、搭載された半導体チップの電極パッドをボンディングワイヤーを介して外部端子に引き出す配線基板であって、前記電極パッドに前記ワイヤーボンディングを介して接続される１または複数列に形成されるボンディングパッドと、前記電極パッドに前記ワイヤーボンディングを介して接続されて１列に形成される面積が拡大されたボンディングパッドと、前記ボンディングパッドまたは前記面積が拡大されたボンディングパッドと前記外部端子とを接続する配線パターンとを有し、前記面積の拡大を、接続される前記電極パッドのずれ許容範囲と所定の目印とで形成される領域内にボンディング位置がくるように行うことを特徴とする。
請求項６記載の配線基板は、請求項５記載の配線基板において、前記目印を前記ボンディングパッドが形成されるいずれかの列の１つに形成される前記ボンディングパッドのボンディング位置を結んだ基準線上に設けることを特徴とする。
請求項７記載の配線基板は、請求項６記載の配線基板において、前記目印として前記基準線上２つのボンディングパッド間を面積拡大の対象となる前記ボンディングパッドの数だけ等間隔に分割した点とすることを特徴とする。
請求項８記載の配線基板は、請求項６または請求項７のいずれかに記載の配線基板において、前記補正線が面積拡大前のボンディング位置を通ることを特徴とする。
請求項９記載の配線基板は、請求項８記載の配線基板において、前記補正線が前記面積拡大前のボンディング位置と前記目印を結ぶ線に直交することを特徴とする。
請求項１０記載の配線基板は、請求項５または請求項６または請求項７または請求項８または請求項９のいずれかに記載の配線基板において、前記拡大後のボンディングパッドを形成する輪郭４辺のうちの２辺が、前記領域を形成する３辺の内、前記目印を含む２辺に平行となる形状とすることを特徴とする。
請求項１１記載の配線基板は、請求項５または請求項６または請求項７または請求項８または請求項９または請求項１０のいずれかに記載の配線基板において、互いに隣接して同一の電気的機能を有する複数のボンディングパッドを導体パターンで連結することを特徴とする。
請求項１２記載の配線基板は、請求項５または請求項６または請求項７または請求項８または請求項９または請求項１０または請求項１１のいずれかに記載の配線基板において、互いに隣接する前記拡大後のボンディングパッドが絶縁性を確保できるように形状を変形することを特徴とする。
以上により、半導体チップの搭載位置がシフトしても、隣接するワイヤー同士の接触を防止することができる。
以上のように、本発明の配線基板および配線基板を用いた半導体装置によると、所定の位置に配置された１または複数のボンディングパッドに対して、電極パッドがずれる許容範囲から求めた面積の拡大を行うことにより、半導体チップの搭載位置がシフトしても、大きくなった面積の範囲でボンディングパッドのボンディング位置をずらすことができ、隣接するワイヤー同士の接触を防止することが可能となる。
本発明の配線基板は、所定の位置に配置された１または複数のボンディングパッドの面積を大きく形成することにより、半導体チップの搭載位置がシフトしても、大きくなった面積の範囲でボンディングパッドのボンディング位置をずらすことができ、隣接するワイヤー同士の接触を防止することが可能となる構成としたものである。
この時、拡大するボンディングパッドの形状の決定方法は、まず、ボンディングワイヤーの延長線上近傍の目印となる点と電極パッドのずれ許容範囲を決定し、この範囲の電極パッドから最も遠い２点と目印とを結ぶ２本の線分上から任意の点をそれぞれ選択して結んだ線分を構成する各点をボンディング位置として含むようにボンディングパッドを拡大する。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
図１は本発明の配線基板の構造を示す図であり、図１（ａ）は配線基板を示す表層側から見た平面図、図１（ｂ）は実施の形態１におけるボンディングパッド部を示す拡大図である。図２は本発明における配線基板を用いた半導体装置を示す図であり、図２（ａ）は図１に示す配線基板を用いた半導体装置の平面図を示し、図２（ｂ）は、図２（ａ）の半導体装置におけるＢ−Ｂ´断面図を示している。図３は本発明の配線基板におけるボンディング位置補正を説明する図である。
図１，図２において、本発明の配線基板では、例えば外形寸法２７ｍｍ角の配線基板１０１に対して、ボンディングパッドが列を成して形成された２列のボンディングパッド列１１、ボンディングパッド列１２が形成されたとすると、ボンディングパッドの密度が高い方のボンディングパッド列１１に属するボンディングパッドの形状を、従来から用いる通常のボンディングパッド形状（以下、一般形状と称す）、例えば幅１２０μｍ、長さ３００μｍとする。そして、もう一方のボンディングパッド列１２を構成するボンディングパッドの面積を一般形状に比べて大きいものにする。面積を大きくするに際しては、まず、前記ボンディングパッド列１１を構成する各ボンディングパッドのボンディング位置を結んでできた曲線を基準線１４として、前記基準線１４上の任意の点、例えば２つのボンディングパッドの中間点を目印１７とし、ダイマウント工程で推定されるチップ搭載ずれによる電極パッド位置の許容範囲として存在範囲１３を底辺に、前記目印１７を頂点として結んで形成された三角の領域１５を想定する。次に、チップ搭載ずれがない場合のボンディングパッドのワイヤーボンディング位置１０５を通り、チップ搭載ずれがない場合の電極パッドのワイヤーボンディング位置と目印１７を結ぶ線分に直交する領域１５内の線分または曲線をボンディング位置補正線１６とし、補正線１６の各点をボンディング位置とした場合のボンディングパッドの集合からボンディングパッド形状が決定されている。そして、図３に示すように、半導体チップの搭載位置がずれて当初のボンディング位置にボンディングするとワイヤーが接触するような場合であっても、ボンディングパッドの面積が拡大されており、目印１７方向にワイヤーを引き出すことによって、ずれ量に応じてワイヤーボンディング位置を補正してワイヤーボンディング位置１０５からずらすことができるため、隣接するワイヤー同士の接触を回避することができ、その結果、半導体装置の歩留り向上を図ることができる。その時、ずれた電極パッドから基準線１４上の目印１７の方向にワイヤーを引き出し、前記方向の直線とボンディングパッドの補正線１６とが交わる位置を新たなワイヤーボンディング位置として決定する。ここで、基準線１４上の目印１７の座標は、基準のボンディングパッドの座標と同様に、ボンディング装置の記憶装置に一度記憶しておき、ボンディング時にデータが呼び出される。
このように、任意の目印をあらかじめ定めておき、電極パッドのずれ許容範囲とこの目印から、ずれに対応したボンディング位置を求めてそれに対応したボンディングパッドの形状の集合となるようにボンディングパッドを拡大し、ずれた電極パッドから目印方向にボンディングを行うことにより、半導体チップの搭載位置がシフトしても、隣接するワイヤー同士の接触を防止することができる。
補正線１６は少なくとも領域１５を形成する３辺の内、目印１７を含む２辺上の任意の点をそれぞれ結ぶ線分であれば良く、必ずしも、チップ搭載ずれがない場合のボンディングパッドのワイヤーボンディング位置１０５を通る必要はない。同じく、必ずしもチップ搭載ずれがない場合の電極パッドのワイヤーボンディング位置と目印１７を結ぶ線分に直交する必要もない。
また、上記説明では目印をボンディングパッド間の中間点である場合を例に説明したが、基準線１４上の任意の点で良く、面積を拡大するボンディングパッドが複数ある場合は、均等に分けた点であっても良い。
以下、本発明の配線基板における第１の実施の形態について、図１，図２，図４を参照しながら詳細に説明する。
図４は実施の形態１におけるボンディングパッドの変形例を示す要部拡大図である。
図１，図２において、配線基板１０１は、有機樹脂よりなる多層配線構造を有している。配線基板１０１の表層面には、配線パターン１０４を配置するとともに、基板中心部に置いた半導体チップ搭載位置１０３の周囲に、ボンディングパッド１０２を配置している。半導体チップから引き出されたワイヤー８０２によって、半導体チップに形成された電極パッドは配線基板１０１上のボンディングパッド１０２に電気的に接続されており、ボンディングパッドと外部端子１０９との間を接続するように配線パターン１０４が形成される。ワイヤーボンディング位置１０５を認識する手段として、基準ボンディングパッド列の基準線１４上で電極パッドの順番に、基板上での相対座標として目印位置が予め記憶されており、目印位置の方向に所定の長さまでワイヤーを引っ張ることにより、ワイヤー８０２は所定のボンディング位置に接続させる。また、多層配線基板１０１の裏面の外部端子１０９には、例えば、半田ボールなどが形成され、図２に示すように、ボール搭載面においてその中央部の封止部８０３を除くその外周に格子状配列で設けられている。
さらに、ボンディング用のワイヤー８０２は、例えば、金線である。ただし、多層配線基板１０１、封止部８０３、外部端子１０９、ワイヤー８０２の材質は、前記材質に限定されるものではなく、前記材質以外の材質の部材によって形成されていてもよい。
製造ばらつきによるチップの搭載精度から、電極パッドが規定の位置からずれたとしても、ボンディングパッドの面積が拡大され、ずれた電極パッドの位置から目印１７の方向にワイヤー８０２を引き出すことにより、ワイヤーボンディング位置１０５のずれ量を算定する必要も無く、ワイヤーボンディング位置１０５を容易に補正して隣接するワイヤー同士の接触を回避することができる。ここで、複数のボンディングパッド列の中で、最も高密度にボンディングパッドが属している列のボンディングパッドに一般形状を適用し、基準線１４を設定する。これにより、密度の低いボンディングパッド列のボンディングパッドの面積が拡大されるため、面積を大きくするボンディングパッドの数を最小にすることができ、配線スペースの減少を最小にすることができる。基準となるパッド列は、チップの電極パッドが並んだ４辺に対して１辺ごとに決めることもできる。また、チップ搭載精度は基板上のアライメントマークをから算出される基板座標系に対する、チップの搭載基準位置からのずれによって測定できる。
面積を拡大したボンディングパッドの輪郭形状は、ずれていない電極パッドのボンディング位置と目印１７とを結ぶ線分に直交する補正線１６の方向にボンディングパッドを拡大した場合には、概ね、補正前のねらい位置にワイヤーボンドしたときの、平面上に投影したワイヤーの角度に平行に拡大する。
これにより新たなワイヤーボンディング位置を決定してワイヤーボンディングを行うことができるため、半導体チップの搭載位置がずれたとしても、補正された新たなワイヤーボンディング位置にワイヤーボンディングすることにより、隣接するワイヤー同士の接触を回避することができる。電極パッドから基準線１４上の目印１７の方向にワイヤーを引き出せばよく、一般形状のボンディングパッドへのワイヤーリングと類似の方法でワイヤーリングできるため、チップのずれ量に基づいて複雑な計算方法で補正位置を算出する必要が無い。
また、図４に示すように、面積を拡大したボンディングパッドが隣接する場合には、個々のボンディングパッド補正領域を示す前記三角領域の範囲内で、お互いに絶縁性を確保しうる間隔をあけられるように、ボンディングパッドの形状を変形させることができる。
この時、前記説明では、目印１７を基準線１４上のボンディングパッドの中点と設定したが、面積の拡大対象となるボンディングパッドが複数隣接する場合には、ボンディングパッド間の任意の複数点を目印１７と定めればよく、例えば、均等に分割した点をそれぞれのボンディングパッドの目印１７とすることができる。
以下本発明の実施の形態２における配線基板を、前述した実施の形態１と同様にＢＧＡの配線基板を例にして、図５，図６を参照しながら説明する。
図５は第２の実施の形態におけるボンディングパッドを示す要部拡大図、図６は実施の形態２におけるボンディングパッドの変形例を示す要部拡大図である。
本実施の形態２では、図５（ａ）（ｂ）に示すように、電源やグランド等の同一の電気的機能を有する複数の電極パッドから互いに隣接するボンディングパッドにワイヤーボンディングする場合に、従来技術であるワイヤーの接合面積を確保するだけではなく、個々のワイヤーに関して、前述した方法でチップ搭載ずれを考慮して面積を拡大したボンディングパッド形状とし、さらに、個々に形成されたボンディングパッドを合体させる。また、図５（ｂ）に示すようにように導体で連結してもよい。
これにより、電源パッドからの電流の供給量が不足し、複数の電極パッドから、互いに隣接するボンディングパッドにワイヤーボンディングする場合にも、隣接するワイヤー同士の接触を防止することが可能となる。
また、以上に説明した実施の形態１，２における配線基板を用いて、半導体装置を形成することができる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態においては、ボンディング位置の補正可能領域を確保するために面積を拡大したボンディングパッドの輪郭形状は、補正前のねらい位置にワイヤーボンドしたときの、平面上に投影したワイヤーの角度に平行に拡大していたが、図６に示すように、配線スペースに余裕があれば、補正領域を付加したボンディングパッドの輪郭形状として、補正領域１５を示す三角領域の、頂点とである基準線１４上の所定の点を通る２辺に平行となるようボンディングパッドを配置して形成してもよい。これにより、ボンディングパッドとワイヤーとが基板表面に平行な平面上で重なる面積が広く、接合不良の危険性をより低減することができる。
また、前記実施の形態では、半導体装置がＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）の場合について説明したが、前記半導体装置は、前記実施の形態で説明した多層配線基板を有し、かつワイヤーボンディングタイプのものであれば、外部端子として半田ボールを用いないＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
本発明は、半導体チップの搭載位置がシフトしても、隣接するワイヤー同士の接触を防止することができ、半導体チップを搭載し、ワイヤーボンディングして半導体装置を形成する配線基板および配線基板の設計方法等に有用である。
本発明の配線基板の構造を示す図 本発明における配線基板を用いた半導体装置を示す図 本発明の配線基板におけるボンディング位置補正を説明する図 実施の形態１におけるボンディングパッドの変形例を示す要部拡大図 第２の実施の形態におけるボンディングパッドを示す要部拡大図 実施の形態２におけるボンディングパッドの変形例を示す要部拡大図 従来の配線基板の構造を示す図 従来の配線基板を用いた半導体装置の構造を示す図
符号の説明
１１ ボンディングパッド列
１２ ボンディングパッド列
１３ 存在範囲
１４ 基準線
１５ 領域
１６ 補正線
１７ 目印
１０１ 配線基板
１０２ ボンディングパッド
１０３ 半導体チップ搭載位置
１０４ 配線パターン
１０５ ワイヤーボンディング位置
１０８ 絶縁材
１０９ 外部端子
８０１ 半導体チップ
８０２ ワイヤー
８０３ 封止樹脂
８０４ 外部端子

Claims (12)

  1. 搭載された半導体チップの電極パッドをボンディングワイヤーを介して外部端子に引き出す配線基板に複数列にわたり形成された各ボンディングパッド形状を設計するに際し、
    前記ボンディングパッドが最も低密度に形成された列を前記ボンディングパッドの面積を拡大する前記ボンディングパッドの列として選択する工程と、
    残りの列から１つを選択してその列の前記ボンディングパッドのボンディング位置を結んでなる線分を基準線と想定する工程と、
    前記基準線上の任意の点を面積拡大の対象となる各ボンディングパッドの目印と想定する工程と、
    前記各ボンディングパッドに対応する前記目印と面積拡大の対象となる前記各ボンディングパッドがワイヤーボンディングされる前記電極パッドのずれ許容範囲とで形成される領域を想定する工程と、
    前記目印を通り前記領域の外縁部となる２直線上の任意の各点を結ぶ１つの線分を補正線とする工程と、
    前記補正線を構成する各点がボンディング位置となるボンディングパッドの集合を拡大後のボンディングパッドとする工程と
    を有し、前記半導体チップの配置がずれた場合には、前記電極パッドから前記目印の方向に前記ボンディングワイヤーを引き出して前記拡大後のボンディングパッドに接続することを特徴とする配線基板の設計方法。
  2. 前記目印として前記基準線上２つのボンディングパッド間を面積拡大の対象となる前記ボンディングパッドの数だけ分割点ができるように等間隔に分割した点とすることを特徴とする請求項１記載の配線基板の設計方法。
  3. 前記補正線が面積拡大前のボンディング位置を通ることを特徴とする請求項１または請求項２のいずれかに記載の配線基板の設計方法。
  4. 前記補正線が前記面積拡大前のボンディング位置と前記目印を結ぶ線に直交することを特徴とする請求項３記載の配線基板の設計方法。
  5. 搭載された半導体チップの電極パッドをボンディングワイヤーを介して外部端子に引き出す配線基板であって、
    前記電極パッドに前記ワイヤーボンディングを介して接続される１または複数列に形成されるボンディングパッドと、
    前記電極パッドに前記ワイヤーボンディングを介して接続されて１列に形成される面積が拡大されたボンディングパッドと、
    前記ボンディングパッドまたは前記面積が拡大されたボンディングパッドと前記外部端子とを接続する配線パターンと
    を有し、前記面積の拡大を、接続される前記電極パッドのずれ許容範囲と所定の目印とで形成される領域内にボンディング位置がくるように行うことを特徴とする配線基板。
  6. 前記目印を前記ボンディングパッドが形成されるいずれかの列の１つに形成される前記ボンディングパッドのボンディング位置を結んだ基準線上に設けることを特徴とする請求項５記載の配線基板。
  7. 前記目印として前記基準線上２つのボンディングパッド間を面積拡大の対象となる前記ボンディングパッドの数だけ等間隔に分割した点とすることを特徴とする請求項６記載の配線基板。
  8. 前記補正線が面積拡大前のボンディング位置を通ることを特徴とする請求項６または請求項７のいずれかに記載の配線基板。
  9. 前記補正線が前記面積拡大前のボンディング位置と前記目印を結ぶ線に直交することを特徴とする請求項８記載の配線基板。
  10. 前記拡大後のボンディングパッドを形成する輪郭４辺のうちの２辺が、前記領域を形成する３辺の内、前記目印を含む２辺に平行となる形状とすることを特徴とする請求項５または請求項６または請求項７または請求項８または請求項９のいずれかに記載の配線基板。
  11. 互いに隣接して同一の電気的機能を有する複数のボンディングパッドを導体パターンで連結することを特徴とする請求項５または請求項６または請求項７または請求項８または請求項９または請求項１０のいずれかに記載の配線基板。
  12. 互いに隣接する前記拡大後のボンディングパッドが絶縁性を確保できるように形状を変形することを特徴とする請求項５または請求項６または請求項７または請求項８または請求項９または請求項１０または請求項１１のいずれかに記載の配線基板。
JP2006186153A 2006-07-06 2006-07-06 配線基板および配線基板の設計方法 Pending JP2008016631A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006186153A JP2008016631A (ja) 2006-07-06 2006-07-06 配線基板および配線基板の設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006186153A JP2008016631A (ja) 2006-07-06 2006-07-06 配線基板および配線基板の設計方法

Publications (1)

Publication Number Publication Date
JP2008016631A true JP2008016631A (ja) 2008-01-24

Family

ID=39073371

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006186153A Pending JP2008016631A (ja) 2006-07-06 2006-07-06 配線基板および配線基板の設計方法

Country Status (1)

Country Link
JP (1) JP2008016631A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023200540A1 (en) * 2022-04-12 2023-10-19 Kulicke And Soffa Industries, Inc. Methods of determining an effect of electronic component placement accuracy on wire loops in a semiconductor package, and related methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023200540A1 (en) * 2022-04-12 2023-10-19 Kulicke And Soffa Industries, Inc. Methods of determining an effect of electronic component placement accuracy on wire loops in a semiconductor package, and related methods

Similar Documents

Publication Publication Date Title
JP4951276B2 (ja) 半導体チップおよび半導体装置
KR100904956B1 (ko) 다중 열들의 본드 패드들을 가진 반도체 칩
JP2008131035A (ja) バンプ付き半導体チップ及びそれを備える半導体パッケージ
JP2007027287A (ja) 半導体装置およびその製造方法
US11450633B2 (en) Package structure of semiconductor device with improved bonding between the substrates
US7514800B2 (en) Semiconductor device and wire bonding method therefor
JP2006190771A (ja) 半導体装置
JP4539916B2 (ja) 半導体集積回路、半導体集積回路の設計方法、及び半導体集積回路の設計用プログラム
KR101797760B1 (ko) 반도체 장치 및 그 제조 방법
JP5645371B2 (ja) 半導体装置
JP2008124470A (ja) パターンフィルム及びその製造方法
JP2009094152A (ja) 半導体装置、その製造方法及び半導体搭載用フレキシブル基板
KR20150060102A (ko) 얇은 두께의 칩 내장형 패키지 및 그 제조 방법
JP2008016631A (ja) 配線基板および配線基板の設計方法
JP2010087403A (ja) 半導体装置
JP2007214217A (ja) 配線基板および配線基板を用いた半導体装置ならびに半導体装置の製造方法
US10050011B2 (en) Method of manufacturing semiconductor device
JP2007149809A (ja) 半導体装置およびその製造方法
US8044504B2 (en) Semiconductor device including an inner conductive layer which is cut out in the vicinity of a corner
JP2006261492A (ja) 回路基板
JP3887620B2 (ja) 半導体素子及び半導体装置
JP2019003981A (ja) パッケージ基板及びパッケージ基板の製造方法
JPH06342874A (ja) 高集積半導体装置
JP2009021380A (ja) 配線基板およびそれを用いた半導体装置
JP2007128990A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430