JP2008010895A - 低い抵抗値を有するチップ抵抗器の製造方法 - Google Patents

低い抵抗値を有するチップ抵抗器の製造方法 Download PDF

Info

Publication number
JP2008010895A
JP2008010895A JP2007251896A JP2007251896A JP2008010895A JP 2008010895 A JP2008010895 A JP 2008010895A JP 2007251896 A JP2007251896 A JP 2007251896A JP 2007251896 A JP2007251896 A JP 2007251896A JP 2008010895 A JP2008010895 A JP 2008010895A
Authority
JP
Japan
Prior art keywords
metal
resistor
connection terminal
resistance
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007251896A
Other languages
English (en)
Other versions
JP4727638B2 (ja
Inventor
Torayuki Tsukada
虎之 塚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007251896A priority Critical patent/JP4727638B2/ja
Publication of JP2008010895A publication Critical patent/JP2008010895A/ja
Application granted granted Critical
Publication of JP4727638B2 publication Critical patent/JP4727638B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

【課題】低い抵抗値を有するチップ抵抗器を,低コストで製造する。
【解決手段】高抵抗の金属と低抵抗の金属との合金にて直方体にした抵抗体12の多数個を並べて一体化して成る抵抗体用合金板B1に,低抵抗の金属による接続端子電極用金属板B2を重ね接合して積層素材金属板Bにし,前記抵抗体用合金板の上面に純金属によるメッキ層15を形成したのち前記接続端子電極用金属板のうち接続端子電極13以外の部分を除去するか,或いは,前記接続端子電極用金属板のうち接続端子電極13以外の部分を除去したのち前記抵抗体用合金板の上面に純金属によるメッキ層15を形成し,次いで,前記抵抗体用合金板の下面のうち前記両接続端子電極13以外の部分を絶縁体14′にて被覆したち前記積層素材金属板を各抵抗体12ごとに切断する。
【選択図】図11

Description

本発明は,例えば,1Ω以下というように低い抵抗値を有するチップ抵抗器を製造する方法に関するものである。
従来,この種のチップ抵抗器は,例えば,特許文献1等に記載されているように,抵抗体を,例えば,銅等のように低い抵抗を有する基材の金属(以下,低抵抗の金属と称する)に対してニッケル等のように前記基材の金属よりも高い抵抗を有する金属(以下,高抵抗の金属と称する)を添加して成る合金にて直方体に形成し,この抵抗体のうち直方体における長手方向に沿った左右両端に,プリント基板等に対して半田付け等にて接続するために接続端子電極を設ける一方,前記抵抗体のうち少なくとも両接続端子電極間の部分を絶縁体にて被覆するという構成にしている。
そして,この種のチップ抵抗器において,その両接続端子電極間における抵抗値は,その抵抗体を構成する合金における固有抵抗に依存するところが大きく,前記合金における固有の抵抗は,高抵抗の金属に対する低抵抗の金属の割合が大きいときには低く,低抵抗の金属に対する高抵抗の金属の割合が多くなると高くなるように,高抵抗の金属に対する低抵抗の金属の割合に比例して低くなり,低抵抗の金属に対する高抵抗の金属の割合に比例して高くなる。
このために,従来のチップ抵抗器においては,その抵抗体の直方体における長手方向に沿った長さ寸法と,その長手方向と直角方向の幅寸法とが予め決められている場合において,その両接続端子電極間における抵抗値,つまり,チップ抵抗器における抵抗値をより低くするには,
(1).前記合金を,高抵抗の金属に対する低抵抗の金属の割合を少なくした合金にする。
(2).前記抵抗体における板厚さ寸法を厚くする。
のいずれか一方又は両方を採用するという構成にしている。
特開2001−118701号公報
しかし,一般に,金属材料には,抵抗が温度によって変化するという抵抗温度係数が存在し,この抵抗温度係数は,合金よりも純粋の金属のほうが高いという性質を有していることが知られている。
従って,前記チップ抵抗器における抵抗値を低くすることのために,前記(1)のように,その抵抗体を構成する合金において低抵抗の金属(基材の金属)の割合を多くすることは,この合金は,前記低抵抗の金属(基材の金属)の純度に近づくことになるから,前記チップ抵抗器における抵抗温度係数が高くなるという問題がある。
また,前記チップ抵抗器における抵抗値を低くすることのために,前記(2)のように,前記抵抗体における板厚さ寸法を厚くすることは,チップ抵抗器における重量のアップを招来するばかりか,抵抗体における長手方向の両端を接続端子電極に曲げ加工することが困難になり,且つ,抵抗値を,抵抗体に対するトリミング溝の刻設にて所定値に調節するためのトリミング調整が,著しく困難になるという問題がある。
一方,金属材料における抵抗温度係数は,殆どの純金属の場合において正であるが,この純金属の複数を合金化した合金の場合には,その一部の合金に,負の抵抗温度係数を呈するものが存在し,この負の抵抗温度係数を有する合金を抵抗体に使用した場合には,この負の抵抗温度係数が,前記チップ抵抗器に,そのまま,マイナスの抵抗温度係数となって現れるという点も問題であった。
本発明は,これら問題を解消したチップ抵抗器の製造する方法を提供することを技術的課題とするものである。
この技術的課題を達成するため本発明は,
「高抵抗の金属と低抵抗の金属との合金にて直方体にした抵抗体の多数個を並べて一体化して成る抵抗体用合金板と,これよりも低抵抗の金属を使用した接続端子電極用金属板とを重ね接合して積層素材金属板にする工程と,
前記積層素材金属板における抵抗体用合金板の上面に純金属によるメッキ層を形成したのち前記接続端子電極用金属板のうち接続端子電極以外の部分を除去するか,或いは,前記積層素材金属板における接続端子電極用金属板のうち接続端子電極以外の部分を除去したのち前記抵抗体用合金板の上面に純金属によるメッキ層を形成する工程と,
前記抵抗体用合金板の下面のうち前記両接続端子電極以外の部分を絶縁体にて被覆する工程と,
前記積層素材金属板を各抵抗体ごとに切断する工程と,
とを備えて成る。」
ことを特徴としている。
本発明によると,チップ抵抗器を,高抵抗の金属と低抵抗の金属との合金製の抵抗体における表面に,前記合金よりも低い抵抗の純金属によるメッキ層を形成する一方,前記抵抗体の裏面における両端に,前記抵抗体を構成する合金よりも低い抵抗の金属製の接続端子電極を設けて成る構成にして製造することができる。
この構成によると,両接続端子電極間における抵抗値は,抵抗体を合金のみで構成する場合よりも,前記純金属のメッキ層,及び,低抵抗の両接続端子電極の分だけ低くなるから,両接続端子電極間における抵抗値,つまり,チップ抵抗器における抵抗値を,前記抵抗体を構成する合金において高抵抗の金属に対する低抵抗の金属の割合を多くすることなく,且つ,前記抵抗体における板厚さ寸法を厚くすることなく,低くすることができるから,チップ抵抗器における抵抗値を,その長さ寸法及び幅寸法を同じにした状態で低くする場合に,抵抗温度係数が増大すること,及び,前記抵抗値のトリミング調整及び前記接続端子電極の曲げ加工が困難になること,並びに,重量が増大することを確実に回避できる。
従って,本発明の製造方法によると,前記した構成のチップ抵抗器の多数個を,同時に低コストで製造できる。
以下,本発明の実施の形態を図面について説明する。
図1及び図2は,第1の実施の形態によるチップ抵抗器11を示す。
このチップ抵抗器11は,長さ寸法がLで,幅寸法がWで,厚さ寸法がTの直方体に形成された抵抗体12と,この抵抗体12の下面における両端に固着した接続端子電極13と,前記抵抗体12における上面の全体を覆う上面絶縁体14と,前記前記抵抗体12における下面のうち前記両接続端子電極13間の部分を覆う下面絶縁体14′によって構成されている。
前記抵抗体12は,例えば,銅・ニッケル合金,ニッケル・クロム合金又は鉄・クロム合金等のように,低い抵抗を有する基材の金属(以下,低抵抗の金属と称する)に対してこの基材の金属よりも高い抵抗を有する金属(以下,高抵抗の金属と称する)を添加して成る合金製である。
これに対して,両接続端子電極13は,前記抵抗体12を構成する合金よりも低い抵抗を有する合金,又は銅等の純金属による金属製である。
そして,前記抵抗体12の表面に,当該抵抗体12を構成する合金よりも低い抵抗を有する銅又は銀等の純金属によるメッキ層15を,当該表面の全体にわたって形成する。
このメッキ層15を形成することにより,前記第1の実施の形態の場合と同様に,両接続端子電極13間における抵抗値は,抵抗体12を合金のみで構成する場合よりも,前記純金属のメッキ層15,及び低抵抗の両接続端子電極13の分だけ低くなるから,両接続端子電極13間における抵抗値,つまり,チップ抵抗器11における抵抗値を,前記抵抗体12を構成する金属合金において高抵抗の金属に対する低抵抗の金属の割合を多くすることなく,且つ,前記抵抗体12における板厚さ寸法Tを厚くすることなく,低くすることができる。
前記チップ抵抗器11における抵抗値は,抵抗体12の表面に形成するメッキ層15を,図3に示すように,適宜長さSだけ分断するか,図4に示すように,幅狭に形成することによって,高くすることができるというように,前記メッキ層15によって抵抗値を任意に設定することができる。
前記した構成に加えて,図5及び図6に示すように,抵抗体12のうち前記両接続端子電極13間に部分に,その長手側面から横方向に延びるスリット溝17を少なくとも一つ以上穿設するか,貫通孔を穿設する等して,当該抵抗体12における断面積を部分的に縮小し,このスリット溝17又は貫通孔等のような断面積の部分的縮小部を,抵抗体12の表面に形成したメッキ層15にて埋めるように構成する。
これにより,チップ抵抗器11における抵抗値を,更に低い,微小な抵抗値にすることができる。
ところで,前記メッキ層15の純金属における抵抗温度係数は,一般的に正であるから,この正の抵抗温度係数を有する純金属のメッキ層15を,例えば,43〜45wt%がニッケルで残りが銅の銅ニッケル合金等のように負の抵抗温度係数を有する合金金属製の抵抗体12に対して形成することにより,前記抵抗体12における負の抵抗温度係数を,この抵抗体12の表面に形成したメッキ層15における正の抵抗温度係数にて相殺できるから,チップ抵抗器11に負の抵抗温度係数が現れることを回避できるか,或いは,チップ抵抗器11に現れる負の抵抗温度係数を小さくできる。
そして,前記実施の形態によるチップ抵抗器11の製造に際しては,以下に述べる方法を採用する。
すなわち,先ず,図7及び図8に示すように,前記抵抗体12の多数個を縦及び横方向に並べて一体化して成る抵抗体用合金板B1を用意して,この抵抗体用合金板B1の下面に,前記接続端子電極13を形成するための接続端子電極用金属板B2を重ねて接合することにより,積層素材金属板Bを製作し,この積層素材金属板Bにおける前記抵抗体用合金板B1の上面のうち前記各抵抗体12の箇所の各々に,純金属によるメッキ層15を形成する。
なお,前記各抵抗体12の各々に前記図5及び図6に示すようにスリット溝17又は貫通孔等のような断面積の部分的縮小部が設けられている場合には,前記メッキ層15を形成するときに,このメッキ層15にて前記断面積の部分的縮小部を埋めるようにする。
次いで,図9及び図10に示すように,前記積層素材金属板Bにおける前記接続端子電極用金属板B2のうち,前記抵抗体12の両端における接続端子電極13の部分を残し,その他の部分を切削加工等により除去する。
次いで,図11及び図12に示すように,前記積層素材金属板Bにおける抵抗体用合金板B1の上面の全体を,上面絶縁体14にて被覆する一方,前記抵抗体用合金板B1における下面のうち前記各接続端子電極13間の部分を,下面絶縁体14′にて被覆する。
そして,最後に,前記積層素材金属板Bを,前記各抵抗体12ごとに区画する縦方向の切断線B′及び横方向の切断線B″に沿って切断することにより,図1及び図2に示す構造のチップ抵抗器11を得ることができる。
また,この製造方法においては,前記積層素材金属体Bにおける抵抗体用合金板B1の上面に対して純金属によるメッキ層15を形成する工程を,前記積層素材金属体Bにおける接続端子電極用金属板B2のうち接続端子電極13以外の部分を切削加工等により除去する工程の後において行うようにしても良い。
本発明の実施の形態によるチップ抵抗器を示す斜視図である。 図1のII−II視断面図である。 前記チップ抵抗器における第1の変形例を示す斜視図である。 前記チップ抵抗器における第2の変形例を示す斜視図である。 前記チップ抵抗器における第3の変形例を示す部分平面図である。 図5のVI−VI視断面図である。 前記チップ抵抗器の製造に際しての第1の工程を示す斜視図である。 図7のVIII−VIII視拡大断面図である。 前記チップ抵抗器の製造に際しての第2の工程を示す斜視図である。 図9のX−X視拡大断面図である。 前記チップ抵抗器の製造に際しての第3の工程を示す斜視図である。 図11のXII −XII 視拡大断面図である。
符号の説明
11 チップ抵抗器
12 抵抗体
13 接続端子電極
14 上面絶縁体
14′ 下面絶縁体
15 メッキ層

Claims (1)

  1. 高抵抗の金属と低抵抗の金属との合金にて直方体にした抵抗体の多数個を並べて一体化して成る抵抗体用合金板と,これよりも低抵抗の金属を使用した接続端子電極用金属板とを重ね接合して積層素材金属板にする工程と,
    前記積層素材金属板における抵抗体用合金板の上面に純金属によるメッキ層を形成したのち前記接続端子電極用金属板のうち接続端子電極以外の部分を除去するか,或いは,前記積層素材金属板における接続端子電極用金属板のうち接続端子電極以外の部分を除去したのち前記抵抗体用合金板の上面に純金属によるメッキ層を形成する工程と,
    前記抵抗体用合金板の下面のうち前記両接続端子電極以外の部分を絶縁体にて被覆する工程と,
    前記積層素材金属板を各抵抗体ごとに切断する工程と,
    を備えて成ることを特徴とする低い抵抗値を有するチップ抵抗器の製造方法。
JP2007251896A 2007-09-27 2007-09-27 低い抵抗値を有するチップ抵抗器の製造方法 Expired - Lifetime JP4727638B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007251896A JP4727638B2 (ja) 2007-09-27 2007-09-27 低い抵抗値を有するチップ抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007251896A JP4727638B2 (ja) 2007-09-27 2007-09-27 低い抵抗値を有するチップ抵抗器の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006175079A Division JP4036464B2 (ja) 2006-06-26 2006-06-26 低い抵抗値を有するチップ抵抗器

Publications (2)

Publication Number Publication Date
JP2008010895A true JP2008010895A (ja) 2008-01-17
JP4727638B2 JP4727638B2 (ja) 2011-07-20

Family

ID=39068750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007251896A Expired - Lifetime JP4727638B2 (ja) 2007-09-27 2007-09-27 低い抵抗値を有するチップ抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP4727638B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010095256A1 (ja) * 2009-02-23 2010-08-26 釜屋電機株式会社 金属板低抵抗チップ抵抗器及びその製造方法
JP2018137477A (ja) * 2018-04-27 2018-08-30 ローム株式会社 チップ抵抗器、チップ抵抗器の実装構造
WO2020230713A1 (ja) * 2019-05-15 2020-11-19 ローム株式会社 抵抗器
JP2021044585A (ja) * 2020-12-10 2021-03-18 ローム株式会社 チップ抵抗器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693304A (en) * 1979-12-27 1981-07-28 Fujitsu Denso Method of manufacturing resistor
JPH0620802A (ja) * 1992-03-30 1994-01-28 Dale Electronics Inc バルク金属チップ抵抗器
WO1999008584A1 (en) * 1997-08-20 1999-02-25 Koninklijke Philips Electronics N.V. Vacuum cleaner with obstacle avoidance
JP2000114009A (ja) * 1998-10-08 2000-04-21 Alpha Electronics Kk 抵抗器、その実装方法および製造方法
JP2002057009A (ja) * 2000-08-07 2002-02-22 Koa Corp 抵抗器の製造方法および抵抗器
JP2002232007A (ja) * 2001-02-05 2002-08-16 Sanyo Electric Co Ltd 半導体素子およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5693304A (en) * 1979-12-27 1981-07-28 Fujitsu Denso Method of manufacturing resistor
JPH0620802A (ja) * 1992-03-30 1994-01-28 Dale Electronics Inc バルク金属チップ抵抗器
WO1999008584A1 (en) * 1997-08-20 1999-02-25 Koninklijke Philips Electronics N.V. Vacuum cleaner with obstacle avoidance
JP2000114009A (ja) * 1998-10-08 2000-04-21 Alpha Electronics Kk 抵抗器、その実装方法および製造方法
JP2002057009A (ja) * 2000-08-07 2002-02-22 Koa Corp 抵抗器の製造方法および抵抗器
JP2002232007A (ja) * 2001-02-05 2002-08-16 Sanyo Electric Co Ltd 半導体素子およびその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010095256A1 (ja) * 2009-02-23 2010-08-26 釜屋電機株式会社 金属板低抵抗チップ抵抗器及びその製造方法
CN102326215A (zh) * 2009-02-23 2012-01-18 釜屋电机株式会社 金属板低电阻片式电阻器及其制造方法
KR101267876B1 (ko) 2009-02-23 2013-05-28 가마야 덴끼 가부시끼가이샤 금속판 저저항 칩 저항기 및 그 제조방법
JP2018137477A (ja) * 2018-04-27 2018-08-30 ローム株式会社 チップ抵抗器、チップ抵抗器の実装構造
WO2020230713A1 (ja) * 2019-05-15 2020-11-19 ローム株式会社 抵抗器
US11810697B2 (en) 2019-05-15 2023-11-07 Rohm Co., Ltd. Resistor
JP2021044585A (ja) * 2020-12-10 2021-03-18 ローム株式会社 チップ抵抗器
JP2022160609A (ja) * 2020-12-10 2022-10-19 ローム株式会社 チップ抵抗器
JP2022166308A (ja) * 2020-12-10 2022-11-01 ローム株式会社 チップ抵抗器
JP7457763B2 (ja) 2020-12-10 2024-03-28 ローム株式会社 チップ抵抗器
JP7458448B2 (ja) 2020-12-10 2024-03-29 ローム株式会社 チップ抵抗器

Also Published As

Publication number Publication date
JP4727638B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
US7782173B2 (en) Chip resistor
JP2012023322A (ja) チップ型積層セラミックコンデンサ及びその製造方法
JP6124793B2 (ja) Ptcデバイス
CN112908693A (zh) 芯片型电子部件
JP2007329421A (ja) 金属板抵抗器
MX2009000553A (es) Un resistor, particularmente un resistor smd y metodo de produccion asociado.
JP2013157596A (ja) チップ抵抗器、およびチップ抵抗器の製造方法
WO2003107361A1 (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
JP4727638B2 (ja) 低い抵抗値を有するチップ抵抗器の製造方法
JP6382514B2 (ja) Ptcデバイス
JP2006310277A (ja) チップ型ヒューズ
JP2007049071A (ja) チップ抵抗器とその製造方法
JP4565556B2 (ja) 低抵抗のチップ抵抗器とその製造方法
KR101883038B1 (ko) 칩 저항 소자 및 칩 저항 소자 어셈블리
JP2020074456A (ja) 抵抗器
JP2006318896A (ja) チップ型ヒューズ
JP4036464B2 (ja) 低い抵抗値を有するチップ抵抗器
JP2004022658A (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
JP5242614B2 (ja) チップ抵抗器およびその製造方法
JP2006228980A (ja) 金属板製のチップ抵抗器とその製造方法
JP6120629B2 (ja) チップ抵抗器、およびチップ抵抗器の製造方法
JP5966146B2 (ja) 積層電子部品およびその製造方法
JP5490861B2 (ja) チップ抵抗器およびその製造方法
JP2004022659A (ja) 低い抵抗値を有するチップ抵抗器とその製造方法
US11017923B1 (en) Resistor component

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110413

R150 Certificate of patent or registration of utility model

Ref document number: 4727638

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term